JP2007535814A - シリコンゲルマニウムを用いる半導体構造の製造方法 - Google Patents

シリコンゲルマニウムを用いる半導体構造の製造方法 Download PDF

Info

Publication number
JP2007535814A
JP2007535814A JP2007510751A JP2007510751A JP2007535814A JP 2007535814 A JP2007535814 A JP 2007535814A JP 2007510751 A JP2007510751 A JP 2007510751A JP 2007510751 A JP2007510751 A JP 2007510751A JP 2007535814 A JP2007535814 A JP 2007535814A
Authority
JP
Japan
Prior art keywords
layer
silicon
germanium
semiconductor substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007510751A
Other languages
English (en)
Other versions
JP2007535814A5 (ja
Inventor
ケイ． オーロースキー、マリウス
エル． バー、アレクサンドル
ジー． サダカ、マリアム
アール． ホワイト、テッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007535814A publication Critical patent/JP2007535814A/ja
Publication of JP2007535814A5 publication Critical patent/JP2007535814A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

シリコン層（２４，２６，２８）を有する半導体基板を提供する。一実施形態では、基板はシリコン層（２４，２６，２８）の下に位置する酸化物層（１４）を有するシリコン・オン・インシュレータ（ＳＯＩ）基板（１２，１４，２４，２６，２８）である。シリコン層（２４，２６，２８）の上に非晶質または多結晶のシリコンゲルマニウム層（３２）を形成する。これに代えて、シリコン層（２４，２６，２８）の上部へゲルマニウムを注入して、非晶質シリコンゲルマニウム層（３２）を形成する。次に、シリコンゲルマニウム層（３２）を酸化して、シリコンゲルマニウム層をシリコンジオキサイド層（３４）に変換し、かつシリコン層（２４，２６，２８）の少なくとも一部をゲルマニウムリッチシリコン（３６，３８）に変換する。次に、ゲルマニウムリッチシリコン（３６，３８）を用いるトランジスタ（４８，５０，５２）の形成に先立って、シリコンジオキサイド層（３４）を除去する。一実施形態では、シリコン層（２８）の上、かつ、シリコンゲルマニウム層（３２）の下のパターン形成されたマスキング層（３０）を用いて、ゲルマニウムリッチシリコン（３６，３８）を選択的に形成する。これに代えて、分離領域を用いて、ゲルマニウムリッチシリコンが形成される基板の局所的領域を画定する。

Description

本発明は半導体デバイスに関する。より詳細には、本発明はシリコンゲルマニウムを用いる半導体デバイスに関する。
シリコンは集積回路の製造において従来的に用いられる非常に一般的な半導体材料であり、シリコンの利点はよく知られている。最近では、ゲルマニウムを含有するシリコンの利点はさらに重要となり、追求されている。問題点のうちの１つは、高品質なシリコンゲルマニウム結晶、即ち、高品質な単結晶を形成する能力、特に、所望のゲルマニウム濃度にて形成する能力である。高品質シリコン単結晶構造は容易に利用可能であって、低ゲルマニウム濃度のシリコンゲルマニウムと比べてさえも、シリコンゲルマニウムのものよりはるかに安価である。したがって、シリコンゲルマニウムが競争することは困難である。
しかし、技術的見地からも、１０％を超えるゲルマニウム濃度で単結晶のシリコンゲルマニウムをエピタキシャル成長させることは困難である。したがって、３０％の範囲に渡る、より望ましい濃度を達成するには、特別な後処理が必要である。一例は１０％のシリコンゲルマニウム材料を酸化させることである。これは、シリコンを消費し、未使用のゲルマニウムをシリコンゲルマニウム層の残りの部分へ拡散させることによって、ゲルマニウム濃度を増大させる効果を有する。これは、時間を消費し成長に費用を要するシリコンゲルマニウムが比較的厚い層に成長することを必要とするため、高価である。
したがって、高品質かつ費用効果的である単結晶のシリコンゲルマニウムを形成する方法の必要が存在する。
一態様では、単結晶シリコン層から開始し、シリコンゲルマニウムを用いることによって、能動半導体が得られる。このシリコン層においては、比較的安価なシリコンゲルマニウムの層が形成される。この層は多結晶又は非晶質の層の堆積によって、或いはシリコン層へゲルマニウムを注入することによって、形成可能である。次に、この比較的安価なシリコンゲルマニウム層は酸化される。これは、下に位置する単結晶シリコン層へゲルマニウムを拡散する効果を有する。これによって、下に位置する単結晶層はシリコンゲルマニウムとなる。単結晶層のゲルマニウム濃度は、比較的安価なシリコンゲルマニウム層におけるゲルマニウム濃度と、厚さとの選択によって決定される。得られるのは、能動半導体として用いられ得る所望のゲルマニウム厚さのシリコンゲルマニウム半導体、又は、変形したシリコン層をエピタキシャル成長させるシリコンゲルマニウム半導体である。
図１には、半導体構造１０を示す。半導体構造１０はシリコンの半導体層１２、半導体層１２上の埋込酸化物１４、トレンチ分離領域１６、トレンチ分離領域１８、トレンチ分離領域２０、トレンチ分離領域２２、トレンチ分離領域１６と１８との間の能動領域２４、トレンチ分離領域１８と２０との間の能動領域２６、およびトレンチ分離領域２０と２２との間の能動領域２８からなる。能動領域２４〜２８は単結晶シリコンである。トレンチ分離領域１６〜２２は酸化物などの絶縁体である。処理のこの段階において、トレンチ分離領域１６〜２２は埋込酸化物１４から半導体構造１０の表面まで伸びている。同様に、図１に示すように、能動領域２４〜２８は埋込酸化物１４から半導体構造１０の表面まで伸びている。この構造は、周知のセミコンダクタ・オン・インシュレータ（ＳＯＩ）技術を用いて容易に得られる。
図２には、マスク３０の形成後の半導体構造１０を示す。マスク３０は能動領域２８の全部の上に伸びており、かつ、トレンチ分離領域２０，２２の一部の上に伸びている。マスク３０はそのように配置されているので、能動領域２４，２６は露出されている。このマスクは好適には窒化物から形成されるが、別の材料が有効な場合もある。このマスクはそれほど正確である必要はなく、トレンチ分離領域２０，２２へ簡単に整合される。これは窒化物の層を堆積し、フォトレジストの層を堆積し、そのフォトレジストをパターン形成し、続いてフォトレジストのパターンにしたがって窒化物をエッチングしてマスク３０を残すことによって、形成され得る。
図３には、シリコンゲルマニウム層３２の堆積後の半導体構造１０を示す。このシリコンゲルマニウム層はブランケット堆積されるため、パターン形成される必要はない。この層３２は非晶質層又は多結晶層として堆積されてもよい。非晶質層又は多結晶層は、いずれも単結晶シリコンゲルマニウムをエピタキシャル成長させるより安価に形成される。さらに、このシリコンゲルマニウム層３２の堆積に先立って、トレンチ分離領域１６〜２２が形成されている。
図４には、図３のシリコンゲルマニウム層３２の酸化後の酸化物層３４及び能動領域３６，３８を示す。この酸化工程によって、シリコンゲルマニウム層３２はシリコンを含有する除去可能層である酸化物層３４へ変換され、能動領域２４，２６へゲルマニウムが拡散されることにより、シリコンゲルマニウムからなる能動領域３６，３８がそれぞれ形成される。これによって、能動領域２４，２６はゲルマニウムリッチなシリコン領域へ変換される。能動領域２８はマスク３０のため、シリコンのみのままで残る。能動領域２４，２６の厚さが７０ｎｍ（７００オングストローム）であるのに対し、約３０％のゲルマニウムにおけるシリコンゲルマニウム層３２の有効厚さは、約５０ｎｍ（約５００オングストローム）である。得られる能動領域３６，３８の厚さは約５０ｎｍ（約５００オングストローム）である。これらの条件の下では、得られる能動領域３６，３８のゲルマニウム濃度は約３０％である。能動領域３６，３８において３０％のゲルマニウム濃度を得るために、厚さ及びゲルマニウム濃度以外の比率を用いることも可能である。また、能動領域３６，３８は所望のようにいくぶん異なるゲルマニウム濃度を有してもよい。能動領域３６，３８において、ゲルマニウム濃度の所望範囲が１５〜５０％にわたることも可能である。この実施例では、能動領域３６，３８の厚さは能動領域２４，２６より減少する。この減少量は、酸化工程が実行される長さによって選択されるが、最終のゲルマニウム濃度の計算においても考慮される必要がある。得られる濃度は、最終の能動領域の厚さに対するシリコンゲルマニウム層の厚さの比率にシリコンゲルマニウム層のゲルマニウム濃度を掛け算したものである。
能動領域３６，３８は、元のシリコン構造のためにいくぶん圧縮性である。ゲルマニウムによって結晶格子のシリコンが置換されるので、結晶構造全体はますます圧縮性となる。能動領域３６，３８の上部の酸化中の昇温によって、ある程度の緩和が生じる。したがって、元のシリコン構造からの緩和が存在するが、結晶それ自身はゲルマニウムを含むため、圧縮下にある。シリコンの能動領域２４，２６はトレンチ分離領域１６，１８，２０の酸化物に包囲されているため、この緩和は比較的容易に達成される。圧縮はＰチャネルトランジスタ性能に好都合である。
図５には、酸化物層３４の除去後の半導体構造１０を示す。これによって、能動領域３６，３８が露出される。随意では、この時点において領域３６，３８の上に薄い酸化物層を形成することが望ましい場合がある。
図６には、能動領域３６の上のマスク４０の形成後の半導体構造１０を示す。この実施例では、マスク３０は除去されないものとして示す。代替の実施例では、マスク３０は除去され、マスク４０の形成されるときに能動領域２８の上にマスクが再形成される。マスク３０の形成において用いられるのと同じ処理が、マスク４０の形成において用いられてもよい。この結果、能動領域３８は露出される。
図７には、能動領域３８上における、単結晶であるシリコン層４２のエピタキシャル成長後の半導体構造７を示す。能動領域３８は、元のシリコン構造から少なくともいくぶん緩和されており、シリコン層４２に対し応力ひずみを生じることによってシリコン層４２を変形させる。変形したシリコン層４２は、Ｎチャネルトランジスタ性能には望ましい。変形の量は約１％である。シリコン層４２の形成後、Ｐ型の注入が実行される。注入の実行に先立って、能動的なシリコン層４２の上に薄い酸化物層を形成することが有用な場合もある。この注入によって、続くＮチャネルトランジスタの形成のためのバックグラウンドドーピングが提供される。
図８には、マスク４０の除去およびマスク４４の形成後の半導体構造１０を示す。マスク４４は能動領域３８，２８と、これもまた能動領域であるシリコン層４２とを覆う。これによって、能動領域３６が注入のために露出される。マスク４４は完全に新しいマスクであることも可能であり、新しいマスクとマスク３０との組み合わせであることも可能である。このマスクはマスク３０，４０を形成するのと同じように形成されてもよい。注入はＮ型であり、この注入によって、続くＰチャネルトランジスタの形成のためのバックグラウンドドーピングが提供される。この能動領域が少なくともある程度の圧縮応力の下にあることは、Ｐチャネル性能に有利である。
図９には、マスク４４の除去、及び能動領域３６，３８とシリコン層４２との上のマスク４６の形成後の半導体構造１０を示す。これによって、従来型の単結晶シリコンである能動領域２８が露出される。したがって、能動領域２８は最も一般的に使用される型のトランジスタを製造するために利用可能である。したがって、半導体構造１０においては、一般的な大量生産におけるトランジスタ型の利点が利用可能である。
図１０には、能動領域３６，３８，２８内及び上における、それぞれトランジスタ４８，５０，５２の形成の後の半導体構造１０を示す。トランジスタ５０はシリコン層４２内にも形成される。Ｐチャネルであるトランジスタ４８は、能動領域３６の上のゲート５４、能動領域３６とゲート５４との間のゲート誘電体、能動領域３６内の第１のソース／ドレイン５８、ソース／ドレイン５８から離間されている能動領域３６内の第２のソース／ドレイン６０、およびゲート５４の周囲のサイドウォールスペーサ５６からなる。ソース／ドレイン５８，６０はＰ型である。Ｎチャネルであるトランジスタ５０は、能動領域３８とシリコン層４２との上のゲート６２、ゲート６２とシリコン層４２との間のゲート誘電体６６、層４２および能動領域６８内のソース／ドレイン６８、ソース／ドレイン領域６８から離間されており、かつ、能動領域３８およびシリコン層４２内のソース／ドレイン７０、およびゲート６２の周囲のサイドウォールスペーサ６４からなる。ソース／ドレイン６８，７０はＮ型である。トランジスタ５２はＮチャネルであることもＰチャネルであることも可能であり、能動領域２８の上のゲート７２、ゲート７２と能動領域２８との間のゲート誘電体７６、能動領域２８内のソース／ドレイン領域７８、能動領域２８内のソース／ドレイン８０、及びゲート７２の周囲のサイドウォールスペーサ７４からなる。ソース／ドレイン７８，８０はＰ型であることもＮ型であることも可能である。トランジスタ５２によって、この記載の処理へ従来のＮおよびＰチャネルトランジスタを比較的簡単に組み込み可能であることが示される。
明細書においては、本発明を特定の実施形態に関して記載した。しかしながら、添付の特許請求の範囲において述べる本発明の範囲から逸脱することなく、様々な修正および変更を行なうことが可能であることが、当業者には認識される。例えば、この手法においてゲルマニウム及びシリコンとは異なる半導体材料を用いて、この結果を達成し得る。したがって、明細書及び図面は限定的な意味ではなく例示的な意味に捉えられるものであり、そうした修正全てが本発明の範囲内に含まれることが意図されるものである。
上述においては、利点、他の長所および課題の解決策を特定の実施形態に関して記載した。さらなる利点の一例は、シリコンゲルマニウム能動領域の形成前にトレンチ分離領域の形成が可能であることによって、シリコンゲルマニウム領域におけるトレンチ分離領域の形成に必要となり得るような、これらのトレンチ分離領域の形成に必要とされる余分な開発が存在しないことである。
本発明の第１の実施形態による処理の第１の段階における半導体構造の断面図。 処理の続く段階における図１の半導体構造の断面図。 処理の続く段階における図２の半導体構造の断面図。 処理の続く段階における図３の半導体構造の断面図。 処理の続く段階における図４の半導体構造の断面図。 処理の続く段階における図５の半導体構造の断面図。 処理の続く段階における図６の半導体構造の断面図。 処理の続く段階における図７の半導体構造の断面図。 処理の続く段階における図８の半導体構造の断面図。 処理の続く段階における図９の半導体構造の断面図。

Claims (26)

  1. 半導体構造の製造方法であって、
    半導体基板を準備する基板準備工程と、
    非晶質シリコンゲルマニウム含有層および多結晶シリコンゲルマニウム含有層から選択される第１の層を半導体基板の上に形成する第１層形成工程と、
    第１の層を酸化させる第１層酸化工程と、第１層酸化工程は第１の層をシリコン含有酸化物層に変換し、かつ、半導体基板のうちの少なくとも一部をゲルマニウムリッチ半導体層に変換することと、からなる方法。
  2. 半導体基板は半導体層の下に位置する埋込酸化物層を含むことと、
    第１の層の酸化中、半導体基板の半導体層はゲルマニウムリッチ半導体層へ変換されることと、を含む請求項１に記載の方法。
  3. 半導体基板はシリコン層を含むことと、
    半導体基板のうちの前記少なくとも一部は該シリコン層を含むことと、
    第１の層の酸化中、半導体基板の該シリコン層はゲルマニウムリッチ半導体層へ変換されることと、を含む請求項１に記載の方法。
  4. 第１層酸化工程は第１の層全体をシリコン含有酸化物層に変換する請求項１に記載の方法。
  5. シリコン含有酸化物層を除去する工程を含む請求項１に記載の方法。
  6. ゲルマニウムリッチ半導体層のゲルマニウム含量は約１５〜５０パーセントである請求項１に記載の方法。
  7. 第１層形成工程は第１の層をブランケット堆積する工程を含む請求項１に記載の方法。
  8. 第１層形成工程は半導体基板の上部へゲルマニウムを注入し、該上部を非晶質シリコンゲルマニウム層に変換する工程を含む請求項１に記載の方法。
  9. 半導体基板は第１の分離領域および第２の分離領域を含むことと、ゲルマニウムリッチシリコン層は第１の分離領域と第２の分離領域との間に形成されることと、を含む請求項１に記載の方法。
  10. 第１層形成工程に先立って、半導体基板の上にパターン形成されたマスキング層を形成する工程と、
    ゲルマニウムリッチシリコン層はパターン形成されたマスキング層によって露出される半導体基板の部分において形成されることと、を含む請求項１に記載の方法。
  11. ゲルマニウムリッチ半導体層の上のゲート誘電体と、ゲート誘電体の上のゲートと、ゲルマニウムリッチ半導体層のゲートの下のチャンネルと、チャンネルから側方に離間されている複数のソース／ドレイン領域とを有するトランジスタを形成する工程を含む請求項１に記載の方法。
  12. ゲルマニウムリッチ半導体層の上に半導体層を形成する工程と、
    ゲルマニウムリッチ半導体層の上のゲート誘電体と、ゲート誘電体の上のゲートと、該半導体層のゲートの下のチャンネルと、チャンネルから側方に離間されている複数のソース／ドレイン領域とを有するトランジスタを形成する工程と、を含む請求項１に記載の方法。
  13. 半導体構造の製造方法であって、
    シリコン層を含む半導体基板を準備する基板準備工程と、
    非晶質シリコンゲルマニウム層および多結晶シリコンゲルマニウム層のうちの一方であるシリコンゲルマニウム層を半導体基板のシリコン層上に形成するシリコンゲルマニウム層形成工程と、
    シリコンゲルマニウム層を酸化させて、シリコンゲルマニウム層をシリコンジオキサイドに変換し、かつ、シリコン層のうちの少なくとも一部をゲルマニウムリッチシリコンに変換するシリコンゲルマニウム層酸化工程と、からなる方法。
  14. シリコンゲルマニウム層形成工程はシリコンゲルマニウム層のブランケット堆積を含む請求項１３に記載の方法。
  15. 第１層形成工程は半導体基板のシリコン層の上部へゲルマニウムを注入する工程を含む請求項１３に記載の方法。
  16. シリコンゲルマニウム層酸化工程の後、変換されたシリコンゲルマニウム層を除去する工程を含む請求項１３に記載の方法。
  17. シリコン層に複数の分離領域を形成する工程と、該複数の分離領域間のシリコン層の能動部分はゲルマニウムリッチシリコンへ変換されることと、を含む請求項１３に記載の方法。
  18. シリコンゲルマニウム層形成工程に先立って、シリコン層の上にパターン形成されたマスキング層を形成する工程と、
    パターン形成されたマスキング層によって露出されるシリコン層の部分はゲルマニウムリッチシリコンへ変換されることと、を含む請求項１３に記載の方法。
  19. ゲルマニウムリッチシリコンの上のゲート誘電体と、ゲート誘電体の上のゲートと、ゲルマニウムリッチシリコンのゲートの下のチャンネルと、チャンネルから側方に離間されている複数のソース／ドレイン領域とを有するトランジスタを形成する工程を含む請求項１３に記載の方法。
  20. ゲルマニウムリッチシリコンの上に半導体層を形成する工程と、
    半導体層の上のゲート誘電体と、ゲート誘電体の上のゲートと、半導体層のゲートの下のチャンネルと、チャンネルから側方に離間されている複数のソース／ドレイン領域とを有するトランジスタを形成する工程と、を含む請求項１３に記載の方法。
  21. 半導体基板はシリコン層の下に位置する埋込酸化物層を含む請求項１３に記載の方法。
  22. 半導体構造の製造方法であって、
    半導体基板を準備する基板準備工程と、
    第１の化学種及び第２の化学種を含有する化合物を含む第１の層を半導体基板の上に形成する第１層形成工程と、第１の層は非晶質層および多結晶層のうちの一方であることと、
    第１の層を第１の化学種を含む除去可能層に変換する第１層変換工程と、第１層変換工程は第２の化学種を下に位置する半導体基板へ移動させることと、からなる方法。
  23. 第１層変換工程の後、除去可能層を除去する工程を含む請求項２１に記載の方法。
  24. 半導体基板に複数の分離領域を形成する工程と、第１層の変換中、第２の化学種は該複数の分離領域間の半導体基板の能動部分へ移動されることと、を含む請求項２１に記載の方法。
  25. 第１層形成工程に先立って、半導体基板の上にパターン形成されたマスキング層を形成する工程と、第１層の変換中、第２の化学種はパターン形成されたマスキング層によって露出される半導体基板の部分へ移動されることと、を含む請求項２１に記載の方法。
  26. 第１層変換工程の後、半導体基板の上のゲート誘電体と、ゲート誘電体の上のゲートと、ゲート誘電体の下のチャンネルと、チャンネルから側方に離間されている複数のソース／ドレイン領域とを有するトランジスタを形成する工程を含む請求項２１に記載の方法。
JP2007510751A 2004-04-30 2005-04-05 シリコンゲルマニウムを用いる半導体構造の製造方法 Pending JP2007535814A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/836,172 US7163903B2 (en) 2004-04-30 2004-04-30 Method for making a semiconductor structure using silicon germanium
PCT/US2005/011552 WO2005112094A2 (en) 2004-04-30 2005-04-05 Method for making a semiconductor structure using silicon germanium

Publications (2)

Publication Number Publication Date
JP2007535814A true JP2007535814A (ja) 2007-12-06
JP2007535814A5 JP2007535814A5 (ja) 2008-05-22

Family

ID=35187681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007510751A Pending JP2007535814A (ja) 2004-04-30 2005-04-05 シリコンゲルマニウムを用いる半導体構造の製造方法

Country Status (7)

Country Link
US (2) US7163903B2 (ja)
EP (1) EP1751791A4 (ja)
JP (1) JP2007535814A (ja)
KR (1) KR20070011408A (ja)
CN (1) CN100533679C (ja)
TW (1) TW200605159A (ja)
WO (1) WO2005112094A2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163903B2 (en) * 2004-04-30 2007-01-16 Freescale Semiconductor, Inc. Method for making a semiconductor structure using silicon germanium
US7332443B2 (en) * 2005-03-18 2008-02-19 Infineon Technologies Ag Method for fabricating a semiconductor device
US7439165B2 (en) * 2005-04-06 2008-10-21 Agency For Sceince, Technology And Reasearch Method of fabricating tensile strained layers and compressive strain layers for a CMOS device
US7420202B2 (en) 2005-11-08 2008-09-02 Freescale Semiconductor, Inc. Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
US7265004B2 (en) * 2005-11-14 2007-09-04 Freescale Semiconductor, Inc. Electronic devices including a semiconductor layer and a process for forming the same
US7560318B2 (en) * 2006-03-13 2009-07-14 Freescale Semiconductor, Inc. Process for forming an electronic device including semiconductor layers having different stresses
US7882382B2 (en) * 2006-06-14 2011-02-01 International Business Machines Corporation System and method for performing computer system maintenance and service
US7629220B2 (en) 2006-06-30 2009-12-08 Freescale Semiconductor, Inc. Method for forming a semiconductor device and structure thereof
US8569858B2 (en) 2006-12-20 2013-10-29 Freescale Semiconductor, Inc. Semiconductor device including an active region and two layers having different stress characteristics
US7843011B2 (en) * 2007-01-31 2010-11-30 Freescale Semiconductor, Inc. Electronic device including insulating layers having different strains
FR2925979A1 (fr) * 2007-12-27 2009-07-03 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE
US8211786B2 (en) * 2008-02-28 2012-07-03 International Business Machines Corporation CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication
US8003454B2 (en) * 2008-05-22 2011-08-23 Freescale Semiconductor, Inc. CMOS process with optimized PMOS and NMOS transistor devices
US20090289280A1 (en) * 2008-05-22 2009-11-26 Da Zhang Method for Making Transistors and the Device Thereof
JP2010182841A (ja) * 2009-02-05 2010-08-19 Sony Corp 半導体薄膜の形成方法および半導体薄膜の検査装置
US8828851B2 (en) * 2012-02-01 2014-09-09 Stmicroeletronics, Inc. Method to enable the formation of silicon germanium channel of FDSOI devices for PFET threshold voltage engineering
CN103839891A (zh) * 2012-11-26 2014-06-04 中国科学院微电子研究所 一种半导体结构及其制造方法
FR3088481B1 (fr) * 2018-11-14 2024-06-07 Commissariat Energie Atomique Procede de fabrication d’un transistor a effet de champ a jonction alignee avec des espaceurs

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
JP2004063780A (ja) * 2002-07-29 2004-02-26 Toshiba Corp 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312766A (en) 1991-03-06 1994-05-17 National Semiconductor Corporation Method of providing lower contact resistance in MOS transistors
US20010003381A1 (en) * 1998-05-20 2001-06-14 Marius Orlowski Method to locate particles of a predetermined species within a solid and resulting structures
JP3884203B2 (ja) 1998-12-24 2007-02-21 株式会社東芝 半導体装置の製造方法
US6369438B1 (en) 1998-12-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP3647777B2 (ja) 2001-07-06 2005-05-18 株式会社東芝 電界効果トランジスタの製造方法及び集積回路素子
US20030096490A1 (en) * 2001-11-16 2003-05-22 John Borland Method of forming ultra shallow junctions
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6759712B2 (en) * 2002-09-12 2004-07-06 Micron Technology, Inc. Semiconductor-on-insulator thin film transistor constructions
US6998683B2 (en) * 2002-10-03 2006-02-14 Micron Technology, Inc. TFT-based common gate CMOS inverters, and computer systems utilizing novel CMOS inverters
US6764883B1 (en) * 2003-01-07 2004-07-20 International Business Machines Corp. Amorphous and polycrystalline silicon nanolaminate
US7042052B2 (en) * 2003-02-10 2006-05-09 Micron Technology, Inc. Transistor constructions and electronic devices
US7163903B2 (en) * 2004-04-30 2007-01-16 Freescale Semiconductor, Inc. Method for making a semiconductor structure using silicon germanium
US7312128B2 (en) 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
JP2004063780A (ja) * 2002-07-29 2004-02-26 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2005112094A3 (en) 2007-06-28
EP1751791A2 (en) 2007-02-14
US7163903B2 (en) 2007-01-16
WO2005112094A9 (en) 2009-04-30
CN100533679C (zh) 2009-08-26
CN101147243A (zh) 2008-03-19
EP1751791A4 (en) 2010-02-03
WO2005112094A2 (en) 2005-11-24
US20070082453A1 (en) 2007-04-12
KR20070011408A (ko) 2007-01-24
US20050245092A1 (en) 2005-11-03
TW200605159A (en) 2006-02-01
US7927956B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
JP2007535814A (ja) シリコンゲルマニウムを用いる半導体構造の製造方法
US7960794B2 (en) Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7531438B2 (en) Method of fabricating a recess channel transistor
US7417250B1 (en) Strained-silicon device with different silicon thicknesses
CN105206574A (zh) 包含多个器件类型的集成电路管芯
JP4177775B2 (ja) 半導体基板及びその製造方法並びに半導体装置
KR20010110769A (ko) 반도체 디바이스 및 그 제조 방법
US20030219938A1 (en) CMOS gate electrode using selective growth and a fabrication method thereof
US7425488B2 (en) Method and structure using a pure silicon dioxide hardmask for gate patterning for strained silicon MOS transistors
KR20070032692A (ko) 인장된 반도체층을 제조하는 방법, 반도체 장치를 제조하는방법, 및 이러한 방법에 이용하기에 적절한 반도체 기판
CA2008499C (en) Method for formation of an isolating oxide layer
JPH0955422A (ja) 半導体素子の素子隔離方法
KR101179515B1 (ko) 반도체 소자의 제조방법
US7569438B2 (en) Method of manufacturing semiconductor device
JP2005327867A (ja) 半導体装置およびその製造方法
JPH11163317A (ja) 半導体装置及びその製造方法
JPS58190040A (ja) 半導体装置の製造方法
KR20020002060A (ko) 더블 게이트를 갖는 에스오아이 소자의 제조방법
JPH0423828B2 (ja)
KR100476666B1 (ko) 반도체 소자의 제조 방법
JPH0529310A (ja) 半導体装置の製造方法
KR20040060118A (ko) 반도체 소자 제조방법
JPH04321233A (ja) 半導体装置の製造方法
JPH0450748B2 (ja)
JPS61268038A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206