JP2007535694A

JP2007535694A - 透過率を調整することができる埋込減衰型位相シフトマスク

Info

Publication number: JP2007535694A
Application number: JP2007504104A
Authority: JP
Inventors: シャオ、クアンミン
Original assignee: Photronics Inc
Current assignee: Photronics Inc
Priority date: 2004-03-18
Filing date: 2005-03-17
Publication date: 2007-12-06
Also published as: KR20070008638A; EP1730477A4; US20050208390A1; EP1730477A1; TW200535575A; TWI270754B; WO2005090931A1; CN101006329A; US7312004B2

Abstract

埋込減衰型位相シフトマスク（ＥＡＰＳＭ）の減衰特性及び位相シフト特性を個別に選択することができる。埋込位相シフト層の領域のプラウイング後又はプラウイング中に、基板の露出した部分が所定の深さまでエッチングされる。その後、埋込位相シフト層のさらに多くの領域が露出され、所望の減衰量を与えるために所定の厚さまでトリミングされ、基板の最終的にエッチングされる深さが、位相シフト層のトリミングによって引き起こされる相対的な位相シフトの変化を補償する。その際、減衰レベル及び／又は位相シフトが異なる複数のセルを有するマトリックステストデバイスを、単一のＥＡＰＳＭブランク上に製造することができる。

Description

［発明の技術分野］
本発明は包括的には、光学リソグラフィのための埋込減衰型位相シフトマスク(embedded attenuated phase shift mask)（ＥＡＰＳＭ）に関する。

［発明の背景］
光学リソグラフィは、集積回路を形成するために広く用いられている処理である。集積回路は一連の層、しばしば１５層以上の層として形成される。集積回路の各層を形成するために、ウェーハが、フォトレジストと呼ばれる感光性ポリマーでコーティングされる。フォトレジストの層は光のパターンで露光される。フォトレジストのタイプによって、露光後にフォトレジストの特定のエリアが可溶性になり、溶媒で洗浄される。残された不溶性のフォトレジストは、ウェーハの表面上にパターンを描画し、たとえば、エッチング、誘電体又は金属堆積、或いはイオン注入などの次の処理ステップから保護される。残されたフォトレジストの境界によって画定される領域は、各集積回路上に再現されることになる、トランジスタの一部又はトランジスタ間の接続のような物理的な素子に対応する。

ウェーハ上で光のパターンを形成するために、「照明装置」を用いて、コヒーレントで均一な光ビームが生成され、その光ビームがフォトマスク（又は「マスク」）或いはレチクルを通して投影される。マスクは通常、石英又は他の半透明な(translucent)材料から形成されるプレートであり、マスク上のパターンは、そのプレートの表面上に配置されるクロム又は他の不透明材料で形成される。このクロム層は、酸化クロムから成る反射防止層で覆うこともできる。レンズシステムがマスクを透過する光を収集し、その光を半導体ウェーハの小さなエリア上に集束し、それにより、フォトレジスト上に縮小されたイメージ(image)が生成される。「ステッパ」装置を用いてウェーハを徐々に動かすことによって、露光はウェーハの横方向および縦方向に繰り返され、それによりフォトレジスト上に並置されるイメージのアレイがウェーハを覆う。

集積回路のフィーチャのサイズが小さくなると、マスクを照明する光の波長も短くなる必要がある。しかしながら、照明装置及びレンズシステムにおいて用いられる石英レンズは、１９３ｎｍよりも短い光の波長を吸収するので、光の波長が短くなると用いることができない。光の波長が短くなっても用いることができる装置が提案されているが、同じ光の波長で小さなフィーチャを解像できるようにする、いくつかの解像度向上技法が存在する。たとえば、既知の解像度向上技法を用いる場合、１９３ｎｍの光を用いて、１００ｎｍ程度又はそれ未満の小さなフィーチャを解像することができる。

１つのタイプの解像度向上技法は、弱め合う干渉(destructive interference)を用いて、ウェーハ上に投影されるパターンの明るいエリアと暗いエリアとの間のコントラストを改善することである。いくつかの異なる方法で、位相シフトを達成することができる。１つの方法は、基板の部分を極めて正確にエッチングすることによる。そのようなマスクは、レベンソン型位相シフトマスク（ＰＳＭ）又は交互位相配置型ＰＳＭ(alternating aperture PSM)（ＡＡＰＳＭ）と呼ばれる場合もある。異なる手法として、光の位相をシフトし、且つ光を減衰させる埋込層を用いるものがある。このタイプのマスクは減衰型位相シフトマスク(attenuating phase shift mask)（ＥＡＰＳＭ）と呼ばれる。そのマスクも、フィーチャ領域の境界に沿って弱め合う干渉を引き起こす。しかしながら、ＡＡＰＳＭとは異なり、ＥＡＰＳＭは、光の減衰の度合いが比較的高いことに起因して、弱い位相シフタであると見なされる。通常、入射する放射の６％しか透過しない。不透明材料薄膜、たとえば、ケイ化モリブデン（ＭｏＳｉ）から構成されるか、或いはこれに基づく材料の薄膜が基板に被着される。この材料は、その中を通過する光の位相を１８０°だけシフトし、且つその光を大幅に減衰させる。１８０°位相シフトされる少量の光が、隣接する開口部を通過するシフトされない光と弱め合うように干渉する結果として、生成されるイメージは、フィーチャ領域境界において鮮明度が高く(sharper)なる。位相シフト層によって与えられる透過及び位相シフトは、放射の波長及び位相シフト層材料の固有の特性（たとえば、その吸収係数及び屈折率）によって決まる。したがって、或る特定の放射の波長の場合に、マスクの位相シフト層に入射する放射の透過及び位相シフトは、位相シフト層の厚さの関数になる。

［発明の概要］
埋込減衰型位相シフトマスクが抱える１つの問題は、透過率及び位相シフトの両方の要件を満たす位相シフト材料を見つけることである。別の問題は、特にオフアクシス照明法(off-axis illumination techniques)が用いられる場合に、所与のマスクのための最良又は最適な透過率が必ずしも明らかではないことである。所与の材料、たとえばＭｏＳｉは、限られた範囲の透過率内でのみ機能することができる。位相シフト材料を変更するには、製造プロセスを変更する必要がある。そして、種々の透過率を有するブランク埋込マスク(blank embedded mask)は比較的コストがかかり、製造するのが難しい。

本発明の好ましい実施形態は、位相シフト層の透過率を、位相シフトとは個別に制御できるようにすることによって、これらの問題及び他の問題のうちの１つ又は複数を克服する際に有用である。その好ましい実施形態において本発明を利用する処理の一例によれば、基板のフィーチャ領域を露出させるために、マスクが従来通りに処理される。この処理は、マスクブランク(mask blank)の不透明層及び位相シフト層を除去又はエッチングすることを含む。しかしながら、従来の処理とは異なり、基板の露出した領域は、その後、所定の深さまでエッチングされる。不透明層の選択された部分が除去され、それにより位相シフト層の特定のエリアを露出させる。位相シフト層の露出した領域の厚さを削減するために、第２のエッチングが行われる。エッチング処理の選択性によって、基板の露出した領域のさらに多くの量をエッチングすることもできる。第２のエッチング中にエッチングされる量は、埋込位相シフト層の所望の透過率によって決定される。位相シフト層の厚さが、その透過率を決定する。基板の第１のエッチングは、位相シフト層を薄くすることによって引き起こされる位相シフトの損失を少なくとも部分的に補償する。第１の基板エッチングの深さは、基板のエッチングされた領域を直に通過する放射と、位相シフト層を通過する放射との間の最終的な位相シフトが所望の位相シフトになるように選択される。

このようにして埋込位相シフト層の透過率を制御することができる１つの利点は、異なる透過率及び位相シフト角を有するテストデバイスのマトリックスを単一のフォトマスク上に製造できることである。単一のマスク上で、透過率、位相及びトライトーン(tri-tone)のような複数の位相シフトパラメータを組み合わせることによって、最良のウェーハリソグラフィ結果を得るために、種々の位相シフトパラメータを直に比較するとともに最適化することができる。さらに、１９３ｎｍ及び１５７ｎｍの放射波長のための高透過率の位相シフトマスクのほとんど全てのリソグラフィデータがシミュレーションを基にしている。種々の透過率及びシフト角を有するマトリックスを用いることによって、実際のウェーハリソグラフィデータを収集して、１９３ｎｍ又は１５７ｎｍのリソグラフィの場合の最良の位相シフトマスク構成を求めることができるようになる。さらに別の利点は、複数のフォトマスクを用いることに関連するコストの削減、及びウェーハ処理の変動をなくすことを含む。

［図面の詳細な説明］
種々の図面を通して、同様のまたは対応する部品を示すために同様の番号が用いられる。

図１Ａ〜図１Ｄ並びに図２Ａ及び図２Ｂは、埋込減衰型位相シフトマスク（ＥＡＰＳＭ）を製造するための処理の一例の特定のステップの後のフォトマスクブランク１００の一部の代表的な例の概略断面図である。この処理では、埋込位相シフト層の減衰が、位相シフトとは個別に制御される。いずれの例でも、ブランクは、実質的に透明な材料、たとえば石英から形成される基板１１０と、基板層１１０上に配置される、厚さＨ_０の埋込位相シフト層１１２と、埋込位相シフト層の上にある不透明層１１４とを含む。位相シフト層１１２は、たとえば、ケイ化モリブデン（ＭｏＳｉ）、窒化チタン、窒化シリコン又は他の適当な材料から形成される。不透明層１１４は、たとえば、クロム又は他の不透明材料から形成される。例示される実施形態では、位相シフト層はＭｏＳｉから形成され、不透明材料はクロムから形成され、基板は石英から形成される。

最初に、上に重なっている不透明層の領域を除去することによって、非減衰フィーチャ領域１１６が形成され、所望の回路パターンが形成される。その後、位相シフト層１１２の露出した部分が、よく知られているエッチング技法を用いて除去、すなわち「プラウイング」される(plowed)。このステップの結果の一例が図１Ａに示される。このステップは、基板１１０の露出したフィーチャ領域１１８を作り出すか、又はフィーチャ領域１１８が明らかに見えるようにする。図１Ｂ及び図２Ａでは、基板の露出した領域が所定の深さまでエッチングされ、基板がその平坦な表面の下までエッチングされた領域が作り出されている。この基板のエッチングは、位相シフト層をオーバーエッチングすることによって、埋込位相シフト層１１２のエッチング処理中に行うことができる。

その後、レジストコート(resist coat)、第２の露光、現像及びエッチングを含む、よく知られている第２段階の処理ステップを用いて、不透明層１１４の特定の領域が除去され、図１Ｃの例に示されるように、下層の位相シフト層１１２の領域１２０を露出させる。位相シフト層のこれらの領域は、フォトマスクの使用中に、（領域１１８を通過する放射と比べて）減衰したレベルで放射を透過するであろう。その処理の最後の基本ステップは、位相シフト層１１２の露出した領域１２０の一部又は全てを、全厚より薄い所定の厚さまでエッチング又は他の方法によって除去することである。結果として形成される構造の代表的な例が図１Ｄ及び図２Ｂに示される。エッチング剤の選択性によっては、基板１１０の露出した領域１１８もエッチングされる場合がある。エッチング処理の選択性が高いとき、結果として、基板はほとんど、又は全くエッチングされない場合もある。しかしながら、選択性のより低いエッチング処理の場合、基板のさらに多くの量が除去されることになり、それゆえ、基板内に形成される井戸がさらに深くなるであろう。

第１のエッチング処理及び第２のエッチング処理は、「プラウイング」処理及び「トリミング」処理とも呼ばれるであろう。第１の処理は、埋込位相シフト層の複数の領域を完全に除去し、それゆえ全体をプラウイングする。第２の処理は、埋込位相シフト層の上側部分だけを除去し、それゆえ、上側部分を所望の透過率までトリミングする。

基板及び位相シフト層が均質であるものと仮定すると、プラウイングステップ及びトリミングステップのためのエッチング時間は、以下の式を用いて、解析的に求めることができる。

ただし、式中の変数は以下の意味を有する。
ｔ_１：第１のエッチング処理のために必要とされる全時間
ｔ_２：第２のエッチング処理のために必要とされる時間の長さ
ｒ_１：第１のエッチング処理（プラウイング）中の埋込位相シフト材料のエッチング速度(etch rate)
Ｈ_０：初期位相シフト層厚（埋込）
Ｔ_０：波長λにおける未トリミング時の埋込位相シフト層の初期透過率
Ｔ：波長λにおける埋込位相シフト材料の所望の透過率
Φ_０：波長λにおける未トリミング時の埋込位相シフト層の位相角
ｎ_１：波長λにおける埋込位相シフト層の屈折率
ｎ_２：波長λにおける基板の屈折率
ｒ_１：第１のエッチング処理（プラウイング）中の埋込位相シフト材料のエッチング速度
ｒ_１’：第２のエッチング処理（トリミング）中の埋込位相シフト材料のエッチング速度
ｒ_２：第１のエッチング処理（プラウイング）中の基板のエッチング速度
ｒ_２’：第２の位相シフタエッチング処理（トリミング）中の基板のエッチング速度

ここで図２Ａ及び図２Ｂだけを参照して、式（１）及び（２）の導出が以下に説明される。以下の変数を用いて、位相シフト層及び基板層の寸法が指示される。
ΔＨ：第２のエッチング処理中に除去される位相シフト材料の量（ΔＨ＝Ｈ_０−Ｈ_１）
Ｈ_１：第２のエッチング（トリミング）後の埋込位相シフト層の最終的な厚さ
Ｈ_２ａ：第１のエッチング処理（プラウイング）中に除去される基板の深さ
Ｈ_２ｂ：第２のエッチング処理（トリミング）中に除去される基板の深さ
Ｈ_２：第２のエッチング処理後の基板の最終的な厚さ（Ｈ_２＝Ｈ_２ａ＋Ｈ_２ｂ）
これらの寸法は、図２Ａ及び図２Ｂに示される例について指示される。

図２Ａ及び図２Ｂの例において、第１の（プラウイング）エッチング処理及び第２の（トリミング）エッチング処理のためのエッチング時間を求めるために先に与えられた式は以下のように導出される。

位相シフト層１１２の透過率は一般的に以下の式によって定義される。

Ｔは、厚さｔ、所与の波長λにおける吸収係数αの場合の位相シフト材料の透過率である。位相シフト層１１２を通過する放射の位相角は一般的に以下の式によって定義される。

Φは周囲の空気中の位相シフト層の位相シフト角であり、ｔは位相シフト層の厚さであり、ｎは所与の波長λにおける位相シフト層の屈折率である。したがって、特定の位相シフト材料から成る厚さＨ_０の位相シフト層を有するマスクの場合、位相シフト層１１２に入射する放射の透過率及び位相シフト角はそれぞれ、特定の入射放射波長の場合の位相シフト層１１２の厚さｔの関数である。

第２のエッチング処理後の埋込位相シフト層の最終的な厚さＨ_１を計算するための式は、以下のように、既知の初期の厚さＨ_０、未トリミング時の埋込位相シフト層の初期の透過率Ｔ_０、及び式（３）及び（４）からのトリミングされた埋込位相シフト層の所望の最終的な透過率Ｔに基づいて導出することができる。

これらの２つの式を組み合わせて、以下の式を導くことができる。

それゆえ、第２のエッチング処理中にトリミングされることになる埋込位相シフト層の量又は厚さは、以下の式によって与えられる。

それゆえ、第２のエッチング処理中に領域１２０において埋込位相シフト層１１２をトリミングするためのエッチング時間ｔ_２は、以下のようになる。

第２のエッチング処理中の埋込位相シフト材料と基板材料との間の選択性が限られているので、基板の露出した領域１１８の厚さも第２のエッチング処理中に或る程度除去されるであろう。除去される量はＨ_２ｂと設計され、以下の式によって求められる。

フィーチャエッジにおいて最大量の弱め合う干渉を引き起こすために、領域１２０において位相シフト層１１２を通過する減衰した放射と、領域１１８を経由して基板層１１０だけを通過した減衰していない放射との間の相対的な位相角は１８０°、すなわちπラジアンであることが好ましい。しかしながら、所望ならば、任意の位相シフトを選択することができる。領域１２０を経由して位相シフト層１１２を通過した放射と、領域１１８を経由して基板層１１０を通過した放射との間の位相角は、トリミングされた位相シフト層１１２の厚さ（Ｈ_１）及び２つのエッチング処理中に除去される基板層１１０の全厚（Ｈ_２）に依存する。その関係は以下のように表すことができる。

ただし、ｎ_２は波長λの放射における基板層１１０の屈折率である。

Ｈ_１に式（７）を代入し、Φ_０＝（２π／λ）（ｎ_１−１）Ｈ_０であることがわかっているとき、基板層１１０から除去される必要がある全厚Ｈ_２は、以下のように計算することができる。

第１のエッチング処理及び第２のエッチング処理の両方の処理中に除去される必要がある基板層１１０の全厚Ｈ_２は、２つのエッチング処理のそれぞれの間に除去される厚さの和、すなわちＨ_２＝Ｈ_２ａ＋Ｈ_２ｂである。ただし、Ｈ_２ａは第１のエッチング処理中に除去される基板の厚さであり、Ｈ_２ｂは第２のエッチング処理中に除去される基板の厚さである。Ｈ_２及びＨ_２ｂに式（１０）及び（１２）を代入することにより、以下のようにＨ_２ａを求めることができる。

第１のエッチング処理のために必要とされる全エッチング時間ｔ_１は、埋込位相シフト層１１２を除去するための時間（Ｈ_０／ｒ_１）に、式（１３）によって与えられる、基板１１０のＨ_２ａに等しい深さを除去するために用いられる時間、すなわちＨ_２ａ／ｒ_２を加えたものに等しい。それゆえ、第１のエッチング処理の時間は以下の式によって計算される。

ただし、第１項は、フィーチャ領域１１８が位相シフト層１１２からエッチングされる位相シフトエッチング時間(period)の部分ｔ_１を表し、第２項は、基板層１１０の厚さＨ_２ａが除去されるオーバーエッチング時間を表す。

上記の式及び導出は、基板又は位相シフト層が均質であり、第１（プラウイング）のエッチング処理及び第２（トリミング）のエッチング処理中のエッチング速度が均一であるという仮定に基づいている。しかしながら、通常の位相シフト層は均質な挙動を示すことはなく、多くの位相シフト層パラメータ、たとえば、屈折率、吸収率及びエッチング速度は、位相シフト層の深さによって異なる場合がある。エッチング時間を求めるための厳密な解析モデルは不確かなこともあり、上記の式を通して、パラメータを容易に得られない場合もある。しかしながら、実験的に確定されたデータを用いて、完全に、又は部分的に実験的な手法を利用することができる。

図３は、実験的に導出されたデータを用いて、所与の目標とする透過率からエッチング時間を求めるためのプロセスの代表的な例を示す。そのプロセスは、基板及び位相シフト層がいずれも均質でないものと仮定する。この例では、６つの応答曲線又は参照テーブルが実験的に作成される。これらの曲線又はテーブルは、（１）エッチング深さに対する基板層の透過率（Ｔ％対ΔＨ）、（２）残りの基板層の位相角対エッチング深さ（φ_ｓｕｂ対ΔＨ）、（３）基板のエッチング深さに対する第２のエッチング処理（トリミング）にかかるエッチング時間（ｔ_２ｂ対ΔＨ）、（４）基板をトリミングするためのエッチング時間に対する基板のエッチング厚（Ｈ_２ｂ対ｔ_２）、（５）基板の第１のエッチング（プラウイング）にかかるエッチング時間に対するエッチング基板厚（Ｈ_２ｂ対ｔ_１ ^ｏｖｅｒ）及び（６）エッチングされる深さに対する基板の位相角（φ_ｓｕｂ対Ｈ_２）に関連する。

ステップ１２２において所与の目標とする透過率Ｔ％で開始すると、所望の透過率を達成するために位相シフト層１１２から除去されるべき材料の深さが、ステップ１２４において求められる。位相シフト層において用いられる特定の材料の厚さ及び透過率に関連する、実験によって求められたデータを用いて、所望の透過率に対応する厚さが見つけられ、その後、その厚さは、埋込位相シフト層の既知の厚さから減算され、ΔＨ、すなわち位相シフト層のためのエッチング深さが導かれる。特定の位相シフト層材料及びエッチング処理の場合のエッチング深さ及びエッチング時間に関連する、実験によって導出されたデータは、ΔＨを用いてステップ１２６において第２のエッチングｔ_２を求めるために用いられる。

第２のエッチング時間が求められると、第２のエッチング中に除去される基板の深さが求められる。ステップ１２８では、特定の基板材料及びエッチング処理の場合にエッチング深さをエッチング時間に関連付ける実験データを用いて、第２のエッチング中の基板のエッチング深さＨ_２ｂが求められる。

その処理の次のステップは、領域１１８において減衰することなく基板を通過する放射と、領域１２０において位相シフト層（及び基板）を通過する放射との間でπラジアン、すなわち１８０°の所望の位相シフトに達するために、基板が第１のエッチング及び第２のエッチング中にエッチングされなければならない必要な深さを求める。第２のエッチング後の位相シフト層の厚さはわかっているため、エッチングされた高さにおける位相シフト層（すなわち、トリミングされた位相シフト層）の位相シフト角は、位相シフト層の厚さを位相シフトに関連付ける実験データを用いて求めることができる。この位相シフト角φ_ｐｓｌは、その後、通常πラジアンである所望の位相シフトφ_{ｆｉｎａｌ}から減算され、ステップ１３２において、基板によって導入されなければならない位相シフト、すなわちφ_ｓｕｂが導かれる。基板のエッチング深さを位相シフトに関連付ける実験データを用いて、基板の全エッチング深さＨ_２を求めることができる。全エッチング深さは、第１のエッチング及び第２のエッチング後に基板がエッチングされる最終的な深さである。

ステップ１３０、１３２及び１３４は、ステップ１２６及び１２８の前に、又はそれらのステップと同時に行うこともできる。

第１のエッチング中の基板のエッチング深さＨ_２ａは、基板に必要とされる全エッチング深さから、ステップ１２８において求められた、第２のエッチング中の基板のエッチング深さＨ_２ｂを減算することによって、ステップ１３６において求められる。これは、オーバーエッチング時間と呼ばれ、ｔ_１ ^ｏｖｅｒで表されるであろう。オーバーエッチング時間ｔ_１ ^ｏｖｅｒは、Ｈ_２ａをエッチング深さとして用いて、基板のエッチング深さをエッチング時間に関連付ける実験的に求められたデータから求められる。ステップ１４０では、第１のエッチングのための全エッチング時間ｔ_１が、位相シフト層を完全に除去するための既知のエッチング時間を加えることによって計算される。エッチング時間が求められると、フォトマスクの第１及び第２のエッチング処理が、図２に関連して説明されるように、フォトマスクのための製造プロセスの一部として、ステップ１４２において実行される。

したがって、所与の所望の透過率の場合に、位相シフト層の第１のエッチング、すなわちプラウイングのためのエッチング時間、及び第２のエッチング、すなわちトリミングのためのエッチング時間が求められる。所望の透過率に対する第１のエッチング時間及び第２のエッチング時間をプロットするテーブル又はグラフを、所与のタイプのフォトマスクブランク、すなわち所与の透過率及び位相シフト特性を有する、所与の厚さの所与の材料から形成される基板及び位相シフト層とともに用いられるフォトブランクマスクの場合に構成することができる。そのようなグラフの一例が図４のグラフ１４４であり、線１４６及び１４８がそれぞれ、目標とする透過率に対する第１のエッチング時間及び第２のエッチング時間をプロットしている。

少なくとも場合によっては、基板が均質であると仮定することができる。基板が均質であると仮定される場合には、第１のエッチング及び第２のエッチング中の基板のためのエッチング速度が同じであると仮定することができる。式（８）及び（９）から、以下の式を用いて、基板のためのオーバーエッチング時間ｔ_１ ^ｏｖｅｒを計算することができる。

その後、オーバーエッチング時間に、位相シフト層をプラウイングする、すなわち完全に除去するための時間を加えることによって、第１のエッチングのための全エッチング時間を求めることができる。第２のエッチング時間ｔ_２、及びトリミングされた位相シフト層の位相シフトφ_ｐｓｌを求めるために、図３のステップ１２４、１２６及び１３０が実行されるであろう。その後、これらの値を式（１３）に代入して、オーバーエッチング時間ｔ_１ ^ｏｖｅｒを計算することができる。その後、ステップ１４０において上記のようにオーバーエッチング時間を用いて、第１のエッチングのための全時間が計算される。

ここで図６を参照すると、位相シフト角とは関係なく埋込減衰型位相シフトマスク内の位相シフト層の透過を制御することによって、単一のフォトマスク上に、それぞれ透過率及び位相シフト角が異なる複数のセルを有するマトリックステストデバイスを製造できるようになる。それらのセルは、フォトマスク上で、一度に１つの領域において、上記の処理を繰り返すことによって製造される。そのようなマトリックステストデバイスの一例が図５に示される。異なる透過率、位相シフト角及びトライトーンのような、それぞれ潜在的に異なる位相シフト条件を有する複数のテストセル１５４が、単一のフォトマスク１５２の上に形成されている。そのようなテストデバイスを製造するプロセスの一例が図６に示される。ステップ１５６は、吸収層又は不透明層、たとえばクロム層のために必要なパターンを形成するための標準的なパターニング処理、現像処理及びエッチング処理を表す。製造されることになるセル毎に、以下のステップが繰り返される。ステップ１５８では、フォトマスクがレジスト(resist)でコーティングされ、対象とするセルだけを露出させるパターンを用いて露光される。所与の透過率及び位相シフト角の場合に、図１に関連して先に説明された処理がステップ１６０において始められる(undertaken)。その後、ステップ１６２において、レジストが剥離され、処理は次のセルに対して繰り返される。

ウェーハリソグラフィにおける最良の結果は、最大限の処理許容度(process latitude)、焦点深さ及び解像度を達成することによってもたらされる。単一のフォトマスク上に多数の位相シフトパラメータを組み合わせることによって、最良のウェーハリソグラフィ結果を得るために、位相シフトパラメータを直に比較するとともに最適化できるようになる。１９３及び１５７ｎｍリソグラフィの場合、データの生成に関連して、シミュレーションが頻繁に用いられる。そのようなシミュレーションは多くの場合に、モデルの精度及び変数の数に関する制約によって制限される。上記のようなフォトマスクを用いる場合、最良の位相シフトマスク構成を求めるためのデータを得るために、そのようなシミュレーションはもはや不要である。シミュレーションと合わせて、多数の位相シフトパラメータを有するフォトマスクで形成される半導体ウェーハからの実際のデータを用いることができる。上記のようなフォトマスクから生成される実際のデータは、ウェーハリソグラフィのためのフォトマスクの最適な位相シフト条件を特定するためだけでなく、シミュレーションモデルを検証するために、且つそれらのモデルを修正するために用いることができる。単一のフォトマスク上で種々の位相シフトパラメータを組み合わせることは、多数のフォトマスクを必要としないので、コストも削減し、複数のフォトマスクを用いる最適化プロセスに対するウェーハ処理変動の影響も排除する。

本発明は、これまでの詳細な説明によって、詳しく図示及び説明されてきたが、本発明の精神及び範囲から逸脱することなく、形態及び細部において種々の変更、改変、修正、変化及び派生が可能であることは当業者には理解されよう。

不透明層及び埋込位相シフト材料の複数の領域が除去された後の埋込減衰型フォトマスクブランクの一部の概略断面図である。基板の特定の領域が除去されている、図１Ａに示されるフォトマスクの一部の概略断面図である。不透明層のさらに別の領域が除去され、下層である位相シフト層の複数の領域が露出した後の図１Ａに示されるフォトマスクの一部の概略断面図である。埋込位相シフト層の特定の露出した領域がトリミングされた後の図１Ａに示されるフォトマスクの一部の概略断面図である。埋込位相シフト層の領域が完全に除去され、下にある基板の領域がエッチングされた後の埋込減衰型フォトマスクの一部の概略断面図である。所望の、又は予め選択された減衰レベルに達するために、埋込位相シフト層の露出した部分が薄くされた（そして、エッチング処理の選択性によって、基板のさらに多くの量が除去された）後の図２Ａのフォトマスクの一部の概略断面図である。埋込減衰型位相シフトフォトマスクのための予め選択された減衰及び位相シフトを達成するために、実験的に導出された情報を用いてエッチング時間を求めるためのプロセスの基本的なステップの流れ図である。調整可能な位相シフト層透過率を有する埋込減衰型位相シフトマスクを製造するためのエッチング時間のプロット図である。種々の減衰レベル、位相シフト及び／又は他の調整可能なパラメータをテストするために、単一の埋込減衰型位相シフトフォトマスクブランク上に形成されるマトリックステストデバイスの概略図である。図５のマトリックステストデバイスを製造する基本的な処理のステップを示す流れ図である。

Claims

半透明の基板と、前記基板に重なる位相シフト及び減衰材料から構成される埋込位相シフト層と、前記埋込位相シフト層に重なる不透明材料の層とを備える埋込減衰型位相シフトマスクであって、
前記不透明材料の複数のエリアが回路パターンを画定するために除去されており、
前記除去された不透明材料の前記エリア内で、
前記埋込層の第１の領域が完全に除去され、
前記埋込層の第２の領域が、所定の減衰レベルに等価な所定の高さまで薄くされ、
前記埋込層の前記第２の領域に隣接する前記基板の領域が、所定の深さまでエッチングされ、それによって、前記埋込位相シフト層の前記第２の領域を通過する放射が、前記第１の領域を通過する放射に対して所定の量だけ位相シフトされるようになっている、埋込減衰型位相シフトマスク。
複数のテストセルをさらに備え、
前記複数のテストセルのうちの少なくとも一つは第１の減衰を有し、
前記複数のテストセルのうちの第２のセルは前記第１の減衰とは異なる第２の減衰を有する、請求項１に記載の埋込減衰型位相シフトマスク。
複数のテストセルをさらに備え、
前記複数のテストセルのうちの少なくとも一つは第１の位相減衰を有し、
前記複数のテストセルのうちの第２のセルは前記第１のものとは異なる第２の位相シフトを有する、請求項１に記載の埋込減衰型位相シフトマスク。
埋込減衰型位相シフトフォトマスクを製造するための方法であって、前記フォトマスクは基板と、厚さが既知である埋込位相シフト層と、不透明層とを備え、
前記方法は、
前記フォトマスクの第１の領域において前記位相シフト層を完全に除去することと、
前記第１の領域において、前記位相シフト層の前記除去された第１の領域の下にある前記基板を所定の深さまで除去することと、
前記フォトマスクの第２の領域において前記位相シフト層を薄くすることであって、それによって、前記第２の領域を通過する放射に対する所定の減衰を達成する、前記位相シフト層を薄くすることと
を含み、
それにより、前記第１の領域を通過する放射と前記第２の領域を通過する放射との間の相対的な位相シフトを所望の位相シフトに等しくする、埋込減衰型位相シフトフォトマスクを製造するための方法。
前記位相シフト層を完全に除去すること、及び前記基板の複数のエリアを所定の深さまで除去することは、同じエッチング処理中に始められる、請求項４に記載の方法。
前記第２の領域において、前記位相シフト層は、前記第１の領域において前記基板のさらに多くの量を除去するエッチング処理によって薄くされ、
前記位相シフト層を薄くしている間に前記基板の前記さらに多くの量が除去された後に、前記第１の領域において前記除去された基板の全深さが、前記第１の領域を通過する放射と前記第２の領域を通過する放射との間の所定の相対的な位相シフトを引き起こすように、前記所定の深さが選択される、請求項４に記載の方法。
前記位相シフト層を薄くすることは、前記位相シフト層から材料を除去するためのエッチング処理を含み、
前記位相シフト層の前記第２のエッチングのための時間は前記所定の減衰に基づいて選択される、請求項４に記載の方法。
前記エッチング処理は前記第１の領域において前記基板のさらに多くの量を除去し、
前記位相シフト層のエッチング中に前記基板のさらに多くの量を除去した後に、前記第１の領域において前記除去された基板の全深さが、前記第１の領域を通過する放射と前記第２の領域を通過する放射との間の所定の相対的な位相シフトを引き起こすように、前記所定の深さが求められる、請求項７に記載の方法。
埋込減衰型位相シフトマスクから構成される装置であって、
前記埋込減衰型位相シフトマスクは、基板と、埋込位相シフト層と、不透明層とを備え、
前記埋込減衰型位相シフトマスク上には、複数のテストセルが製造されており、
前記複数のテストセルのうちの第１のテストセルは、非減衰フィーチャ領域に隣接して、第１の減衰を有する前記埋込位相シフト層の露出した領域を有し、
前記複数のテストセルのうちの第２のテストセルは、非減衰フィーチャ領域に隣接して、第２の減衰を有する前記埋込位相シフト層の露出した領域を有する
埋込減衰型位相シフトマスクから構成される装置。
埋込減衰型位相シフトマスクから構成される装置であって、
前記埋込減衰型位相シフトマスクは、基板と、所定の厚さを有する埋込位相シフト層と、不透明層とを備え、
前記埋込減衰型位相シフトマスク上には、複数のテストセルが製造されており、
前記複数のテストセルのうちの１つのテストセルは、非減衰フィーチャ領域に隣接して、前記所定の厚さより薄い厚さまでトリミングされている、前記埋込位相シフト層の露出した領域を有する
埋込減衰型位相シフトマスクから構成される装置。
前記複数のテストセルのうちの前記１つのテストセルは、非減衰フィーチャ領域に隣接する前記埋込位相シフト層の露出した領域を有し、
前記露出した領域は所定の第１の減衰レベルを達成することになり、
前記複数のテストセルのうちの第２のテストセルは、非減衰フィーチャ領域に隣接して、第２の減衰を有する前記埋込位相シフト層の露出した領域を有する、請求項１０に記載の装置。
前記複数のテストセルのうちの前記１つのテストセルは、前記基板が所定の深さまでエッチングされている非減衰フィーチャ領域を含み、
隣接する前記埋込位相シフト層の前記トリミングされた露出した領域と、前記エッチングされた非減衰フィーチャ領域との間の相対的な位相シフトは、前記複数のテストセルのうちの別のテストセルにおける露出した位相シフト層とフィーチャとの間の位相シフトとは異なる、請求項１０に記載の装置。
位相シフト層を有するフォトマスクの位相シフト層パラメータを最適化する方法であって、
フォトマスク上に複数のテストセルパターンを形成することであって、前記複数のテストセルパターンのうちの少なくとも２つは、少なくとも１つの異なる位相シフト層パラメータを有する、テストセルパターンを形成することと、
前記フォトマスクを用いて半導体基板上に複数のテストセルを製造することであって、前記半導体基板上の前記テストセルは、前記パターン内の前記複数のテストセルに対応する、テストセルを製造することと、
前記半導体基板上の前記テストセルを評価することと
を含む、位相シフト層を有するフォトマスクの位相シフト層パラメータを最適化する方法。
前記テストセルの前記評価に少なくとも或る程度基づいて、フォトマスクを生産するための位相シフトパラメータを選択することをさらに含む、請求項１３に記載の方法。
前記フォトマスクの少なくとも一部のモデルを用いて、半導体基板上にパターンの少なくとも一部を形成することをシミュレートすることと、
前記テストセルの前記評価に基づいて、前記フォトマスクの前記モデルを検証又は修正することと
をさらに含む、請求項１３に記載の方法。
埋込減衰型位相シフトマスクであって、
その中に第１のパターンが形成されている不透明材料の層と、
前記不透明材料の層の下にある、その中に第２のパターンが形成されている位相シフト材料の層であって、前記第２のパターンは、少なくとも１つの除去された部分と、少なくとも１つの窪んだ部分と、少なくとも１つの窪んでいない部分とを含み、前記第２のパターンの前記少なくとも１つの窪んでいない部分は前記第１のパターンと一致し、前記少なくとも１つの窪んだ部分は前記マスクの所望の透過率に基づいて予め求められる深さまで窪む、位相シフト材料の層と、
前記位相シフト材料の層の下にある、その中に第３のパターンを形成されている実質的に透明な基板であって、前記第３のパターンは前記第２のパターンの前記少なくとも１つの除去された部分と一致し、前記マスクの所望の位相シフトに基づいて予め求められる深さを有する、実質的に透明な基板と
を備える、埋込減衰型位相シフトマスク。
前記不透明材料はクロム及びＭｏＳｉから成るグループから選択される、請求項１に記載の埋込減衰型位相シフトマスク。
前記位相シフト材料は、ＭｏＳｉ、窒化チタン及び窒化シリコンから成るグループから選択される、請求項１に記載の埋込減衰型位相シフトマスク。
埋込減衰型位相シフトマスクであって、
複数のテストセルを備え、
前記複数のテストセルの各テストセルは、他のテストセルの位相シフト条件とは異なる少なくとも１つの位相シフト条件を有し、
前記複数のテストセルの各テストセルは、
その中に第１のパターンを形成されている不透明材料の層と、
前記不透明材料の層の下にある、その中に第２のパターンを形成されている位相シフト材料の層であって、前記第２のパターンは、少なくとも１つの除去された部分と、少なくとも１つの窪んだ部分と、少なくとも１つの窪んでいない部分とを含み、前記第２のパターンの前記少なくとも１つの窪んでいない部分は前記第１のパターンと一致する、位相シフト材料の層と、
前記位相シフト材料の層の下にある、その中に第３のパターンを形成されている実質的に透明な基板であって、前記第３のパターンは前記第２のパターンの前記少なくとも１つの除去された部分と一致する、実質的に透明な基板と
を備える
埋込減衰型位相シフトマスク。
前記少なくとも１つの位相シフト条件は、透過率、位相シフト角及びトライトーンから成るグループから選択される、請求項１９に記載の埋込減衰型位相シフトマスク。
前記少なくとも１つの位相シフト条件は透過率であり、
前記第２のパターンの前記少なくとも１つの窪んだ部分は、対応するテストセルの所望の透過率に基づいて予め求められる深さまで窪む
請求項２０に記載の埋込減衰型位相シフトマスク。
前記少なくとも１つの位相シフト条件は位相シフト角であり、
前記第３のパターンは対応するテストセルの所望の位相シフト角に基づいて予め求められる深さを有する
請求項２０に記載の埋込減衰型位相シフトマスク。
前記複数のテストセルはマトリックスに配列される、請求項１９に記載の埋込減衰型位相シフトマスク。
ブランクフォトマスクから埋込減衰型位相シフトフォトマスクを形成する方法であって、
前記ブランクフォトマスクは、基板と、前記基板上に形成される位相シフト層と、前記位相シフト層上に形成される不透明層とを備え、
前記方法は、
前記不透明層の少なくとも１つの第１の部分と、前記位相シフト層の少なくとも１つの対応する第１の部分とを除去するステップであって、それによって、前記基板の少なくとも一部を露出させる、除去するステップと、
前記基板の前記露出した少なくとも一部を深さＤ_１まで除去するステップと、
前記不透明層の少なくとも１つの第２の部分を除去するステップであって、それによって、前記位相シフト層の少なくとも１つの対応する第２の部分を露出させる、除去するステップと、
前記位相シフト層の前記露出した少なくとも１つの第２の部分を深さＤ_２まで除去するステップであって、それによって、前記位相シフト層の所望の透過率を達成し、前記深さＤ_１は、前記基板の前記少なくとも一部と、前記位相シフト層の前記少なくとも第２の部分との間の所望の相対的な位相シフトに基づいて予め求められる、除去するステップと
を含む、ブランクフォトマスクから埋込減衰型位相シフトフォトマスクを形成する方法。
前記位相シフト層の前記少なくとも１つの第２の部分の除去の前記深さＤ_２は、以下の式によって求められ、

ただし、
「Ｄ_０」は初期の位相シフト層厚を表し、
「Ｔ」は波長λにおける前記位相シフト層の所望の透過率を表し、
「Ｔ_０」は前記波長λにおける前記位相シフト層の初期の透過率を表す
請求項２４に記載の方法。
前記基板の前記露出した少なくとも一部は、前記位相シフト層の前記露出した少なくとも１つの第２の部分を除去するステップ中にさらに除去される、請求項２５に記載の方法。
前記基板の前記露出した少なくとも一部の除去の前記深さＤ_１は、以下の式によって求められ、

ただし、
「ｎ_２」は、前記波長λにおける前記基板の屈折率を表し、
「Φ_０」は、前記波長λ及び前記初期の位相シフト層厚Ｄ_０における、前記位相シフト層の位相角を表し、
ｒ_１’は、前記不透明層の少なくとも１つの第１の部分と、前記位相シフト層の少なくとも１つの対応する第１の部分とを除去するステップ中の、前記位相シフト層のエッチング速度を表し、
ｒ_２’は、前記位相シフト層の前記露出した少なくとも１つの第２の部分を除去するステップ中の、前記基板のエッチング速度を表す
請求項２６に記載の方法。
半導体デバイスを形成する方法であって、
半導体ウェーハとエネルギー源との間に埋込減衰型位相シフトマスクを配置するステップであって、
前記埋込減衰型位相シフトマスクは、
その中に第１のパターンを形成されている不透明材料の層と、
前記不透明材料の層の下にある、その中に第２のパターンを形成されている位相シフト材料の層であって、前記第２のパターンは、少なくとも１つの除去された部分と、少なくとも１つの窪んだ部分と、少なくとも１つの窪んでいない部分とを含み、前記第２のパターンの前記少なくとも１つの窪んでいない部分は前記第１のパターンと一致し、前記少なくとも１つの窪んだ部分は前記マスクの所望の透過率に基づいて予め求められる深さまで窪む、位相シフト材料の層と、
前記位相シフト材料の層の下にある、その中に第３のパターンを形成されている実質的に透明な基板であって、前記第３のパターンは前記第２のパターンの前記少なくとも１つの除去された部分と一致し、前記マスクの所望の位相シフトに基づいて予め求められる深さを有する、実質的に透明な基板と
を備える、埋込減衰型位相シフトマスクを配置するステップと、
前記エネルギー源においてエネルギーを生成するステップと、
前記生成されたエネルギーを、前記埋込減衰型位相シフトマスクの前記不透明材料の層、前記位相シフト材料の層、及び前記基板内に形成される前記パターンを通して、前記半導体ウェーハに透過させるステップと、
前記埋込減衰型位相シフトマスクの前記不透明材料の層、前記位相シフト材料の層及び前記基板内に形成される前記パターンに対応するイメージを前記半導体ウェーハ上にエッチングするステップと
を含む、半導体デバイスを形成する方法。