背景技术
集成电路或“IC”已经从制造在单个硅芯片上的少数的互连器件发展到数百万个器件。当前的IC所提供的性能和复杂度已远远超过了当初的想象。为了实现复杂度和电路密度(即,能够被安置到给定芯片面积上的器件的数量)的提高,对于每一代IC,最小器件线宽的尺寸(也被称为器件“几何”)变得越来越小。现在正在制造具有线宽小于四分之一微米的半导体器件。
不断增大的电路密度已不仅提高了IC的复杂度和性能,而且也为客户提供了更低成本的部件。IC制造工厂常常可能花费成百上千万,甚至十几亿美元。每一个制造工厂具有一定的晶片生产量,每片晶片上将会有一定数量的IC。因此,通过制造越来越小的个体IC器件,在每一个晶片上可以制造更多的器件,这样就可以增加制造设备的产量。要使器件更小总是很有挑战性的,因为每一种用于IC制造的工艺都存在限制。那也就是说,一种给定的工艺通常只能加工到某一特定的线宽尺寸,于是不是工艺就是器件布局需要被改变。这样的限制的一个示例是以经济和高效的方式获得用于制造集成电路的掩模组。
在这些年中利用芯片代工厂服务进行定制集成电路的制造得到了发展。无工厂化芯片公司通常设计定制的集成电路。这样的定制集成电路需要制造通常被称为“光罩(reticle)”的一组定制掩模。中国上海的名为中芯国际(SMIC)的芯片代工厂公司是进行代工厂服务的芯片公司的一个示例。虽然在这些年中,无工厂化芯片公司和代工厂服务得到了增长,但是仍然存在很多的限制。例如,用于制造定制集成电路的掩模组常常是昂贵的。也就是说,它们可能花费几十万美元并且很长的制造前置时间。此外,制造掩模的掩模工厂的数量是有限的,也导致了难以获得用于定制集成电路的掩模组。在本说明书中,更具体地将在下文中描述这些和其他的限制。
从上面可以看出,用于加工半导体器件的改进的技术是人们所希望的。
发明内容
根据本发明,提供了涉及集成电路及其用于半导体器件制造的处理。更具体地,本发明提供用于制造半导体器件的多透射率光学掩模结构的方法和结构。仅仅是作为示例,本发明已经被应用于先进集成电路器件的制造,然而应该认识到本发明具有更加广泛的可应用性。
在具体的实施例中,本发明提供了一种光罩器件。该光罩器件具有石英衬底,所述石英衬底包含表面区域。在所述表面区域的第一部分上形成第一区域,所述第一区域包含多个也被称为二元掩模(binary mask)图案的不透明掩模图案。在所述表面区域的第二部分上的第二区域,所述第二区域包含多个第一衰减相移掩模图案。在所述表面区域的第三部分上的第三区域,所述第三区域包含多个第二衰减相移掩模图案。因此,该光罩器件具有至少三个对应不同光学特性的不同区域。或者,可以存在至少两个不同区域。
在具体的实施例中,本发明提供了另一种光罩器件。该光罩器件具有石英衬底,所述石英衬底包含表面区域。在所述表面区域的第一部分上形成第一区域,所述第一区域包含多个二元掩模图案。在所述表面区域的第二部分上的第二区域,所述第二区域包含多个第一相移掩模图案。优选地,所述第一相移掩模图案的特征是第一透射率。该器件具有处在所述表面区域的第三部分上的第三区域,所述第三区域包含多个第二相移掩模图案。优选地,所述第二相移掩模图案的特征是第二透射率。所述第一透射率不同于所述第二透射率。
较传统技术,通过本发明获得了的很多优点。例如,本技术为使用依赖于传统技术的工艺提供了便利。在一些实施例中,本方法提供了每个晶片的按管芯计的更高的器件产率。此外,本方法提供了与传统工艺技术兼容而不用对传统设备和工艺进行实质修改的工艺。优选地,本发明提供了用于制造集成电路的多透射率光学掩模。这样的掩模可以被用于利用单一光源和掩模结构来制造不同尺寸的图案(利用不同的掩蔽技术)。依据实施例,可以获得这些优点中的一个或多个。这些优点或其他优点将在本说明书全文中并且更具体地在下文中,进行更多的描述。
参考后面的详细说明和附图,可以更全面地了解本发明的各种其他目的、特征和优点。
具体实施方式
根据本发明,提供了涉及集成电路及其用于半导体器件制造的处理的技术。更具体地,本发明提供用于制造半导体器件的多透射率光学掩模结构的方法和结构。作为示例,本发明已经被应用于先进集成电路器件的制造,然而应该认识到本发明具有更加广泛的可应用性。
图1是根据本发明的一个实施例的光罩结构的简化俯视图。此图仅仅是示例,不应限制这里的权利要求的范围。本领域的普通技术人员将认识到很多变化、替代和修改。这里,术语“掩模”和光罩可以被互换使用。如图所示,本发明提供一种新的光罩器件100。图1中的上部分给出了光罩器件100的俯视图,下部分则是横截面的简图。
该器件具有石英衬底107,所述石英衬底107具有表面区域。包含多个二元掩模图案的第一区域101被形成在表面区域的第一部分上。二元图案形成0.46微米的线间距和0.16微米的线宽,但是也可以是其他的。如图所示,二元掩模包括由铬或者其他合适的材料制成的阻挡层。包含多个第一相移掩模图案的第二区域103被形成在表面区域的第二部分上。优选地,第一相移掩模图案的特征是具有第一透射率。优选地,对于0.16微米的线宽和0.20微米的线之间的间距,第一透射率为32%。当然,还可以存在其他的透射率和间距。该器件具有包含多个第二相移掩模图案的第三区域105,其中所述第二相移掩模图案处在表面区域的第三部分上。优选地,第二相移掩模图案的特征是具有第二透射率。优选地,对于0.16微米的线宽和0.30微米的线间距,第二透射率为6%。当然,还可以存在其他的透射率和间距。第一透射率不同于第二透射率。在本说明书全文中,更具体地在下文中,可以找到本光罩结构的细节。上述第一相移掩模图案和第二相移掩模图案都分别包含多个硅化钼(MoSi)区域。
因此,从图1中可看出,光罩器件100包括有三个不同线宽/间隔比值(L/S)的区域,具体为0.16/0.2的32%透光的相移区、0.16/0.46的二元区、和0.16/0.3的6%透光的相移区,从下部的横截面图则可看出在光掩模上的这三种光掩模的类型其横切面是不同的。
图2是示出了根据本发明实施例的透射掩模和相移掩模的简化图。此图仅仅是示例,不应限制这里的权利要求的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如所示出的,该图示出了透射掩模201和相移掩模203。所示出的是利用相似的源并且试图印刷相同线宽和线间距的透射掩模和相移掩模。如图所示,透射掩模由其上具有上覆的图案化铬层的玻璃衬底制成。来自源的照射穿过玻璃并且被铬层的部分阻挡。掩模处的电场由对应于掩模图案的类似台阶的图形表示。在晶片处的电场示出了来自照射的干涉。晶片处的强度也由于透射掩模受到干涉的影响。
相移掩模具有类似的掩模元素,并且还具有相移层。掩模处的电场示出了在掩模相移部分上的负电场和在掩模透射部分上的正电场。晶片处的电场与掩模上的电场相类似。晶片处的强度示出了一双峰图案,该双峰图案将形成对于透射掩模的改进的图案化。根据具体的实施例,相移掩模需要满足透射率、线间距和线宽的要求。根据具体实施例,可以使用各种类型的相移光罩。
图3是示出了根据本发明的实施例的各种相移掩模光罩300的简化图。此图仅仅是示例,不应限制这里的权利要求的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图所示,存在强301相移技术和弱303相移技术。强相移技术包括诸如由Levenson提出的那些掩模结构。Levenson型掩模包括石英型305、旋涂玻璃型(spin on glass)307和突出梁型(outrigger)309等。弱相移技术包括衰减相移技术,诸如植入型(embedded)311、镶边相移器型(rim-shifter)313、无铬型(chromeless)315及其他。当然,可以有其他的变化、修改和替换。
图4是示出了由M.D.Levenson提出的相移现象的简化图。如图所示,Levenson型掩模包括折射率为n2的相移层和折射率为n1的衬底层。相移层的厚度为“a”。如图所示,相移层的信号与非相移层的相反。示出了相移(θ)作为函数与厚度、折射率和波长的关系。随后,计算了厚度。计算公式如下:
其中,a:相移层厚度
n2:折射率
λ:波长
在本说明书全文中,更具体地根据下面的示例,可以找到本发明的更多细节。
示例
为了证明本发明的操作和方法,我们进行了一定的实验,以实施本发明的若干方面。这些实验仅仅是示例,不应限制这里的权利要求的范围。本领域的普通技术人员将认识到其他的变化、替代和修改。
作为背景技术,衰减相移掩模已经被广泛地用于现在的IC制造公司。最常用的是6%衰减相移掩模(“PSM”)。不幸的是,当其面对多间距布局时恒定透射率PSM(如6%)具有内在的光学限制,这意味着用于穿间距设计的重叠DOF(聚焦深度)将不足以坚固到可以进行制造程度。
在这些实验中我们进行了某些仿真。这样的仿真显示,高透射掩模在分辨率、DOF、更好的通过焦点的图案保真度即减小了角度变圆和线端缩短方面,都提供了优于传统透射掩模的若干优点。我们提出的该工作的目标是比较32%衰减PSM与6%衰减PSM和二元掩模的性能。最后,找出一种这样途径,即对特定间距应用不同的透射率,以利用现在的光刻曝光工具获得穿间距栅极级特征的全面提高。
我们仿真了用于0.16微米技术线宽的掩模组。依据应用,使用不同的线间距。利用线宽/间距宽:0.16/0.2;0.16/0.24;0.16/0.3;0.16/0.46;0.16/0.8;0.16/1.6,使用0.45微米UV6(Shipley)光刻胶,在波长为248nm和0.6NA以及0.8delta的0.06微米最优BARC的通常光照条件下,仿真了没有光学临近效应修正(OPC)的0.16微米特征。通过二元掩模的仿真示出了因为Dense-Iso效应的较差的聚焦深度(在6%EL处小于0.6微米)。对于半稠密间距,其性能是合理的,但是小于0.75微米DOF。对于6%衰减掩模,个别的DOF比二元掩模提高了10~40%。对于1.5~绝缘的工作循环,在6%EL处得到0.45重叠DOF(ODOF)。为了稠密(间距<0.4微米)与间距>0.4微米的重叠,要求OPC。
32%衰减掩模稠密和半稠密特征示出了约0.7~1.0微米的DOF。较高的透射必然地产生更好的分辨率或者更高的空间图像衬度。下面的表1中示出了对于间距的二元掩模、6%衰减掩模以及32%衰减掩模的工艺窗和其输出。基于表1中的数据,我们应用了多透射衰减掩模。同样在表2示出了方案。如所示出的,32%衰减掩模被用于某些负荷比0.16/0.2,0.16/0.24和全隔离特征0.16/1.6。对于负荷比0.16/0.3,0.16/0.8,使用6%衰减掩模。仅仅对于0.16/0.46的负荷比,二元掩模表现出比6%或者32%衰减掩模更好的DOF。表1中字体加黑的数据是指在特定线宽间隔比的环境下可以得到最优化DOF的光罩(数值越大说明在特定能量梯度下DOF越大)。由此可以获得整个间隔特征在分辨率上的全面提高和更高的空间图像衬度。利用这种多透射率方法,在间隔之间观察到“No ODOF”。将需要OPC来用于具有大于240nm的稠密特征的重叠。这种多透射率衰减掩模方法的思路也可以用于诸如接触(CT)和过孔层的孔形层。当然,可以有其他的变化、修改和替代。
表1--DOF仿真结果
线宽/间距 |
0.16/0.2 |
0.16/0.24 |
0.16/0.3 |
0.16/0.46 |
0.16/0.8 |
0.16/1.6 |
二元掩模 |
0.45 |
0.65 |
0.7 |
0.73 |
0.72 |
0.5 |
6%ATT |
0.57 |
0.75 |
0.9 |
0.65 |
0.82 |
0.6 |
32%ATT |
0.8 |
0.9 |
0.85 |
0.6 |
0.75 |
0.71 |
表2.
线宽/间距 |
0.16/0.2 |
0.16/0.24 |
0.16/0.3 |
0.16/0.46 |
0.16/0.8 |
0.16/1.6 |
投射率 |
32%ATT |
32%ATT |
6%ATT |
二元掩模 |
6%ATT |
32%ATT |
还应当理解,这里所描述的示例和实施例只是为了说明的目的,本领域的普通技术人员可以根据上述示例和实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内,并且也在所附权利要求的范围内。