JP2007525005A - Ｍｒａｍセルのための磁気異方性を誘導するための斜め堆積 - Google Patents

Abstract

表面を有する基板を提供するステップと、前記基板上に合成磁気モーメントベクトルを有する第１磁気領域（１７）を堆積するステップと、前記第１磁気領域上に電気絶縁材料（１６）を堆積するステップと、前記電気絶縁材料上に第２磁気領域（１１５）を堆積するステップを備えた磁気抵抗トンネル接合セルを製造する方法であって、前記第１磁気領域および第２磁気領域の一方の少なくとも一部分が、前記基板の表面に直交する方向に対して非ゼロの堆積角で該領域を堆積することによって形成されて誘導異方性を作る方法。

Description

本発明は半導体メモリ素子に関し、より詳しくは、磁気薄膜を利用する素子に関する。

メモリ素子は、電子システムにおける大変重要な構成要素である。三つの最も重要な商業上の高密度メモリ技術は、ＳＲＡＭ、ＤＲＡＭ、およびＦＬＡＳＨである。これらのメモリ素子の各々は、情報を記憶するために電子電荷を用いており、それぞれ独自の利点を有している。例えば、ＳＲＡＭは速い読み書き速度を有している。しかしながら、揮発性であり大きなセル面積を必要とする。ＤＲＡＭは高メモリ密度を有している。しかしながら、これも揮発性であり、数ミリ秒毎に記憶コンデンサのリフレッシュを必要とする。このリフレッシュ要求は制御電子回路の複雑さを増大する。

ＦＬＡＳＨは今日使用されている主要な不揮発性メモリ素子である。典型的なＦＬＡＳＨメモリ素子は、浮遊酸化物層の中に閉じ込められた電荷を使って情報を記憶する。ＦＬＡＳＨの不都合な点としては、高電圧が必要であることと、プログラム時間および消去時間が遅いことが挙げられる。また、ＦＬＡＳＨメモリは、約１０^４〜１０^６サイクルという少ない書き込み耐久時間でメモリ不良を生じる。更に、ほどほどのデータ記憶力を維持するために、ゲート酸化物の厚みは、電子トンネル効果を許可する閾値以上でなければならない。この厚み要求は、ＦＬＡＳＨメモリの小型化の流れをきびしく制限する。

これらの短所を克服するために、磁気メモリ素子が評価されつつある。一つのそのような素子は磁気抵抗ランダムアクセスメモリ（ここでは「ＭＲＡＭ」と呼ぶ）である。ＭＲＡＭはＤＲＡＭと同様の速度性能を有する可能性を備えている。しかしながら、商業的に実現可能であるためには、ＭＲＡＭは、現在のメモリ技術に匹敵するメモリ密度を有し、未来世代のために小型化可能であるとともに、低電圧で動作し、電力消費量が少なく、競争力がある読み出し／書き込み速度を有さなければならない。

ＭＲＡＭ素子にとって、メモリ状態の安定性、読み出し／書きこみサイクルの反復可能性、および電力消費量は、その設計特性の重要な側面のいくつかである。ＭＲＡＭ内のメモリ状態は、電力によって維持されるのではなく、磁気モーメントベクトルの方向によって維持される。典型的なＭＲＡＭ素子においては、データの記憶は、磁界を印加して、ＭＲＡＭセル内の磁気材料を二つの可能なメモリ状態のいずれかに磁化することによって行われる。データの呼び出しは、磁気状態によって決まるセルの抵抗状態を検知することによって行われる。磁界は、電流を磁気構造の外にあるストリップ線路に流すか、または電流を磁気構造そのものに流すことによって生成される。

標準的なＭＲＡＭ素子に対して、スイッチング磁界Ｈ_swはビットの全異方性Ｈ_{k_total} に比例し、この全異方性（total anisotropy）は素子形状と材料組成による寄与分を含むことができる。ほとんどのＭＲＡＭ素子は、１よりも大きいアスペクト比を有するビット形状に依って、スイッチング磁界Ｈ_swを提供する形状異方性Ｈ_{k_shape} をもたらす。

しかしながら、Ｈ_{k_shape} に依ってＨ_swを提供するのはいくつかの不都合がある。一つは、Ｈ_{k_shape} はビット寸法が減少するに従って増加するので、所与の形状および膜厚に対してＨ_swが増加することである。大きいＨ_swを有するビットであればあるほどスイッチングのために大きい電流を必要とする。第２の不都合は、リソグラフィックパターン形成
およびエッチングによるビット形状のばらつきが原因となってＨ_swが変動することである。この変動は、フォトリソグラフプロセスとエッチングプロセスの限られた解像度のために、ビットサイズが減少するに従って増加する。Ｈ_swの変動はビットのプログラミングのための動作範囲（operating window）を小さくするので好ましくない。第３の不都合な点は、Ｈ_{k_shape} の大きさを変化させることができる範囲が制限されることである。一定のビット形状のみが信頼できるスイッチングを生じ、膜の厚みを変化させるとＨ_{k_shape} が変化するが、磁区形成が原因でビットスイッチング品質が劣化する最大ビット厚みが存在する。

他のＭＲＡＭ素子は、同一原子のペアオーダリング（原子対の異方的な分布）による異方性に依って、Ｈ_{k_total} のすべてまたは一部を提供する。例えば、ニッケル鉄（ＮｉＦｅ）膜が磁界の中で堆積される場合、ごくわずかの鉄（Ｆｅ）原子およびニッケル（Ｎｉ）原子が同一原子と対をなして、磁界に平行な連鎖を形成し、磁界方向にほぼ平行な約５エルステッドのペア異方性(pair anisotropy) を提供する。

ペアオーダリング異方性Ｈ_{k_pair}は、ビット形状とほぼ無関係であるという利点を有し、ビットサイズが減少しても比較的変化しない。しかしながら、Ｈ_{k_pair}の大きさと方向は温度と共に変化することがありうる。この温度による変化は、ほぼ原子ペアの熱拡散に起因している。更に、Ｈ_{k_pair}の大きさは、ほとんどが、Ｈ_swの範囲を限定する特定の磁気材料に対して一定である。

上記形状および対の異方性の制限に基づいて、広範囲にわたって調節可能であり、事実上ビット形状に依存しない、熱的な安定な磁気異方性を用いてスイッチング磁界Ｈ_swを調節する必要性が存在することは明白である。そこで、本発明の目的は、磁気抵抗ランダムアクセスメモリ素子を製造する新しい改善された方法を提供することにある。

本発明の前述の目的と利点および更なるより具体的な目的と利点は、添付図面と共になされる以下の好ましい実施態様の詳細な説明により当業者にとってすぐに明らかとなるであろう。

図１は、本発明によるＭＲＡＭアレイ３の概略断面図である。本図においては単一のＭＲＡＭ素子１０のみが示されているが、ＭＲＡＭアレイ３は一般に数多くのＭＲＡＭ素子を含んでいることは明らかである。しかしながら、磁気異方性を誘導するために材料層を傾斜した角度をなして堆積する方法を示すための議論を簡単かつ容易に行うためにそのような素子が一つのみ示されている。また、ＭＲＡＭ素子、特に磁気トンネル接合（ＭＴＪ）素子が議論されているが、他の磁気電子素子（例えば、ＧＭＲ素子、磁気センサー等）を同様な技術を用いて製造できることは明らかである。

好ましい実施態様においては、ＭＲＡＭ素子１０はビットライン２０とディジットライン３０の間に挟まれている。ビットライン２０およびディジットライン３０は、電流がそれを通って流れることができるように導電性材料を含んでいる。この図において、ビットライン２０はＭＲＡＭ素子１０の表面３６上に配置されており、ディジットライン３０はＭＲＡＭ素子１０の表面３４上に配置されており、ディジットライン３０はビットライン２０に対して約９０度の角度で配向されている（図２参照）。しかしながら、ビットライン２０およびディジットライン３０のこの配置は説明のためだけのものであり、多くの他の構成が可能であることは明らかである。

図２は、本発明によるＭＲＡＭアレイ３の概略平面図である。ＭＲＡＭ素子１０の説明
を簡単にするために、すべての方向は図示のようにｘ−ｙ座標系１００で示されている。ビットライン２０とディジットライン３０の目的は、ＭＲＡＭ素子１０内に磁界を生成することにある。正のビット電流（即ち、正のｘ方向に流れるビット電流）Ｉ_B は周辺ビット磁界(circumferential bit magnetic field)Ｈ_B を生成し、正のディジット電流（即ち、正のｙ方向に流れるディジット電流）Ｉ_D は周辺ディジット磁界(circumferential digit magnetic field)Ｈ_D を生成する。

ビットライン２０はＭＲＡＭ素子１０の上方に位置するので、その要素の平面内において、Ｈ_B は、正のＩ_B に対して正のｙ方向で、ＭＲＡＭ素子１０に印加される。同様に、ディジットライン３０はＭＲＡＭ素子１０の下方に位置するので、その要素の平面内において、Ｈ_D は、正のＩ_D に対して正のｘ方向で、ＭＲＡＭ素子１０に印加される。電流によって生成される磁界の作用は当業者にとって周知のものであり、ここでは更に詳しく述べることはしない。

図１に戻ると、ＭＲＡＭ素子１０は、磁気領域１５と磁気領域１７との間に挟まれたトンネルバリア１６を含んでおり、図３で別に述べるように、ＭＲＡＭ素子１０の一部分はゼロ以外の堆積角θをなして堆積される。好ましい実施態様においては、トンネルバリア１６は、酸化アルミニウムなどの電気絶縁材料を含んでおり、トンネル接合を形成することができる。

また、好ましい実施態様においては、磁気領域１５は、強磁性層４５と強磁性層５５との間に挟まれた反強磁性結合スペーサ層６５を有する三層構造１８を備える。また、好ましい実施態様においては、磁気領域１７は、強磁性層４６と強磁性層５６との間に挟まれた反強磁性結合スペーサ層６６を含む三層構造１９を有する。

磁気領域１５と１７はＮ個の強磁性層を含むことができることは明らかである。ここで、Ｎは２以上の自然数である。しかしながら、好ましい実施態様においては、Ｎは２に等しくて、磁気領域１５と１７はそれぞれ一つの三層構造を含む。三層構造はしばしば反平行結合(synthetic anti-ferromagnetic)（以下、「ＳＡＦ」と呼ぶ）構造と呼ばれることは明らかである。

また、磁気領域１５，１７は三層構造以外のＳＡＦ層材料構造を含むことができ、本実施態様においては説明を目的として三層構造を用いているに過ぎないことは明らかである。例えば、一つのそのようなＳＡＦ層材料構造は、強磁性層／反強磁性結合スペーサ層／強磁性層／反強磁性結合スペーサ層／強磁性層構造の５層スタックを含むことができる。また、磁気領域１５，１７は、単一磁気層などの磁気モーメントベクトルを生成する他の磁気材料構造を含むことができる。

一般に、反強磁性結合スペーサ層６５，６６は、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、またはパラジウム（Ｐｄ）元素か、その合金のうちの少なくとも一つを含有する。更に、強磁性層４５，５５，４６，５６は一般に、ニッケル（Ｎｉ）、鉄（Ｆｅ）、またはコバルト（Ｃｏ）元素か、その合金のうちの少なくとも一つを含有する。好ましい実施態様においては、強磁性層はそれぞれ磁気モーメントベクトル５７，５３を有し、これらのベクトルは通常、反強磁性結合スペーサ層６５の結合によって、反平行に保たれる。また、強磁性層４６と５６はそれぞれ磁気モーメントベクトル４７，４３を有し、これらのベクトルは通常、反強磁性結合スペーサ層６６の結合によって、反平行に保たれる。また、磁気領域１５は合成磁気モーメントベクトル４０を有し、磁気領域１７は合成磁気モーメントベクトル５０を有する。

合成磁気モーメント４０は磁気モーメントベクトル５３および磁気モーメントベクトル５７のベクトル合計であり、合成磁気モーメント５０は磁気モーメントベクトル４３および磁気モーメントベクトル４７のベクトル合計であることは明らかである。層４５と層５５との間で磁気モーメントが平衡している場合、合成磁気モーメントベクトル４０はほぼゼロである。しかしながら、磁気抵抗はそれでもなおトンネルバリア１６に隣接した磁気モーメントベクトル（即ち、磁気モーメントベクトル４７，５３）によって決定される。

好ましい実施態様においては、合成磁気モーメントベクトル４０，５０の向きは、ビットライン２０およびディジットライン３０（図２参照）から好ましくは４５°の角度の好ましい方向にある異方性容易軸１２（図２参照）にほぼ沿っている。容易軸１２はまた異方性困難軸１４（図２参照）から約９０°の方向に向いている。また、磁気領域１５は、合成磁気モーメントベクトル４０が印加磁界の存在下で自由に回転できることを意味する自由磁気領域である。磁気領域１７は、合成磁気モーメントベクトル５０が一般に印加磁界の存在下では自由に回転できず、基準として用いられることを意味する固定磁気領域である。

好ましい実施態様においては、合成磁気モーメントベクトル５０は、磁気領域１７と、シード層３１を含む反強磁性領域３２との間の反強磁性結合によって、ほぼ固定されている。しかしながら、自由磁気領域および固定磁気領域としての磁気領域１５および磁気領域１７の構成はそれぞれ説明のためだけのものであって、他の構成が可能であることが分かるであろう。例えば、磁気領域１５を固定磁気領域として形成し、磁気領域１７を自由磁気領域として形成することができる。

ＭＲＡＭ素子１０は、トンネルバリア１６を通ってトンネル電流を流すことができる。トンネル電流は、トンネルバリア１６に隣接した磁気モーメントベクトル５３，４７の相対方向によって左右されるＭＲＡＭ素子１０のトンネル磁気抵抗によってほぼ決まる。磁気モーメントベクトル５３と磁気モーメントベクトル４７とがほぼ平行である場合、ＭＲＡＭ素子１０は低い抵抗を有し、ビットライン２０とディジットライン３０との間の電圧バイアスはＭＲＡＭ素子１０を通して大きなトンネル電流を生成する。この状態は「１」と定義される。

磁気モーメントベクトル５３と磁気モーメントベクトル４７とがほぼ反平行である場合には、ＭＲＡＭ素子１０は高い抵抗を有し、ビットライン２０とディジットライン３０との間の印加電圧バイアスはＭＲＡＭ素子１０を通して小さなトンネル電流を生成する。この状態は「０」と定義される。

しかしながら、これらの定義は、任意であって逆も可能であるが、説明のためにこの例において使用されていることは明らかである。従って、典型的な磁気抵抗メモリにおいては、データ記憶は、自由強磁性領域の磁気モーメントベクトルを、固定強磁性領域の磁気モーメントに対して平行または反平行のいずれかの方向に向ける磁界を印加することによって行われる。

反強磁性結合層６５は、三層構造１８の中の強磁性層４５と強磁性層５５との間に示されているが、強磁性層４５，５５は磁界または他のフィーチャなどの他の手段によって反強磁性的に結合できることは明らかである。例えば、ＭＲＡＭセルのアスペクト比が５以下に低減された場合、強磁性層は、磁束閉鎖によりほぼ反平行に結合することができる。好ましい実施態様においては、ＭＲＡＭ素子１０は、非円形平面に対して１から５の範囲の長さ／幅比を有する三層構造１８，１９を有する。アスペクト比＝２である平面が示されている（図２参照）。ＭＲＡＭ素子１０は、形状異方性によるスイッチング磁界変化に対する寄与分を最小にするためと、フォトリソグラフィー処理を使って素子の横方向寸法
を縮小するのを容易にするために、好ましい実施態様においては楕円形状である。しかしながら、ＭＲＡＭ素子１０は、円、正方形、長方形、菱形などの他の形状を有してもよいが、簡略であるとともに性能が改善されることから、楕円形として示されていることは明らかである。

また、ＭＲＡＭアレイ３の製造の間、後続の各層（例えば、層３０，３１，３２，５６など）が順に堆積または形成され、各ＭＲＡＭ素子１０は、当業者に周知の技術のいずれかにおける選択的堆積法、フォトリソグラフィー処理、エッチングなどによって規定することができる。

前に述べたように、ＭＲＡＭ素子１０の一部分は、図３に示すように非ゼロの（ゼロではない）堆積角θで堆積される。この図３には表面７６を有する基板７４が示されている。材料フラックス７２は、表面７６に直交する基準線７８に対して角度θをなして表面７６に入射される。材料フラックス７２は、表面７６上に位置する材料領域８０を形成する。材料領域８０は一般的に、誘導一軸磁気異方性Ｈ_ki、即ち、入射面にほぼ平行でかつ表面７６に平行なＨ_ki（｜｜）、または入射面にほぼ直交しかつ表面に平行なＨ_ki（⊥）を有する。入射面は、基準線７８と、材料フラックス７２に平行な基準線７９とによって規定される。また、材料フラックス７２は磁気材料または非磁気材料を含むことができることは明らかである。好ましい実施態様においては、材料領域８０の誘導磁気異方性の方向は、以下に述べるようにほぼθによって決まる。

蒸着、物理気相堆積、またはイオン−ビーム堆積などの堆積技術によって堆積される原子は、堆積処理の詳細に依存する堆積角分布を有する。堆積角θは、原子フラックスが層を形成するためにウェハー上に堆積する平均堆積角として定義される。ゼロの平均角を達成するためには、原子を垂直な入射で直接堆積させてもよいし、または原子フラックスが堆積角θを有するとともに、ゼロの平均角を生じるように堆積の間にウェハーを回転させてもよい。

図４は、材料領域８０が２５ｎｍニッケル鉄合金（ＮｉＦｅ）層を含む場合の、誘導磁気異方性の大きさＨ_ki対θのグラフ９０である。グラフ９０において、丸はＨ_ki（｜｜）を、四角はＨ_ki（⊥）を示し、平行（｜｜）および直交（⊥）は、平均堆積フラックス方向の入射面に対して平行であるかまたは直交し、かつ基板の面内に位置する異方性軸をさす。誘導磁気異方性の大きさは、θ＝２０°における約５エルステッドから、θ＝６０°における約７０エルステッドまで、θと共に増加する。ペアオーダリング異方性の方向は、堆積の間、印加磁界によって設定され、θ＝０°において小さなＨ_ki（｜｜）を生じさせる。中間の角度に対しては、誘導異方性は平行であり、小さなペアオーダリング異方性に打ち勝って、有意のＨ_ki（｜｜）を有する材料をもたらす。大きい堆積角に対しては、誘導異方性はペアオーダリング異方性に直交し、ペアオーダリング異方性を実質的に増加させる。

図５は、角度θにおいても堆積される２５ｎｍタンタル（Ｔａ）層の上にある２５ｎｍニッケル鉄（ＮｉＦｅ）層に対する、誘導磁気異方性の大きさ対θのグラフ９２である。グラフ９２にはＨ_ki（⊥）とＨ_ki（｜｜）がプロットされており、誘導磁気異方性の大きさは図示のようにθと共に増加する。前に述べたように、Ｈ_k の大きさはかなりの範囲にわたって変化し、その範囲の幅は一般に斜角で堆積される層の数と共に増加する。この例においては、Ｈ_kiは、θが約２０°から６０°に変化したときにそれぞれ約５エルステッドから５００エルステッドによって与えられる範囲にわたって変化し、この範囲の上限（即ち、５００エルステッド）は、図４において述べられた２５ｎｍニッケル鉄（ＮｉＦｅ）層に対する上限（即ち、７０エルステッド）よりもかなり大きい。従って、図４と図５から、ほぼ同じ材料構成に対して広範囲にわたってＨ_kiを変化させ得ることは明白である
。

好ましい実施態様においては、ニッケル鉄（ＮｉＦｅ）膜に対するＨ_ki（｜｜）およびＨ_ki（⊥）は、実質的に、誘導異方性Ｈ_kiの原因となる膜の表面トポグラフィーを引き起こす斜め堆積角の結果に由来する。小さいθに対しては、膜内の粒子は、入射面に平行な方向の堆積速度によって、入射面にほぼ平行に伸張される。この伸張は、入射面に平行な微細な形状異方性（即ち、Ｈ_ki（｜｜））を生成する。大きいθに対しては、表面粗さによる自己シャドーイングが、入射面にほぼ直交する膜表面の波形しわを生成する。これは、入射面にほぼ直交する誘導異方性（即ち、Ｈ_ki（⊥））を生成する。中間のθにおいては、Ｈ_ki（⊥）とＨ_ki（｜｜）とは、ほぼ同等の大きさを有し、それらの方向は直交する。

直交異方性に対し、正味の異方性は、二つの異方性の差によって与えられる大きさと、大きいほうの異方性によって規定される方向を有する。従って、図４と図５における膜に対する全異方性は、ほぼ
Ｈ_{k_total} （θ）＝Ｈ_{k_pair}−Ｈ_ki（｜｜）＋Ｈ_ki（⊥）
となる。図４において、Ｈ_{k_pair}は入射面にほぼ直交するように堆積される。θが増えると、Ｈ_ki（｜｜）は急速に増え、Ｈ_{k_total} はマイナスとなる。θが更に増えると、Ｈ_ki（⊥）が支配的となり、Ｈ_{k_total} は再びプラスになる。正味の結果は、Ｈ_{k_total} がいろいろな異方性の相殺によってゼロか相当小さくなるという二つの点があることである。

図５においても、大きいθに対するＨ_kiの大きさが有意に増加することを除き、同様の傾向が見られる。この増加はタンタル（Ｔａ）層の表面波形しわによって起こるので、Ｈ_ki（⊥）は、ニッケル鉄（ＮｉＦｅ）だけに対するよりも更に大きくなる。

ニッケル鉄（ＮｉＦｅ）膜はＨ_ki（｜｜）とＨ_ki（⊥）の両方をθの関数として示すが、いくつかの材料は、著しいＨ_ki（｜｜）を実質的に示さず、むしろ、著しいＨ_ki（⊥）だけを示す。しかしながら、好ましい実施態様においては、説明のためと議論の容易性のためにニッケル鉄（ＮｉＦｅ）の場合が議論されることは明らかである。

図８は、いろいろな堆積角θにおいてタンタル（Ｔａ）層の上に堆積されたバルクニッケル鉄コバルト（ＮｉＦｅＣｏ）膜に対する正規化磁気異方性Ｈ_{k_total} 対アニール温度の実験測定を示す。非ゼロの堆積角に起因する誘導磁気異方性は、磁気材料層そのものによるかタンタル層（図５参照）による表面トポグラフィーの結果であるので、Ｈ_k の大きさと方向は温度に対して安定しているため、熱ドリフトは最小となる。また、斜め堆積角で堆積された膜のＨ_k は、ビット形状に著しく依存することはない。

図８に戻って、この実験においては、膜を約１５分間それぞれの温度でアニールする間、全異方性方向を横切る磁界を印加する。ペアオーダリング異方性のみ（θ＝０）を有する膜に対して、測定されるＨ_{k_total} は、同一原子対の熱拡散のために、増加する温度と共に著しく低下する。θが増えると、誘導異方性Ｈ_kiは、傾斜堆積による表面トポグラフィーに主として起因するので、アニール後の異方性の変化は最小となる。熱安定異方性はＭＲＡＭセルにとって利点となる。これは、そのような安定な異方性を有するメモリセルのスイッチング磁界は、スイッチングのための磁界の反復的な印加によって著しく変化しないためである。

それ故、非ゼロの堆積角θを選択して、ＭＲＡＭ素子１０に対する望ましい異方性の大きさおよび方向を得ることができる。素子１０における磁気層に対する全異方性は、ほぼ
Ｈ_{k_total} （θ）＝Ｈ_{k_shape} ±Ｈ_{k_pair}±Ｈ_ki（⊥）±Ｈ_ki（｜｜）
となる。

このように、一定の磁気層または下層に対する適切な堆積角を選択することによって、Ｈ_kiを使ってＨ_{k_total} を変化させることができる。
図１に戻って、非ゼロの堆積角θで堆積される少なくとも一つの層を含むメモリ素子１０のいくつかの他の実施態様があることは明らかである。第１実施態様においては、自由層（即ち、磁気領域１５）は、非ゼロの堆積角θで堆積される少なくとも一つの層（即ち、層５５と６５と４５またはそのいずれか）を有することができる。この実施態様においては、誘導異方性Ｈ_kiは、磁気領域１５に対する他の異方性（即ち、Ｈ_{k_shape} またはＨ_{k_pair}）を増大または低減する。このことは、Ｈ_ki（｜｜）またはＨ_ki（⊥）が誘導されるか否かということと他の異方性の向きとにほぼ依存する。

第１実施態様においては、堆積角θは小さく、このことは、ウェハー全体に渡って一様な膜厚を保つという利点がある。この一様性はまた、一定の層の材料を約半分堆積させたのち、ウェハーを１８０°回転させ、その堆積を完成させることによって改善することができる。この回転は、傾斜堆積に起因する厚みの勾配の効果を減少させる。

第２実施態様においては、ＭＲＡＭ素子１０はほぼ円形をしているので、形状異方性は最小である。更に、小さいＨ_{k_pair}を有するように磁気材料を選ぶことができるので、Ｈ_kiが支配的な磁気異方性である。

第３実施態様においては、シード層３１は非ゼロ角θで堆積でき、後続の層は０°にほぼ等しいθで堆積される。この実施態様は、ウェハー全体にわたって一定の膜厚を保ち、それでもなおシード層３１からかなりのＨ_kiを得るという利点がある。

第４実施態様においては、磁気領域１７は自由層を含み、磁気層１５は固定層を含む（代替実施態様は、磁気領域１５の中に自由層を有し、磁気領域１７の中に固定層を有することができる）。磁気領域１５において、少なくとも一つの層（即ち、層５５，６５，４５の少なくともいずれか）を非ゼロの堆積角θで堆積することができる。第４実施態様においては、磁気領域１５のみが大きい角度θで斜めに堆積されて、固定層の中に大きいＨ_kiを誘導する。大きいＨ_kiは固定層にとって望ましいので、磁化方向は、メモリ素子１０の書き込みと読み出しの間、ほぼ一定に保持される。このことは、固定層内の磁化方向の動きによるいかなる乱れも実質的に最小にする。

素子１０は、イオンビーム堆積システム、物理気相堆積システム、または同等のものを用いて堆積することができることは明らかであり、好ましい実施態様においては、非ゼロの堆積角で堆積される素子１０の部分は静止した（非回転の）基板を用いて行われる。大きい誘導Ｈ_kiを生成するために、誘導フラックス材料の比較的平行なビームを生成することが望ましい。平行ビームは通常、低圧堆積システムまたは基板距離に対して長いターゲットを有するシステム内で生成することができる。

イオンビーム堆積システムに対しては、基板は、スパッタリングターゲット上のビームスポットの中心から基板の中心へ引いた線に対して斜角に向けられる。しかしながら、物理気相堆積システム１１０に対しては、基板は、図６に示すように、スパッタリングターゲットを横切って掃引される。ここで、θは時間の関数として変化する。好ましい実施態様においては、物理気相堆積システム１１０は、成形ターゲット１１６とフラックスシェーパ１１８を備える。基板１１２は一般に、回転テーブルまたはアーム１１４によって保持され、この回転テーブルまたはアーム１１４は、ゲートバルブ（図示せず）を通って搬送ロボット（図示せず）から基板１１２を受け取る。堆積システムの基本的構成と、そのようなシステムにおける回転テーブルまたはアームの動作は、当業者にとって周知のものであって、ここで更に詳しく述べることはしない。

図７は、物理気相堆積システム１１０の側面図である。基板１１２は、図示されたように、ロボットアーム１１４によって、基準線１２２に対して角度θをなして配置される。プラズマ（図示せず）がターゲット１１６に隣接しており、基板１１２はアーム１１４によって基準線１２０に沿って動かされる。ターゲットが電圧によってバイアスがかけられると、プラズマはターゲット材料を広い角度分布でスパッタする。従って、基板の掃引の開始時、基板がターゲットの片側に逸れているとき、堆積原子は主に斜角をなしている。基板の掃引の範囲および速度を制御して、層のうちどれだけ多くが斜めの状態で堆積されるかを決定することができる。この堆積方法の一つの利点は、堆積膜はより一定であり、それでもなお、層堆積パスの初めと最後に非ゼロの堆積角θによる誘導磁気異方性を有する斜め堆積膜を得ることである。シェーパー１１８は、望ましい掃引の範囲と速度分布に対して基板１１２にわたって一定の厚みの膜を提供するようになっている。この方法を使用して、磁界が層の堆積の間に印加されない場合でさえも明確な異方性方向を有する層を生成することができる。

このように、強磁性層を利用した、ＭＴＪ素子とＧＭＲ素子またはそのいずれかを含むＭＲＡＭ素子、磁気センサーなどの磁気電子素子に対して、材料層を堆積する新しい改善された方法が開示された。この方法は、非ゼロの堆積角で磁気素子の部分を堆積するステップを含んでいる。この堆積方法の利点は、誘導される磁気異方性が温度に関してほぼ安定しているということにある。もう一つの利点は、誘導異方性の大きさに対する値の範囲が増加するということにある。更にもう一つの利点は、この新しい改善された堆積方法が、堆積の間に印加磁界を必要とすることなく明確な異方性軸を生成することにある。しかしながら、もし望まれるならば印加磁界を使用できることは明らかである。また、非ゼロの堆積角は、形状異方性、ペアオーダリング異方性、または固有異方性を補うか、または妨げるように選択することができる。また、所望により、固定層を形成するステップにおいて、十分大きい誘導異方性を用いることができるので、反強磁性ピンニング層３２は必要とされない。

説明のためにここで選択された実施態様に対する種々の変更は、当業者に容易に思い浮かぶであろう。そのような変更と変形は、本発明の精神から逸脱しない程度まで、特許請求の範囲の公正な解釈によってのみ評価される本発明の範囲内に含まれることが意図されている。

本発明による磁気抵抗ランダムアクセスメモリ素子の断面図。 本発明による磁気抵抗ランダムアクセスメモリ素子の概略平面図。 非ゼロの堆積角で堆積されと材料層を有する基板の斜視図。 ２５ｎｍニッケル鉄（ＮｉＦｅ）層に対する誘導異方性の大きさ対堆積角を示すグラフ。 ２５ｎｍタンタル（Ｔａ）層の上に堆積される２５ｎｍニッケル鉄（ＮｉＦｅ）層に対する誘導異方性の大きさ対堆積角を示すグラフ。 本発明による材料層を堆積するために使用される物理気相堆積システムの上面図。 本発明による材料層を堆積するために使用される物理気相堆積システムの側面図。 タンタル（Ｔａ）層上に堆積されるバルクニッケル鉄コバルト（ＮｉＦｅＣｏ）膜に対する正規化磁気異方性Ｈ_k 対アニール温度を示すグラフ。

Claims (48)

1. 磁気電子素子を製造する方法であって、
   合成磁気モーメントベクトル、大きさ、および方向を備えた誘導磁気異方性を有する少なくとも一つの磁気領域を堆積するステップを備え、前記誘導磁気異方性は、前記少なくとも一つの磁気領域の少なくとも一部分を前記磁気電子素子の表面に直交する基準線に対して非ゼロの堆積角で堆積することによって生成されることを特徴とする方法。
2. 請求項１に記載の方法であって、イオンビーム堆積システムと、スパッタリングターゲットを有し、そのスパッタリングターゲットの上方で基板を掃引させる物理気相堆積システムとのうちの一方を使用して、前記少なくとも一つの磁気領域を堆積するステップを更に含むことを特徴とする方法。
3. 請求項１に記載の方法であって、前記少なくとも一つの磁気領域は第１強磁性層と第２強磁性層との間に挟まれた電気絶縁材料層を含み、該電気絶縁材料層はトンネル接合を形成することを特徴とする方法。
4. 請求項３に記載の方法であって、前記少なくとも一つの磁気領域は少なくとも一つの反強磁性結合材料層を含むことを特徴とする方法。
5. 請求項４に記載の方法であって、前記非ゼロの堆積角で堆積される前記少なくとも一つの磁気領域の一部分は、第１強磁性層、第２強磁性層、電気絶縁材料層、少なくとも一つの反強磁性結合材料層、およびそれらの組合せのうちの一つであることを特徴とする方法。
6. 請求項１に記載の方法であって、前記少なくとも一つの磁気領域は第１導電ラインと第２導電ラインとの間に挟まれていることを特徴とする方法。
7. 請求項１に記載の方法であって、前記非ゼロの堆積角は、前記誘導磁気異方性の方向が堆積入射面にほぼ直交するように向くように選択されることを特徴とする方法。
8. 請求項１に記載の方法であって、前記非ゼロの堆積角は前記誘導磁気異方性の方向が堆積入射面にほぼ平行に向くように選択されることを特徴とする方法。
9. 請求項６に記載の方法であって、前記非ゼロの堆積角で堆積される前記少なくとも一つの磁気領域の一部分は、第１導電ラインおよび第２導電ラインの少なくとも一方に隣接して堆積されるシード層であることを特徴とする方法。
10. 請求項９に記載の方法であって、前記シード層の上に堆積される後続の層は前記基準線に対してほぼゼロの堆積角で堆積されることを特徴とする方法。
11. 請求項１に記載の方法であって、前記非ゼロの堆積角は、形状異方性、ペアオーダリング異方性、および前記第１磁気領域および第２磁気領域の少なくとも一方の固有異方性のうちの少なくとも一つを補うか、または妨げるように選択されることを特徴とする方法。
12. スイッチング磁界を有する磁気抵抗トンネル接合素子を製造する方法において、
    表面を有する基板を提供するステップと、
    印加磁界の非存在下において、好ましい方向に一定の大きさをもつ合成磁気モーメントベクトルを有する第１磁気領域を前記基板上に堆積するステップであって、前記第１磁気領域は厚みおよび第１誘導磁気異方性を有するステップと、
    前記第１磁気領域の上に電気絶縁材料を堆積して磁気抵抗トンネル接合を形成するステップと、
    前記電気絶縁材料の上に第２磁気領域を堆積するステップであって、前記第２磁気領域は、第２誘導磁気異方性と、前記第１磁気領域の好ましい方向に対して平行または反平行な位置に向けられた大きさをもつ合成磁気モーメントベクトルとを有し、前記第１磁気領域および第２磁気領域の一方の少なくとも一部分は、前記基板の表面にほぼ直交する基準線に対して非ゼロの堆積角で堆積されるステップと
    を備えることを特徴とする方法。
13. 請求項１２に記載の方法であって、前記第１磁気領域および第２磁気領域の少なくとも一方は、調節可能な磁気スイッチング量を有する合成反強磁性材料層を含み、前記合成反強磁性層材料は、反強磁性的に結合されたＮ個の強磁性層を含み、前記Ｎは２以上の自然数であることを特徴とする方法。
14. 請求項１２に記載の方法であって、前記非ゼロの堆積角は前記スイッチング磁界を得るように選択されることを特徴とする方法。
15. 請求項１３に記載の方法であって、前記Ｎ個の強磁性層のそれぞれは、各隣接強磁性層の間に反強磁性結合材料層を挟むことによって反強磁性的に結合されることを特徴とする方法。
16. 請求項１２に記載の方法であって、前記非ゼロの堆積角は、前記第１誘導磁気異方性および第２誘導磁気異方性の少なくとも一方が堆積入射面にほぼ直交して向くように選択されることを特徴とする方法。
17. 請求項１２に記載の方法であって、前記非ゼロの堆積角は、前記第１誘導磁気異方性および第２誘導磁気異方性の少なくとも一方が堆積入射面にほぼ平行に向くように選択されることを特徴とする方法。
18. 請求項１２に記載の方法であって、前記非ゼロの堆積角は、形状異方性、ペアオーダリング異方性、および前記第１磁気領域および第２磁気領域の少なくとも一方の固有異方性のうちの少なくとも一つを補うか、または妨げるように選択されることを特徴とする方法。
19. 請求項１２に記載の方法であって、前記非ゼロの堆積角で堆積される前記第１磁気領域および第２磁気領域の少なくとも一方の前記部分はシード層であることを特徴とする方法。
20. 請求項１９に記載の方法であって、前記シード層の上に堆積される後続の層は前記基準線に対してほぼゼロ堆積角で堆積されることを特徴とする方法。
21. 請求項１２に記載の方法であって、前記第１磁気領域および第２磁気領域を堆積するステップは、イオンビーム堆積システムと、スパッタリングターゲットを有し、そのスパッタリングターゲットの上方で基板を掃引させる物理気相堆積システムとのうちの一方を使用することを含むことを特徴とする方法。
22. 請求項１２に記載の方法であって、前記第１磁気領域および第２磁気領域のそれぞれは第１導電ラインと第２導電ラインとの間に挟まれることを特徴とする方法。
23. 大きさおよび方向をもつ誘導磁気異方性を有する少なくとも一つの磁気領域を備えた磁
    気電子素子であって、前記誘導磁気異方性は前記少なくとも一つの磁気領域の少なくとも一部分を前記領域の表面にほぼ直交する基準線に対して非ゼロの堆積角で堆積することによって生成されることを特徴とする磁気電子素子。
24. 請求項２３に記載の磁気電子素子であって、前記少なくとも一つの磁気領域を堆積するステップは、イオンビーム堆積システムと、スパッタリングターゲットを有し、そのスパッタリングターゲットの上方で基板を掃引させる物理気相堆積システムの一方を使用するステップからなることを特徴とする磁気電子素子。
25. 請求項２３に記載の磁気電子素子であって、前記少なくとも一つの磁気領域は第１強磁性層と第２強磁性層の間に挟まれた電気絶縁材料層を含み、該電気絶縁材料層はトンネル接合を形成することを特徴とする磁気電子素子。
26. 請求項２５に記載の磁気電子素子であって、前記少なくとも一つの磁気領域は少なくとも一つの反強磁性結合材料層を含むことを特徴とする磁気電子素子。
27. 請求項２６に記載の磁気電子素子であって、前記非ゼロの堆積角で堆積される前記少なくとも一つの磁気領域の一部分は、第１強磁性層、第２強磁性層、電気絶縁材料層、少なくとも一つの反強磁性結合材料層、およびそれらの組合せのうちの一つであることを特徴とする磁気電子素子。
28. 請求項２３に記載の磁気電子素子であって、前記非ゼロの堆積角は前記誘導磁気異方性の方向が堆積入射面にほぼ直交して向くように選択されることを特徴とする磁気電子素子。
29. 請求項２３に記載の磁気電子素子であって、前記非ゼロの堆積角は前記誘導磁気異方性の方向が堆積入射面にほぼ平行に向くように選択されることを特徴とする磁気電子素子。
30. 請求項２３に記載の磁気電子素子であって、前記非ゼロの堆積角で堆積される前記少なくとも一つの磁気領域の一部分は、第１導電ラインおよび第２導電ラインの少なくとも一方に隣接して堆積されるシード層であることを特徴とする磁気電子素子。
31. 請求項３０に記載の磁気電子素子であって、前記シード層の上に堆積される後続の層は前記基準線に対してほぼゼロ堆積角で堆積されることを特徴とする磁気電子素子。
32. 請求項２３に記載の磁気電子素子であって、前記少なくとも一つの磁気領域は固定磁気領域を含むことを特徴とする磁気電子素子。
33. 請求項２３に記載の磁気電子素子であって、前記少なくとも一つの磁気領域は自由磁気領域を含むことを特徴とする磁気電子素子。
34. スイッチング磁界を有する磁気抵抗トンネル接合素子であって、
    表面を有する基板と、
    前記基板上に位置する少なくとも一つの磁気領域であって、大きさおよび方向をもつ誘導磁気異方性を有する磁気領域とを備え、
    前記誘導磁気異方性は、前記少なくとも一つの磁気領域の少なくとも一部分を前記基板の表面にほぼ直交する基準線に対して非ゼロの堆積角で堆積することによって生成されることを特徴とする磁気抵抗トンネル接合素子。
35. 請求項３４に記載の装置であって、前記少なくとも一つの磁気領域は、イオンビーム堆
    積システムと、スパッタリングターゲットを有し、そのスパッタリングターゲットの上方で基板を掃引させる物理気相堆積システムとのうちの一方を使用して堆積されることを特徴とする装置。
36. 請求項３４に記載の装置であって、前記少なくとも一つの磁気領域は第１強磁性層と第２強磁性層の間に挟まれた電気絶縁材料層を含み、該電気絶縁材料層はトンネル接合を形成することを特徴とする装置。
37. 請求項３６に記載の装置であって、前記少なくとも一つの磁気領域は少なくとも一つの反強磁性結合材料層を含むことを特徴とする装置。
38. 請求項３４に記載の装置であって、前記非ゼロの堆積角は前記誘導磁気異方性の方向が堆積入射面にほぼ直交するように選択されることを特徴とする装置。
39. 請求項３４に記載の装置であって、前記非ゼロの堆積角は前記誘導磁気異方性の方向が堆積入射面にほぼ平行であるように選択されることを特徴とする装置。
40. 請求項３８に記載の装置であって、前記非ゼロの堆積角で堆積される前記少なくとも一つの磁気領域の一部分は、前記少なくとも一つの磁気領域のまわりに挟まれた前記第１導電ラインおよび第２導電ラインの少なくとも一方に隣接して堆積されるシード層であることを特徴とする装置。
41. 請求項４０に記載の装置であって、前記シード層の上に堆積される後続の層は前記基準線に対してほぼゼロ堆積角で堆積されることを特徴とする装置。
42. 請求項３４に記載の装置であって、前記磁気抵抗トンネル接合素子は磁気抵抗ランダムアクセスメモリ素子を含むことを特徴とする装置。
43. 請求項３８に記載の装置であって、前記第１磁気領域および第２磁気領域の少なくとも一方は、調節可能磁気スイッチング量を有する合成反強磁性材料層を含み、前記合成反強磁性層材料は、反強磁性的に結合されたＮ個の強磁性層を含み、前記Ｎは２以上の自然数であることを特徴とする装置。
44. 請求項３４に記載の装置であって、前記非ゼロの堆積角は前記スイッチング磁界を得るように選択されることを特徴とする装置。
45. 請求項４３に記載の装置であって、前記Ｎ個の強磁性層のそれぞれは、各隣接強磁性層の間に反強磁性結合材料層を挟むことによって反強磁性的に結合されることを特徴とする装置。
46. 請求項３４に記載の装置であって、前記非ゼロの堆積角は、形状異方性、ペアオーダリング異方性、および前記第１磁気領域および第２磁気領域の少なくとも一方の固有異方性のうちの少なくとも一つを補うか、または妨げるように選択されることを特徴とする装置。
47. 請求項３４に記載の磁気電子素子であって、前記少なくとも一つの磁気領域は固定磁気領域を含むことを特徴とする磁気電子素子。
48. 請求項３４に記載の磁気電子素子であって、前記少なくとも一つの磁気領域は自由磁気領域を含むことを特徴とする磁気電子素子。

Images