JP2007521631A - 積層可能な層及びその製造方法 - Google Patents

Abstract

【課題】比較的低価格で組み立てることができ、構造上また熱的に優れるBGAパッケージにより形成された積層可能な層を提供する。
【解決手段】三次元に積み重ねるのに好適な層（35）、多層モジュールは、ボールグリッドアレイ電子パッケージ（1）が、電気信号をアクセス面（45）に経路付けするインターポーザー層（10）と相互接続することによって形成される。層（35）はアンダーフィルを施され、また層（35）のスタック（40）を形成するために互いに接合されてもよい。アクセス面（45）上のリード（30）は、層（35）間を相互に接続し、高密度電子パッケージを形成する。
【選択図】図３

Description

本発明は、電子回路の高密度なパッケージング、特にボールグリッドアレイ（BGA）集積回路パッケージの積み重ね(以下、積層と記載)に関係する。さらに、本発明は、ミクロボールグリッドアレイパッケージないしファインピッチボールグリッドアレイ（FBGA）集積回路パッケージの積層に、また、組み合わせることで多層電子モジュールを形成できるような積層可能な複数の層を形成するバンプ接合された剥き出しチップ(bare die)に、適したものである。

エレクトロニクス産業は、より小さく、より高密度な電子パッケージングを要求し続けている。この点に関して、剥き出しの又はパッケージされた集積回路チップを積み重ねて使用する三次元パッケージング技術の利用の進歩が重要とされる。

開示されている殆どの従来技術は、パッケージ化されていない複数の集積回路チップを積み重ねる方法について述べている。Oguchi等のU.S. Patent No.5,332,922、Miyano等のU.S. Patent No.5,440,171、そして、Choi等のU.S. Patent No.5,677,569は、単一のパッケージ内に集積回路チップを積み重ねる方法を開示している。Jeong等のU.S. Patent No.5,744,827は、積層を可能にしたカスタム・チップ・パッケージングの新しい形態を開示しているが、それは既製のICパッケージの使用を可能にしたものではない。BurnsのU.S. Patent No.5,484,959は、各TSOPの上下に取り付ける複数のリードフレームと垂直バス・バー相互接続装置を要求するTSOPパッケージを積層する方法を開示している。しかし、その方法によれば、垂直に相互接続するリードの数を拡張することは容易でない。

この出願の譲受人であるアービン・センサーズ株式会社は、焦点面モジュール（focal plane module）における用途や、電子メモリのような様々なコンピュータ機能における用途としての高密度パッケージングのＩＣチップ開発において先導者である。アービン・センサーズ社の高密度電子パッケージの例は、米国特許、つまりU.S. Patent No.4,672,737号（Carson）、U.S. Patent No.5,551,629号（Carson等）、U.S. Patent No.5,688,721号（Johnson）、U.S. Patent No.5,347,428号（Carson等）、U.S. Patent No.6,028,352号（Eide）等に開示されている。そして、本発明はこれらの全部を完全に含むものである。

本発明は、集積回路チップ（IC）を含む複数の層の積層に関し、これによって、高密度電子回路を得ることに関する。一般に、本発明の目的は、合理的なコストで回路を高密度に組み合わせることである。この発明の固有の態様は、市販のBGAパッケージのICを積層するという低価格の方法を提供する。このとき、スタックの上位層から下位層まで、或は下部までいくつかの非共通のI/O（入出力）信号の単独経路を可能にする。コスト低減は、アクセス面に経路を変更するための低価格なインターポーザー基板を利用することにより、また予めパッケージにされ予備試験された既製のBGAパッケージを積層することによって達成される。

背景技術には、コンパクト化の必要性や、高速化に有利な高密度なメモリスタックや、低価格と高信頼性の両方を有するBGAパッケージの概要を述べたものは無い。そこで、比較的低価格で組み立てることができ、構造上また熱的に優れた安定性のBGAパッケージにより形成された積層化可能な層を提供することが本発明の目的である。また、非常に小さな容積内に高い電子密度を提供することができ、プリント基板上の従来のBGA設置面積と互換性を有するBGA層のスタックを提供することが、本発明のもう一つの目的である。BGAパッケージを取り込み積重ね可能な層を製造する廉価な方法、及びそのような層のスタックを製造する方法を提供することが、本発明のさらにもう一つの目的である。

本発明は、高密度電子モジュールを形成するために相互に接続することができる積層化可能な層を提供する。さらに、その用途として、垂直方向に電気的に相互に接続され、PCB（プリント基板）上に、或は他の電子デバイス上に据え付けるのに好適な層の積層体（スタック）を開示している。さらに、その用途として、標準のBGAパッケージを用い、１つ以上のアクセス面に沿って垂直方向に経路を変更するインターポーザー配線を使用して積層ICパッケージを製造する方法を開示している。

本発明は、一般に、誘電材料から形成されたインターポーザー基板上の導線に電気的に相互接続されたBGAパッケージチップから成る。インターポーザー基板は、BGAからインターポーザーの周囲、又はアクセス端まで電気信号の経路を変更する役目をする。インターポーザーは、従来のプリント基板技術によく似た単層又は多層の導線を有していてもよい。

BGAパッケージは、インターポーザーにリフロー半田付けされ、積層可能な層を形成するためにエポキシ樹脂でアンダーフィル（under-fill）が施される。その後、形成された個々の層は、少なくとも１つのアクセス面を有する多層構造を形成するように配置、接合される。アクセス端で終端となる導線は、研磨されて露出され、それから、層のスタックの上層から下層までいくつかの非共通信号（例えばチップイネーブル及び／又はデータ線）の相互接続を可能にするために所要の場所へ経路が変更される。

以下、図面を参照して説明する。なお、各図間で同じ要素は、同じ参照数字で指示されている。図１（Ａ）及び（Ｂ）は、それぞれ、従来技術によるボールグリッドアレイ（BGA）パッケージメモリ素子1の上面と下面を示している。前記BGAパッケージ1は、該BGAパッケージに信号及び電力を入出力して電気的に通信するための半田ボール（ターミナル、端末）5を含む。ファイングリッドアレイ又はマイクログリッドアレイにおいて、従来のBGAメモリパッケージは、マイクロン・テクノロジー社、又はサムスン・コーポレーションのような様々な商業用情報源から容易に利用可能である。

図２は、三菱のBT樹脂のような誘電材料で作られ、導線15を有するインターポーザー基板10を示している。導線15は、半田ボール5を受けるための半田ボールパッド20を有している。導線15は、アクセスリード30を形成するためにインターポーザー基板10上のアクセス端25まで配線され、そこで終端処理される。銅或は他の導電材料で作られた導線15は、プリント基板を作製する場合に用いられるのと同様の方法でインターポーザー基板10上に形成される。導線15は、従来のフォトリソグラフィー技術を使用してインターポーザー基板10上にパターン化され、それにより半田ボール5を受けて電気的に導通させるための半田ボールパッド20が形成される。インターポーザー基板10は、単層の導線15、又は他の実施形態においては多層の導線（図示省略）を含んでいてもよい。

図３に示されるように、BGAパッケージ1の半田ボール5は、デバイスを組み立てるために並べられ、半田ボールパッド20に電気的に接続される。他の実施形態においては、ボールボンドを有するか、半田ボールパッド20によって受け入れられるように構成された、ファイングリッドBGAパッケージ或は剥き出しチップの使用を含んでいる。その後、BGAパッケージ1とインターポーザー基板10は、従来のリフロー半田技術を使用して、リフロー半田付けされる。半田ボール5は、リフロー半田付けの間に半田ボールパッドに対して自ら位置修正を行うが、特にファインピッチボールグリッドアレイパッケージを使用する場合には、リフロープロセス制御は半田付けの間厳密に行われる。「テクニカルノートTN-00-11 SMT BGAアセンブリー設計推奨、マイクロン・テクノロジー社」に記載されているようなリフロー半田プロセス制御が、BGAリフロー半田プロセスの手引きを提供する。

リフロー工程が完了すると、積層化可能BGA層35は、図４に示されているように形成される。その後、好ましくは、構造安定性を提供し、かつインターポーザー基板とBGAパッケージのCTEミスマッチにより温度に関わる応力を最小化するために、層35は、EPOTEK U-300のような適当なアンダーフィル材料36でアンダーフィルが施される。後述するように活用されるアクセス端25に沿ってボイドをアンダーフィルで除去するために、BGAパッケージ1とインターポーザー基板10のエッジを越えて僅かに飛び出すように十分なアンダーフィルを行うことが望ましい。

ここで、図５に示すように、複数の層35が少なくとも１つのアクセス面45を形成し、層35の三次元スタック40を形成するために適当な接着剤を使用して接合される。或は、EPOTEK 353のようなエポキシ樹脂37を一緒に使用してもよい。

複数の層の機械的な組み立ては、一般に、適当な取り付け具の中に２つ以上の層35を整列させて、同時に、適当な接着剤を用いて接合して行う。接着剤が硬化した後、アクセスリード30を有するスタック40の側面、即ちアクセス面45は、図６に示すようにアクセスリード30を露出させるために磨かれ、ラップ仕上げされる。

図７は、導線50を作るために従来のフォトリソグラフィーやメッキ技術を使用することによって、アクセスリード30が所要の層間でいかにして経路を変更し得るかを示している。或は、全部のアクセス面45を金属化し又は導電材料で覆い、そして、レーザ切除、ソウ・カッティング、エッチング或は同様のプロセスを使用して導電材料を選択的に除去することにより所要のアクセスリードを分離し、又は相互に接続してもよい。アクセス面45は、層35の相互接続の完全性を保証するためにボイドのない完全な平面であることが重要である。スタック40は、望ましくは、導線50を保護するために適当な封止剤でもって封止される。

この態様において、低価格で、既存のBGA設置面積に容易に受け入れられる大容量、多層モジュールが提供される。

明細書の導入部分に要約された著しい機能的な利点を提供するこの用途として開示された装置及び方法は、前述から明白である。

請求項は、開示された特定の実施形態を保護するだけでなく、先行技術によって可能にされる最大範囲及び包括性でもってここに説明された本発明の概念を保護するように意図されている。

当業者は、本発明の精神及び範囲から外れずに多くの変更及び改良を為し得るだろう。したがって、実施形態は例証目的のために図示されており、それが請求項によって規定されているような本発明を制限するものとして捕らえるべきでないことは理解されよう。例えば、請求項の要素は一定の組合せで示されるが、本発明が少数の、又はより多くの或は異なった要素の他の組合せを含むことは明白であり、例えそのような組み合わせが請求の範囲に含まれていなくても、開示されていると理解されよう。

本発明及びその様々な実施形態について説明するためにこの明細書の中で使用される用語は、それらの一般に定義される意味だけでなく、この明細書の構造、材料或は作用においては一般に定義される意味の範囲を超えて特別の定義が含まれることを理解すべきである。従って、要素が、１つ以上の意味を含んでいるようにこの明細書の文脈の中で理解されるならば、請求項におけるその使用は、明細書及び用語自体に支援されたあらゆる意味に対する総称であると理解されるであろう。

従って、請求項の用語や要素の定義は、文字通りに示されている要素の組み合わせだけでなく、本質的に同じ結果が得られる同じ方法においては、本質的に同じ機能を奏するすべての等価な構成、材料或は作用も含めるべくこの明細書において定義されている。従って、この意味において、２つ以上の要素の等価な置換が請求項における要素のうちの任意の１つに対して行われてもよく、或は、単一の元素が請求項の２つ以上の要素に対して置換されてもよいことが、意図されている。一定の組合せのもとで作用するように説明され、また当初そのようにクレームされていても、ある場合にはクレームされた組み合わせから１つ以上の要素を削除することができ、また、クレームされた組合せから代替の組合せ、又は代替の組合せの変形を導き出せることは、明白である。

当業者が現在知られている知識又は将来の発明をもとに考えるような請求項に記載された対象からの実質的でない変更は、請求項の範囲内で等価であることは明らかである。従って、当業者に現在或は将来知られる明白な置換が、定義された要素の範囲内にあることは明白である。

このように、請求項は、特に、図示され上述されたもの、概念的に等価なもの、明らかに置換することができるもの、及び更に本発明の本質的な概念を本質的に組み込むことのできるものを含む。

ボールグリッドアレイ集積回路チップパッケージの透視図であり、（Ａ）はパッケージの上面を、（Ｂ）はその下面のボールグリッドアレイを示す。 導線、アクセスリード、及びその上に形成されたハンダボールパッドを有する典型的なインターポーザー基板の平面図である。 導線、半田ボール及びハンダボールパッドを示し、ボールグリッドアレイパッケージ及びインターポーザー基板の正面断面図である。 要素がともに接合され、アンダーフィルされた後の、積層可能な層を作成するボールグリッドアレイパッケージ及びインターポーザー基板の正面断面図である。 アンダーフィルされて接合され、そして、下にインターポーザー基板を接続した層が積層された状態を示す正面断面図である。 研磨されて露出したアクセスリードを有するアクセス面を示す層のスタックの斜視図である。 異なる層上のアクセスリード間を相互接続するアクセスリードを有するアクセス面を示す層のスタックの斜視図である。

符号の説明

１…ボールグリッドアレイ（BGA）パッケージメモリ素子
５…半田ボール
１０…インターポーザー基板
１５…導線
２０…半田ボールパッド
３０…アクセスリード
３５…層
４０…スタック
４５…アクセス面

Claims (8)

1. 少なくとも１つの集積回路チップ及び該チップ上に少なくとも１つのターミナルを有するパッケージと、
   少なくとも１つのアクセス端を有するインターポーザー基板と、
   少なくとも１つのアクセスリードを形成するために、前記ターミナルをチップからインターポーザー基板のアクセス端に至る電気的経路に形成するための手段と、
   を具備して構成されたことを特徴とする積層可能な層。
2. 前記少なくとも１つのターミナルを前記チップからアクセス端に至る電気的経路に形成するための手段は、前記チップの少なくとも１つのターミナルと電気的に接触する少なくとも１つの導線を含んでいることを特徴とする請求項１記載の積層可能な層。
3. 前記パッケージは、ボールグリッドアレイパッケージであることを特徴とする請求項１記載の積層可能な層。
4. 前記パッケージ及びインターポーザー基板は、電気的接続後にアンダーフィルを施すことを特徴とする請求項１記載の積載可能な層。
5. 前記パッケージは、少なくとも１つのターミナルを有する剥き出しの集積回路チップであり、電気的に経路を形成するための手段によって前記インターポーザー基板の少なくとも１つのアクセス端に対して前記剥き出しの集積回路チップの前記少なくとも１つのターミナルを電気的に接続するように構成されたことを特徴とする請求項１記載の積層可能な層。
6. 少なくとも２つの前記積層可能な層のうち一方の層に有するアクセスリードの少なくとも１つを前記少なくとも２つの層の他方の層に有するアクセスリードの少なくとも１つに電気的接続して成ることを特徴とする請求項１記載の積層可能な層。
7. チップ上に少なくとも１つのターミナルを有する少なくとも１つの集積回路チップを含むパッケージを供し、
   少なくとも１つのアクセスリードを形成するアクセス端に至る経路を成し、かつ少なくとも１つのターミナルと接続させる少なくとも１つの導電路を載設、具有するインターポーザー基板を供し、
   前記少なくとも１つのターミナルを前記少なくとも１つの導電路に接続し、
   前記接続したパッケージと前記インターポーザー基板とにアンダーフィルを施して積層可能な層を形成する、
   ことを特徴とする積層可能な層の製造方法。
8. 前記積層可能な複数の層のうち少なくとも２つの層を互いに接合し、該各層の少なくとも１つのアクセスリードを露出させ、該各層の前記少なくとも１つのアクセスリードを互いに電気的に接続して少なくとも１つのアクセス面を形成するように構成したことを特徴とする請求項７記載の積層可能な層の製造方法。

Images