JP2007508800A - 電源制御システムのスタートアップ方法および回路 - Google Patents

Abstract

本発明の電源制御システム（７０）は、電源制御システムのスタートアップ動作を制御するために２つの別個の電流を用いる。電流の１つは小さな値を有し、初期値まで出力電圧を印加するために使用される。一旦初期値に到達すると、大きな値を有する第２の電流が動作電圧値まで出力電圧を印加するために使用される。

Description

本発明は、一般に、電子装置に関し、より詳しくは、半導体装置および構造を形成する方法に関する。

過去において、電子産業は、制御された出力電圧および電流の提供を目的として、高値または大きな入力電圧を制御するための多様な方法および装置を用いた。かかる装置の一例が、オフライン・ブートストラップ・スタートアップ回路と称されるもので、１９９５年１２月１９日にＴｉｓｉｎｇｅｒ他に対して特許された米国特許番号５，４７７，１７５に開示されており、それは、参照としてここに組込まれる。ブートストラップ・スタートアップ回路は、大きな入力電圧を受け取り、キャパシタを充電する出力電流を生成し、そして出力電圧を生成する。多くのアプリケーションは、キャパシタの充電および出力電圧の生成を制御することができるような電流のシーケンスを要求する。しかしながら、複数のブートストラップ・スタートアップ回路を使用すると、その結果生じた半導体製品、さらにその半導体製品を使用したアプリケーションが複雑になり、製造コストも増大する。

従って、高電圧値を有する入力電圧を受け取り、入力電圧から電流のシーケンスを生成することができるようなスタートアップ回路が望まれる。

説明を単純かつ明瞭にするために、図中の要素は必ずしも同じ寸法ではなく、また、異なる図中の同一の参照番号は同一の要素を示す。さらに、周知のステップおよび要素についての記述および詳細は、記述を単純化するために省略される。ここで用いられる電流輸送電極は、ＭＯＳトランジスタのソースまたはドレイン、またはバイポーラ・トランジスタのエミッタまたはコレクタのような装置を通って電流を輸送する装置の要素を意味し、また、制御電極は、ＭＯＳトランジスタのゲートまたはバイポーラ・トランジスタのベースのような装置を通って電流を制御する装置の要素を意味する。

図１は、デュアル動作モードを有し、かつ、単一の高電圧入力から複数の出力電流を生成することができる、高電圧スタートアップ回路１０の一部分の実施例を概略的に示した図である。回路１０は一般に電源制御システム７０の一部であり、システム７０のスタートアップ・シーケンスを制御するために使用される。回路１０は、高電圧電流制御装置１６を含み、それは高電圧電流制御要素１１を含み、それはさらに高電圧Ｊ−ＦＥＴトランジスタ１４およびＭＯＳトランジスタ１２を含んで形成される。回路１０、装置１６、および要素１１は、点線の枠によって一般的に示される。装置１６は、さらにピンチ抵抗１７、およびトランジスタ１２のゲートにバイアス電流を提供するために形成されるバイアス抵抗１３を含む。装置１６は、高電圧入力２２で高電圧を受け取り、かつ制御入力２３に与えられた制御信号に応答して出力１９で出力電流を生成するために形成される。装置１６は、さらに、以下で述べられように抵抗１７を通して、バイアス電流として、別の出力電流を生成する。

かかる機能性を提供するために、トランジスタ１４のドレインは入力２２に接続され、また、ソースは共通ノード１８に接続される。トランジスタ１２のドレインは、トランジスタ１４のソースおよびノード１８に接続される。トランジスタ１２のゲートは、入力２３および抵抗１３の第１端子に接続され、また、ソースは出力１９に接続される。抵抗１３の第２端子は、トランジスタ１４のソースおよびトランジスタ１２のドレインに接続される。トランジスタ１４は、トランジスタのゲートとして使用される基板を有するＪ−ＦＥＴトランジスタとして形成され、したがって、トランジスタ１４のゲート接続はボディに接続されて示される。典型的には、基板とボディはシステム内の最も負の電位に接続される。抵抗１７は、基板に接続されたゲートを有する低いピンチオフ電圧のＪ−ＦＥＴとして形成される。抵抗１７の第１端子はトランジスタ１２のゲートに接続され、および、第２端子は装置１６の出力２１に接続される。抵抗１７の第１端子はＪ−ＦＥＴの等価ドレインであり、また、第２端子は等価ソースである。出力２１は、ダイオード２９を経由して回路１０の出力３６に接続される。好適な実施例では、トランジスタ１２はＮチャネルＭＯＳトランジスタであり、トランジスタ１４はＮチャネルＪ−ＦＥＴトランジスタであり、また、ピンチ抵抗１７は、基板によって形成されたゲートおよび被覆されたＰ形領域を有し、その両方が基板に接続されたＮチャネルＪ−ＦＥＴとして形成される。他の実施例では、トランジスタ１２は、Ｊ−ＦＥＴまたはバイポーラ・トランジスタのような他のトランジスタ構造であってもよい。

抵抗１７およびトランジスタ１２,１４の降伏電圧は、アプリケーションおよび多様な他の要因に依存する。世界的な線間電圧アプリケーションのためのある実施例において、基板に関するトランジスタ１４のドレインの降伏電圧は４００ボルト（４００Ｖ）を超えることがあり、また、トランジスタ１２のソースにおける持続可能な電圧は５０ボルト（５０Ｖ）を超えることがある。

入力２２に印加された電圧がトランジスタ１４のピンチオフ電圧よりも小さいとき、出力１９はノード１８に印加された電圧に従う。入力２２で印加された電圧がトランジスタ１４のピンチオフ電圧よりも大きいとき、トランジスタ１４はドレイン電流の飽和モードでオンになり、また、装置１６の出力は、入力２３を制御するために印加された電圧によって制御される。外部電圧が入力２３に印加されない場合、例えば入力２３が浮遊している場合、抵抗１３はトランジスタ１４からゲートのバイアス電流を供給し、装置１６およびトランジスタ１２の両方をイネーブルにし、出力１９で出力電流を生成する。動作回路において、外部制御電圧は、典型的には入力２３に印加され、出力電流値を制御する。入力２３に印加された電圧がトランジスタ１２のスレショルド電圧よりも小さいゲート対ソース電圧を生成するとき、トランジスタ１２は典型的にはディセーブルになる。

スタートアップ回路１０は、回路１０の高電圧スタートアップ・シーケンス、および電源制御システム７０のスタートアップ・シーケンスを制御するために装置１６を使用する。回路１０は、電圧入力３７と電圧リターン３８との間で入力電圧を受け取る。フィルタ・キャパシタ４９、動作電圧検出器３９、参照４６、ディセーブル・トランジスタ４１、トランスフォーマ４４、電源制御ブロック４２、抑止トランジスタ３５、および負荷４３のような電源制御システムの他の要素は、所望の電源制御機能を提供するために、典型的には回路１０と外部的に接続される。キャパシタ４９、検出器３９、トランジスタ４１、参照４６、トランスフォーマ４４、電源制御ブロック４２、および負荷４３は、装置１６および回路１０の動作についての記述をわかりやすくするために示される。当業者は、完全な電源制御システムを形成するためには、図１に典型例として示されない他の周知の要素および機能が含まれることを理解するであろう。ほとんどの実施例では、キャパシタ４９、トランスフォーマ４４、電源制御ブロック４２、および負荷４３は、装置１６および回路１０が形成される半導体ダイの外部にある。いくつかの実施例においては、ブロック４２の一部または全部が、装置１６および回路１０が形成される半導体ダイの他の部分にある。

参照４６は、参照４６の出力に参照電圧を提供する。参照電圧は、動作電圧値を検出するための検出レベルを設定するために検出器３９によって使用される。検出器３９は、出力３６で参照電圧および出力電圧を受け取り、かつ、出力電圧が所望の動作電圧値と同等または大きいときに、これに応答して装置１６をディセーブルにするために形成される。好適な実施例では、検出器３９はヒステリシスを有し、出力電圧が所望の動作電圧値付近でわずかに変化するときに、検出器３９がオンまたはオフに切り替わることを防止する。

装置１６および回路１０は初期電流を提供するために用いられるが、この初期電流は小さく、かつ、電源制御システムに電力が供給されたときにキャパシタ４９を充電するために使用される。出力３６の電圧が初期電圧に達した後、装置１６は大きな出力電流を供給し、動作電圧までキャパシタ４９を充電する。回路１０は、大きな出力電流の値を制御し、制御電流を生成する。初期電圧の値は、典型的には動作電圧の値よりも非常に小さい。初期電圧値は、通常できるだけ低く選択されるので、キャパシタ４９をできるだけ早く初期値まで充電し、スタートアップ・システム７０に要求される時間を最小限にすることができる。動作電圧値は、典型的には、負荷４３のような回路１０の外部にある他の回路に通常動作を提供するような値になるように選択される。

入力３７に電力が供給される前は、キャパシタ４９は放電され、また、出力３６は０ボルトである。従って、回路１０は動作しておらず、また、装置１６からの出力電流は無い。入力電圧が入力３７に印加されたとき、電流は、トランスフォーマ４４を通って装置１６の入力２２へ流れ始める。入力２２の電圧が増加するにつれて、トランジスタ１４がオンになり、抵抗１３を通ってトランジスタ１２のゲートにバイアス電流を供給する。抵抗１７は、ダイオード２９を経由して出力３６に接続され、かつ、抵抗１３のサイズに対して適切に設計されており、また、キャパシタ４９が放電されるので、抵抗１７は入力２３を低に引き下げ、トランジスタ１２をディセーブルにする。抵抗１３からのバイアス電流は、初期電流として抵抗１７を通って出力３６へ流れてキャパシタ４９の充電を開始し、したがって、抵抗１７はトランジスタ１２をディセーブルにし続け、また、装置１６の出力１９からの電流の流れは無い。出力３６の出力電圧は動作電圧よりも小さいので、検出器３９の出力は低く、また、トランジスタ４１はディセーブルになる。抵抗１７はピンチ抵抗であり、ゲートが最低の電位に接続されるので、抵抗１７を通る電流の流れはソースまたは出力３６に接続された端子の電位に依存する。抵抗１３からのバイアス電流が初期電流として抵抗１７を通って流れ、キャパシタ４９を充電するにつれて、出力３６の電圧は増加し、これに対応するような減少が抵抗１７を通って流れる電流に生じる。出力３６の電圧が抵抗１７のピンチオフ電圧に達したとき、抵抗１７を通る電流経路が遮断され、抵抗１７は導通を止める。抵抗１３からのバイアス電流は、ここでトランジスタ１２をイネーブルにし、それが出力１９で出力電流を生成する。従って、トランジスタ１２は、回路１０の出力トランジスタとみなすことができる。トランジスタ１２は、キャパシタ４９を動作電圧値まで素早く充電するために、抵抗１７によって供給することができる初期電流よりも大きい電流を提供するように形成される。典型的には、トランジスタ１２は、抵抗１７の電流の約３０倍から２０００倍の間の電流を供給するように形成される。抵抗１７のピンチオフ電圧からトランジスタ１２のスレショルド電圧を引いた電圧によって、初期電圧値が設定されると理解することができる。ある実施例において、ピンチオフ電圧は、約３ボルト（３．０Ｖ）に設計され、対応する初期電圧値は約１．２ボルトであった。

一旦トランジスタ１２がイネーブルになると、回路１０はトランジスタ１２からの出力電流を制御して、出力３６に制御電流を供給する。制御された出力電流はキャパシタ４９の充電を開始する。装置１６の出力電流を制御するために、回路１０は電流制御ループを有し、それには、センス抵抗２６、センス・トランジスタ２８、および参照トランジスタ３２およびミラー・トランジスタ３３を含む電流ミラー３１が含まれる。出力１９で生成された出力電流は、電流制御ループによって制御される。出力１９の電流は抵抗２６を通って流れ、抵抗２６の両端で対応する電圧降下を生成する。抵抗２６はトランジスタ２８のゲートおよびソース間に接続され、トランジスタ２８のゲート対ソース電圧を形成し、したがって、抵抗２６の両端の電圧降下によって、トランジスタ２８を介してセンス電流の流れが確立される。電流ミラー３１は、トランジスタ２８からセンス電流を受け取り、これに応答して制御入力２３に印加される電圧を制御し、これによってトランジスタ１２のゲート電圧、ならびに要素１１および装置１６の出力電流値を制御する。出力１９の出力電流が増加するにつれて、センス電流はこれに対応して増加し、これに応答してトランジスタ２８のゲート電圧、およびこれに応答して入力２３の制御電圧を低下させ、出力電流値を減少させる。当業者は、トランジスタ２８,３２,３３もまたバイポーラ・トランジスタであってもよいことを理解するであろう。２つの電流制御ループは、いくつかの実施例では省略されてもよい。

制御出力電流によってキャパシタ４９が動作電圧値まで充電されたとき、検出器３９の出力は高値に切り替わり、これによって、トランジスタ４１がイネーブルになり、装置１６のトランジスタ１２がディセーブルになる。トランジスタ４１は、抵抗１３からバイアス電流を引き込む。抵抗１３の値は、トランジスタ４１がバイアス電流を引き込むときに電力消散が最小限になり、かつ、抵抗１７が所望の時間内にキャパシタ４９を充電するのに十分な電流を供給できることを保障するように設計される。ダイオード２９は、トランジスタ４１がイネーブルである間、電流が出力３６からリターン３８へ逆流するのを妨げる。好適な実施例では、検出器３９はヒステリシスを有し、動作電圧値付近での出力電圧のわずかな変化に伴って、検出器３９がオンまたはオフに切り替わるのを防止する。ヒステリシス入力により、出力電圧が、動作電圧値から検出器３９のヒステリシス・オフセット電圧を引いた電圧とほぼ等しい値まで減少したとき、検出器３９はトランジスタ１２および装置１６を再度イネーブルにする。

回路１０の動作中に、回路１０を抑止することが適切な場合がある。例えば、負荷４３が、回路１０をディセーブルにすることを要求する条件を検出することがある。かかる場合には、負荷４３または他の回路（図示せず）がトランジスタ３５をイネーブルにし、出力３６を低に引き下げて回路１０の動作を抑止することができる。出力３６を低に引き下げることによって、キャパシタ４９が放電される。キャパシタ４９が、検出器３９のヒステリシス・オフセットよりも小さい値まで放電されたとき、検出器３９の出力は高になってトランジスタ４１をディセーブルにし、これによって、抵抗１３がトランジスタ１２へ電流を供給することを許容し、トランジスタ１２をイネーブルにして出力電流を生成する。トランジスタ３５は、制御出力電流を引き込み、キャパシタ４９を放電し続ける。キャパシタ４９が初期電圧値よりも小さい値まで放電されたとき、抵抗１７は、初期電流として抵抗１３からのバイアス電流をトランジスタ３５へ流す。トランジスタ３５は初期電流を引き込み、トランジスタ１２をディセーブルにして回路１０を抑止する。抑止機能が適切に動作することを保証するために、初期電圧はトランジスタ３５の飽和電圧よりも大きくなければならない。トランジスタ１２は最早出力電流を供給しないので、トランジスタ３５のみが、出力電流ではなくバイアス電流を引き込まなければならない。回路１０を抑止することによって、通常は電源制御ブロック４２内の電源供給制御装置の動作もまた抑止される。通常は、かかる動作を促進するために、出力３６と電源供給制御装置との間に接続が設けられる。バイアス電流は出力電流と比較して小さく、一般的には約３０倍から２０００倍、好ましくは約５０倍小さいので、電力放散は最小限になり、スタートアップ回路は抑止され、また、装置１６はバイアス電流とほぼ等しいスタンバイ電流を供給する。したがって、この方法は、スタンバイ電流を維持する一方で回路１０の動作を抑止するための容易な方法を提供し、また、負荷４３がトランジスタ３５をディセーブルにするときにキャパシタ４９を容易に再充電することができる方法を提供する。システム７０が抑止される間、電力放散量を最小限にすることは重要である。バイアス電流、したがって初期電流が低い電流であるために、システム７０を抑止する当該方法は、入力３７に印加された電圧から放散される電力量を最小限にする。典型的には、バイアス電流の値は、商標「ＥＮＥＲＧＹ ＳＴＡＲ（登録商標」として知られる基準のような認可基準で指定されたスタンバイ電流よりも小さくなるように選択される。装置１６およびトランジスタ３５は、システム７０の抑止回路を形成すると理解することができる。さらに、検出器３９は、装置１６のような他の制御シーケンスを使用して、初期電圧値を検出した後に出力電流だけを供給することも可能であり、あるいは、シーケンスを逆にして、初期電圧値を検出する前に出力電流を供給すること、また、初期電圧値を検出した後にバイアス電流を供給すること等も可能である。

トランジスタ３５は、動作シーケンスにおいて何時でもイネーブルになり、また、抑止機能は、その時に存在する出力電圧および電流の値で開始できることを、当業者は理解するであろう。

図２は、図１に関して記述された回路１０の他の実施例である高電圧スタートアップ回路５０の一部の実施例を概略的に図示する。回路５０は、点線の枠によって一般的な方法で示される。回路５０は、初期電流を供給するために使用されるトランジスタ５１に結合された比較器を含み、出力電圧が初期電圧よりも小さいときにトランジスタ１２をディセーブルにし、出力電圧が初期電圧値に達する前に装置１６をイネーブルにする。トランジスタ５１のドレインは、ダイオード５４を通って装置１６の入力２３に接続される。トランジスタ５１のソースは出力３６に接続されて出力電圧を受け取り、また、ゲートはトランジスタ５２のドレインおよびゲートの両方に接続されてトランジスタ５２,５３から参照電圧を受け取る。ゲート・バイアス抵抗５６の第１端子はトランジスタ５１のゲートに接続され、また、第２端子はノード１８に接続される。トランジスタ５２のソースは、トランジスタ５３のゲートおよびドレインの両方に接続される。トランジスタ５３のソースは、リターン３８に接続される。

トランジスタ５２,５３は直列に接続され、トランジスタ５２のドレインで固定参照電圧を提供するために調整されたスレショルド電圧を有するように形成される。抵抗５６は、所望の参照電圧でトランジスタ５２,５３にバイアスを与えるためにバイアス電流を提供する。好適な実施例では、トランジスタ５２,５３の各スレショルドは、それぞれ約２．３ボルトに調整され、また、その結果生じる参照電圧は約４．６ボルトである。回路１０の動作と同様に、電力が入力３７に与えられたとき、キャパシタ４９が放電され、出力３６は０ボルトになる。トランジスタ１４がオンになり、抵抗１３がバイアス電流をトランジスタ１２に供給するとき、トランジスタ５１のソースは低になり、また、ゲートは参照電圧まで充電され、したがって、トランジスタ５１はイネーブルになる。トランジスタ５１は、トランジスタ１２のゲートを放電されたキャパシタ４９の低電圧まで引き下げ、それによってトランジスタ１２をディセーブルにする。トランジスタ５１は、さらに、初期電流としてバイアス電流を出力３６へ流し、それによって、トランジスタ１２がディセーブルのままで維持され、かつキャパシタ４９の充電の開始が保証される。出力３６の出力電圧は動作電圧よりも小さいので、検出器３９の出力は低く、また、トランジスタ４１はディセーブルになる。トランジスタ５１からの初期電流がキャパシタ４９を充電するにつれて、トランジスタ５１のソース電圧は増加し、これに対応してゲート対ソース電圧が減少し、それによってトランジスタ５１を通る電流が減少する。出力３６の電圧が、トランジスタ５１のゲートに印加された参照電圧からトランジスタ５１のスレショルド電圧を引いた電圧とほぼ等しい値に達したとき、トランジスタ５１を通る電流経路は遮断され、そしてトランジスタ５１は導通を止める。抵抗１３からのバイアス電流はトランジスタ１２をイネーブルにし、それによって出力１９で第２出力電流が生成される。ダイオード５４は、トランジスタ５１のドレインがソースよりも低電圧にある場合、例えばトランジスタ４１がトランジスタ１２をディセーブルにするような場合に、電流がトランジスタ５１の真性ボディ・ダイオードを通って入力２３へ逆流するのを防止する。参照電圧からトランジスタ５１のスレショルド電圧を引いた電圧で初期電圧値が設定されると理解することができる。一旦トランジスタ１２がイネーブルになれば、回路１０は、トランジスタ１２からの出力電流を制御し、制御電流を出力３６に供給する。

トランジスタ３５がイネーブルになって出力３６が低に引き下げられることにより、キャパシタ４９が放電する。キャパシタ４９が、検出器３９のヒステリシス・オフセットよりも小さい値まで放電されたとき、検出器３９の出力はトランジスタ１２をイネーブルにし、出力電流を生成する。トランジスタ３５は出力電流を引き込み、キャパシタ４９を放電し続ける。キャパシタ４９が初期電圧値よりも小さい値まで放電されたとき、トランジスタ５１は、初期電流として抵抗１３からトランジスタ３５へバイアス電流を流す。トランジスタ３５は初期電流を引き込み、それによってトランジスタ１２がディセーブルになる。

図３は、図１の装置１６および回路１０を含む半導体デバイス６０の拡大平面図を示す。装置６０は半導体ダイ６１上に形成される。

上記の全てより、新規な装置、その装置を形成する方法、およびその装置を使用する方法が示されたことは明白である。他の機能のうち、スタートアップ装置の出力を低電圧に引き下げることによって電源制御システムの動作を抑止する機能も含まれる。出力の低電圧によって、スタートアップ装置は電流の充電をディセーブルにし、電源制御システムの動作を抑止する。

本発明に従って高電圧スタートアップ回路を含む電源制御システムの一部の実施例を概略的に図示する。 本発明に従って図１の電源制御システムおよび高電圧スタートアップ回路の他の実施例を概略的に図示する。 本発明に従って図１の高電圧スタートアップ回路を含む半導体デバイスの拡大平面図を示す。

Claims (20)

1. 入力電圧（２２）を受け取り、これに応答してバイアス電流（１４）を生成し、かつ、前記バイアス電流を高電圧装置（１６）の出力トランジスタ（１２）に結合するために、前記高電圧装置（１６）を結合する段階と、
   出力電圧（３０）が第１値よりも小さいときに、前記バイアス電流を前記出力トランジスタ（１２）から切り換えるためにスイッチ要素（１７）を結合する段階と、
   前記出力電圧が前記第１値よりも大きいときに、前記バイアス電流よりも大きい出力電流を生成するために前記高電圧装置の前記出力トランジスタを結合する段階と、
   から構成されることを特徴とする電源制御システムのスタートアップ方法。
2. 入力電圧を受け取り、これに応答してバイアス電流を生成し、かつ、前記バイアス電流を高電圧装置の出力トランジスタに結合するために、前記高電圧装置を結合する前記段階は、前記入力電圧を受け取るためにＪ−ＦＥＴトランジスタ（１４）の第１電流輸送電極を結合する段階、前記Ｊ−ＦＥＴトランジスタの第２電流輸送電極を前記出力トランジスタ（１２）の第１電流輸送電極に結合する段階、および、前記Ｊ−ＦＥＴトランジスタの前記第２電流輸送電極から電流を受け取るために抵抗（１３）を結合し、かつ、前記バイアス電流を前記出力トランジスタの制御電極に結合する段階を含むことを特徴とする請求項１記載の方法。
3. 出力電圧が第１値よりも小さいときに、バイアス電流を出力トランジスタから切り換えるためにスイッチ要素を結合する前記段階は、前記バイアス電流を前記出力トランジスタから切り換えるためにピンチ抵抗（１７）を結合する段階を含むことを特徴とする請求項２記載の方法。
4. 前記バイアス電流を前記出力トランジスタから切り換えるためにピンチ抵抗（１７）を結合する前記段階は、前記ピンチ抵抗（１７）の第１端子を前記出力トランジスタ（１２）の前記制御電極に、また、第２端子を前記出力電圧を生成するための出力（３０）に結合する段階を含むことを特徴とする請求項３記載の方法。
5. 出力電圧が第１値よりも小さいときに、バイアス電流を出力トランジスタから切り換えるためにスイッチ要素を結合する前記段階は、前記バイアス電流を前記出力トランジスタから切り換えるために比較器結合ＭＯＳトランジスタ（５１）を結合する段階を含むことを特徴とする請求項２記載の方法。
6. 前記バイアス電流を前記出力トランジスタから切り換えるために比較器結合ＭＯＳトランジスタを結合する前記段階は、前記比較器結合ＭＯＳトランジスタの第１電流輸送電極を前記出力トランジスタの前記制御電極に結合する段階、前記比較器結合ＭＯＳトランジスタの第２輸送電極を出力に結合する段階、および、参照電圧を受け取るために前記比較器結合ＭＯＳトランジスタの制御電極を結合する段階を含むことを特徴とする請求項５記載の方法。
7. 前記参照電圧を生成するために２つのスレショルド調整ＭＯＳトランジスタを積み重ねた状態に結合する段階をさらに含むことを特徴とする請求項６記載の方法。
8. 入力電圧（２２）を受け取る段階と、
   前記入力電圧から第１電流（１４）を生成する段階と、
   前記第１電流をスタートアップ回路（１０）の出力（３０）へ切り換える段階と、
   前記出力で出力電圧を生成するために前記第１電流を使用する段階と、
   前記出力電圧が第１値より大きいときに、前記出力電圧を生成するために前記第１電流よりも大きい第２電流（１２）を使用する段階と、
   から構成されることを特徴とする電源制御システムのスタートアップ方法。
9. 前記出力で前記出力電圧を生成するために第２電流を使用する前記段階は、前記出力電圧が前記第１値よりも大きいときに、前記スタートアップ回路の出力トランジスタにバイアス電流を結合する段階を含むことを特徴とする請求項８記載の方法。
10. 前記第１電流をスタートアップ回路の出力へ切り換える前記段階は、ピンチ抵抗（１７）をイネーブルにして前記第１電流を前記出力に結合する段階を含むことを特徴とする請求項８記載の方法。
11. ピンチ抵抗をイネーブルにして前記第１電流を前記出力に結合する前記段階は、前記出力と前記スタートアップ回路の出力トランジスタの制御電極との間に前記ピンチ抵抗を結合する段階、および、前記出力電圧が前記ピンチ抵抗のピンチオフ電圧よりも小さいときに前記ピンチ抵抗をイネーブルにする段階を含むことを特徴とする請求項１０記載の方法。
12. 前記第１電流をスタートアップ回路の出力へ切り換える前記段階は、比較器トランジスタをイネーブルにして前記第１電流を前記出力に結合する段階を含むことを特徴とする請求項８記載の方法。
13. 前記比較器トランジスタをイネーブルにして前記第１電流を前記出力に結合する前記段階は、参照電圧を生成する段階、前記参照電圧を前記比較器トランジスタの制御電極に印加する段階、および、前記比較器トランジスタを出力トランジスタの制御電極と前記出力との間に結合する段階を含むことを特徴とする請求項１２記載の方法。
14. 前記出力を電圧リターンに結合して前記電源制御システムをディセーブルにする段階をさらに含むことを特徴とする請求項８記載の方法。
15. 出力電圧の第１値に応答してスタートアップ回路（１０）の出力（３０）で第１出力電流を生成する段階と、
    前記出力（３０）を電圧リターン（３８）に結合して前記出力電圧をディセーブルにする段階と、
    から構成されることを特徴とする電源制御システムの方法。
16. 出力電圧の第１値に応答してスタートアップ回路の出力で第１出力電流を生成する前記段階は、バイアス電流を前記出力に結合する段階、および、前記スタートアップ回路の出力トランジスタ（１２）をディセーブルにする段階を含むことを特徴とする請求項１５記載の方法。
17. バイアス電流を前記出力に結合する段階、および、前記スタートアップ回路の出力トランジスタをディセーブルにする前記段階は、前記バイアス電流を前記出力トランジスタの制御電極から前記スタートアップ回路の前記出力へ切り換える段階を含むことを特徴とする請求項１６記載の方法。
18. 前記バイアス電流を前記出力トランジスタの制御電極から前記スタートアップ回路の前記出力へ切り換える前記段階は、ピンチ抵抗をイネーブルにして前記バイアス電流を切り換える段階を含むことを特徴とする請求項１７記載の方法。
19. 出力電圧の第１値に応答してスタートアップ回路の出力で第１出力電流を生成する前記段階は、前記出力トランジスタをイネーブルにして前記第１出力電流を生成する段階を含むことを特徴とする請求項１６記載の方法。
20. 前記出力トランジスタをイネーブルにして前記第１出力電流を生成する段階は、Ｊ−ＦＥＴトランジスタを高電圧入力に結合してバイアス電流を生成する段階、および、前記バイアス電流を前記出力トランジスタに結合して前記出力トランジスタをイネーブルにする段階を含むことを特徴とする請求項１９記載の方法。

Images