KR20110031395A - 전력 제어 시스템 개시 방법 및 회로 - Google Patents

전력 제어 시스템 개시 방법 및 회로 Download PDF

Info

Publication number
KR20110031395A
KR20110031395A KR1020117005344A KR20117005344A KR20110031395A KR 20110031395 A KR20110031395 A KR 20110031395A KR 1020117005344 A KR1020117005344 A KR 1020117005344A KR 20117005344 A KR20117005344 A KR 20117005344A KR 20110031395 A KR20110031395 A KR 20110031395A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
output
current
circuit
Prior art date
Application number
KR1020117005344A
Other languages
English (en)
Other versions
KR101165282B1 (ko
Inventor
프란티섹 수쿱
조셉 할라믹
제퍼슨 더블유. 할
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20110031395A publication Critical patent/KR20110031395A/ko
Application granted granted Critical
Publication of KR101165282B1 publication Critical patent/KR101165282B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)

Abstract

전력 제어 시스템은 그 전력 제어 시스템의 개시 동작을 제어하기 위해 2개의 개별적 전류들을 사용한다. 그 전류들 중 하나는 작은 값을 가지며 초기값에서 출력 전압을 충전하도록 사용된다. 일단 초기값에 도달되면, 큰 값을 갖는 제 2 전류는 동작 전압 값에서 상기 출력 전압을 충전하도록 사용된다.

Description

전력 제어 시스템 개시 방법 및 회로{Power control system startup method and circuit}
본 발명은 일반적으로 전자 기기들, 보다 구체적으로는 반도체 디바이스들 및 구조를 형성하는 방법들에 관한 것이다.
과거에는 전자 기기 산업에서 제어된 출력 전압들 및 전류들을 제공하도록 높은 값 또는 큰 입력 전압들을 제어하는 다양한 방법들 및 디바이스들을 이용해 왔다. 오프 라인 부트스트랩 개시 회로(off-line bootstrap startup circuit)로 불리는 그러한 디바이스의 일례는, 1995년 12월 19일 티싱어(Tisinger) 등에 의해 발행되고 참조 문헌으로 본 명세서에 포함되는 미국 특허 번호 제5,477,175호에 개시되어 있다. 부트스트랩 개시 회로는 큰 입력 전압을 수신하고, 커패시터에 충전되고 출력 전압을 발생시키는 출력 전류를 생성한다. 그러나, 많은 애플리케이션들은 커패시터를 충전하고 출력 전압을 형성하도록 제어될 수 있는 전류들의 시퀀스를 요구해 왔다.
그러나, 다중 부트스트랩 개시 회로들의 사용은 결과적인 반도체 제품들 및 그 제품들을 사용하는 애플리케이션들의 제조 비용 및 복잡도를 증가시켰다.
따라서, 높은 전압 값을 갖는 입력 전압을 수신하고 그 입력 전압으로부터 전류들의 시퀀스를 생성할 수 있으며, 제조 비용들을 감소시키는 개시 회로를 갖는 것이 바람직하다.
본 발명은 낮은 전압에서 개시 디바이스의 출력을 끌어들여서 전력 제어 시스템의 동작을 억제하는 것을 특징으로 포함한다. 그 출력의 낮은 전압은 개시 디바이스가 전류를 충전하는 것을 디스에이블하도록 하여 전력 제어 시스템의 동작을 억제한다.
도 1은 본 발명에 따라 높은 전압 개시 회로를 포함하는 전력 제어 시스템의 일부의 실시예를 개략적으로 도시한 도면.
도 2는 본 발명에 따라 도 1의 전력 제어 시스템 및 높은 전압 개시 회로의 또 다른 실시예를 개략적으로 도시한 도면.
도 3은 본 발명에 따라 도 1의 높은 전압 개시 회로를 포함하는 반도체 디바이스를 확대하여 도시한 평면도.
예시의 단순성과 명확성을 위해, 도면들 내 요소들이 반드시 축적대로 도시되지 않으며 서로 다른 도면들에서 동일한 참조 번호들은 동일한 요소들을 정의한다. 추가적으로, 알려진 단계들 및 요소들의 기술 및 세부 사항들은 기술의 단순함을 위해 생략된다. 본 명세서에서 사용되는 바와 같이, 전류 전달 전극은 MOS 트랜지스터의 소스 또는 드레인이나, 바이폴라 트랜지스터의 이미터 또는 콜렉터와 같은 디바이스를 통해 전류를 전달하는 디바이스의 요소를 의미하고, 제어 전극은 MOS 트랜지스터의 게이트 또는 바이폴라 트랜지스터의 베이스와 같은 디바이스를 통해 전류를 제어하는 디바이스의 요소를 의미한다.
도 1은 이중 동작 모드를 갖고 단일의 높은 전압 입력으로부터 다중 출력 전류들을 발생시킬 수 있는 높은 전압 개시 회로(10)의 일부에 대한 실시예를 개략적으로 도시하고 있다. 회로(10)는 일반적으로 전력 제어 시스템(70)의 일부분이며, 시스템(70)의 개시 시퀀스를 제어하기 위해 사용된다. 회로(10)는 높은 전압 J-FET 트랜지스터(14) 및 MOS 트랜지스터(12)를 포함하도록 형성되는 높은 전압 전류 제어 요소(11)를 포함하는 높은 전압 전류 제어 디바이스(16)를 포함한다. 회로(10), 디바이스(16), 및 요소(11)는 점선으로 된 박스들에 의해 일반적인 방식으로 식별된다. 디바이스(16)는 또한 핀치드 저항기(pinched resistor;17), 및 트랜지스터(12)의 게이트에 바이어스 전류를 제공하도록 형성되는 바이어스 저항기(13)를 포함한다. 디바이스(16)는 높은 전압 입력(22)에서 높은 전압을 수신하고, 제어 입력(23)에 인가되는 제어 신호들에 응답하여 출력(19)에 출력 전류를 발생시키도록 형성된다. 디바이스(16)는 또한 이하에서 추가로 알 수 있는 바와 같이 저항기(17)를 통해 바이어스 전류와 같은 또 다른 출력 전류를 발생시킨다.
이러한 기능을 제공하기 위해, 트랜지스터(14)의 드레인은 입력(22)에 연결되고, 소스는 공통 노드(18)에 연결된다. 트랜지스터(12)의 드레인은 트랜지스터(14)의 소스와 노드(18)에 연결된다. 트랜지스터(12)의 게이트는 입력(23) 및 저항기(13)의 제 1 단자에 연결되고, 소스는 출력(19)에 연결된다. 저항기(13)의 제 2 단자는 트랜지스터(14)의 소스 및 트랜지스터(12)의 드레인에 연결된다. 트랜지스터(14)는 트랜지스터의 게이트로 사용되는 기판을 통해 J-FET 트랜지스터로 형성되고, 따라서 트랜지스터(14)의 게이트 연결은 바디에 연결되는 것으로 도시되어 있다. 전형적으로, 상기 기판 및 바디는 시스템에서 가장 낮은 음전위에 연결된다. 저항기(17)는 기판에 연결되는 게이트를 통해 낮은 핀치 오프 전압 J-FET로 형성된다. 저항기(17)의 제 1 단자는 트랜지스터(12)의 게이트에 연결되고, 제 2 단자는 디바이스(16)의 출력(21)에 연결된다. 저항기(17)의 제 1 단자는 J-FET의 등가 드레인이고, 제 2 단자는 등가 소스이다. 출력(21)은 다이오드(29)를 통해 회로(10)의 출력(36)에 연결된다. 양호한 실시예에서, 트랜지스터(12)는 N-채널 MOS 트랜지스터이고, 트랜지스터(14)는 N-채널 J-FET 트랜지스터이며, 핀치 저항기(17)는 기판 및 그 기판에 모두 연결되는 오버라잉 P형 영역(overlying P-type region)에 의해 형성되는 게이트를 통해 N-채널 J-FET로 형성된다. 다른 실시예들에서, 트랜지스터(12)는 J-FET 또는 바이폴라 트랜지스터와 같은 다른 트랜지스터들의 구조들일 수 있다.
저항기(17) 및 트랜지스터들(12, 14)에 대한 항복 전압들(breakdown voltages)은 애플리케이션 및 다양한 다른 요인들에 의존한다. 월드 와이드 라인 전압 애플리케이션들(world wide line voltage applications)에 대한 일례에 있어서, 기판에 관련한 트랜지스터(14)의 드레인에서의 항복 전압은 400 볼트(400 V)를 넘을 수 있고, 트랜지스터(12)의 소스에서 유지가능한 전압은 50 볼트(50 V)를 넘을 수 있다.
입력(22)에 인가된 전압이 트랜지스터(14)의 핀치 오프 전압보다 작을 때, 출력(19)은 노드(18)에 인가된 전압에 따른다. 입력(22)에 인가된 전압이 트랜지스터(14)의 핀치 오프 전압보다 더 클 때, 트랜지스터(14)는 드레인 전류 포화 모드에서 턴 온(turn-on)하고, 디바이스(16)의 출력은 제어 입력(23)에 인가되는 전압에 의해 제어된다. 외부 전압이 입력(23)에 인가되지 않는 경우, 예를 들어 입력(23)이 전원에 연결되지 않은 경우, 저항기(13)는 출력(19)에서 출력 전류를 발생시키도록 디바이스(16) 및 트랜지스터(12) 모두를 인에이블하기 위해 트랜지스터(14)로부터 게이트 바이어스 전류를 공급한다. 동작가능한 회로에 있어서, 외부 제어 전압은 전형적으로 출력 전류의 값을 제어하도록 입력(23)에 인가된다. 입력(23)에 인가되는 전압이 트랜지스터(12)의 임계 전압보다 작은 게이트 대 소스 전압을 생성할 때, 트랜지스터(12)는 전형적으로 디스에이블된다.
개시 회로(10)는 회로(10)의 높은 전압 개시 시퀀스 및 전력 제어 시스템(70)의 개시 시퀀스를 제어하는 디바이스(16)를 사용한다. 회로(10)는 전압 입력(37) 및 전압 리턴(38) 사이의 입력 전압을 수신한다. 전형적으로 필터 커패시터(49), 동작 전압 검출기(39), 레퍼런스(46), 디스에이블 트랜지스터(41), 변압기(44), 전력 제어 블록(42), 억제 트랜지스터(35), 및 부하(43)와 같은 전력 제어 시스템의 다른 구성요소들은 바람직한 전력 제어 기능들을 제공하도록 회로(10)에 외부적으로 연결된다. 커패시터(49), 검출기(39), 트랜지스터(41), 레퍼런스(46), 변압기(44), 전력 제어 블록(42), 및 부하(43)는 디바이스(16) 및 회로(10)의 동작을 기술하는데 도움을 주기 위해 도시되어 있다. 당업자들은 도 1에 도시되지 않은 다른 잘 알려진 구성요소들 및 기능들이 완전한 전력 제어 시스템을 형성하도록 포함된다는 것을 이해할 것이다. 대부분의 실시예들에서, 커패시터(49), 변압기(44), 전력 제어 블록(42), 및 부하(43)는 디바이스(16) 및 회로(10)가 형성되는 반도체 다이에서 외부적이다. 몇 가지 실시예들에서, 블록(42)의 모두 또는 일부들은 디바이스(16) 및 회로(10)가 형성되는 반도체 다이의 또 다른 일부일 수 있다.
레퍼런스(46)는 레퍼런스(46)의 출력에 레퍼런스 전압을 제공한다. 레퍼런스 전압은 동작 전압 값을 검출하기 위해 검출 레벨을 설정하도록 검출기(39)에 의해 사용된다. 검출기(39)는 출력(36)에서 출력 전압 및 레퍼런스 전압을 수신하고, 출력 전압이 바람직한 동작 전압 값보다 더 크거나 같을 때 응답하여 디바이스(16)를 디스에이블하도록 형성된다. 양호한 실시예에 있어서, 검출기(39)는 출력 전압이 바람직한 동작 전압 값 근처에서 약간 변경될 때 검출기(39)가 스위치 온 및 오프하는 것을 방지하기 위해 히스테리시스(hysteresis)를 갖는다.
디바이스(16) 및 회로(10)는 전력이 전력 제어 시스템에 인가될 때 커패시터(49)를 충전하기 위해 사용되는 작은 초기 전류를 제공하기 위해 사용된다. 출력(36)에서의 전압이 초기 전압에 도달한 후에, 디바이스(16)는 동작 전압으로 커패시터(49)를 충전하도록 큰 출력 전류를 공급한다. 회로(10)는 제어된 전류를 생성하도록 큰 출력 전류의 값을 제어한다. 초기 전압의 값은 전형적으로 동작 전압의 값보다 훨씬 더 작다. 초기 전압 값은 보통, 커패시터(49)가 시스템(70)을 개시하는데 요구되는 시간의 양을 최소화하기 위해 가능한 한 빨리 초기값으로 충전될 수 있도록 가능한 한 낮게 선택된다. 동작 전압 값은 통상적으로 부하(43)와 같은 회로(10)에 외부적인 다른 회로들에 대한 통상적인 동작을 제공하는 값이 되도록 선택된다.
입력(37)에 전력을 인가하기 이전에, 커패시터(49)가 방전되고 출력(36)은 0 볼트이다. 결과적으로, 회로(10)는 동작하지 않고, 디바이스(16)로부터의 출력 전류가 존재하지 않는다. 입력 전압이 입력(37)에 인가될 때, 전류는 변압기(44)를 통해 디바이스(16)의 입력(22)으로 흐르기 시작한다. 입력(22)에서 전압이 증가할 때, 트랜지스터(14)가 턴 온 되고 저항기(13)를 통해 트랜지스터(12)의 게이트에 바이어스 전류를 공급한다. 저항기(17)가 출력(36)에 다이오드(29)를 통해 연결되고 저항기(13)의 크기와 관련하여 적절히 설계되기 때문에, 저항기(13) 및 커패시터(49)가 방전되고, 저항기(17)가 낮게 입력(23)을 끌어들여 트랜지스터(12)를 디스에이블한다. 저항기(13)로부터의 바이어스 전류는 초기 전류와 같이 출력(36)으로 저항기(17)를 통해 흐르고, 따라서 저항기(17)는 트랜지스터(12)가 디스에이블된 상태를 유지하여 디바이스(16)의 출력(19)으로부터 전류가 흐르지 않는다. 출력(36)의 출력 전압은 검출기(39)의 출력이 낮고 트랜지스터(41)가 디스에이블되도록 동작 전압보다 작다. 저항기(17)가 핀치 저항기이고 게이트가 가장 낮은 전위에 연결되기 때문에, 저항기(17)를 통한 전류 흐름은 출력(36)에 연결되는 단자 또는 소스에서의 전위에 의존한다. 저항기(13)로부터의 바이어스 전류가 초기 전류와 같이 저항기(17)를 통해 흐르고 커패시터(49)를 충전하기 때문에, 출력(36)에서의 전압이 증가하여 저항기(17)를 통해 흐르는 전류에서 대응하는 감소를 야기한다. 출력(36)에서 전압이 저항기(17)의 핀치 오프 전압에 도달할 때, 저항기(17)를 통한 전류 경로는 컷 오프되어 저항기(17)가 전도를 중단한다. 저항기(13)로부터의 바이어스 전류는 이제 출력(19)에서 출력 전류를 발생시키는 트랜지스터(12)를 인에이블한다. 결과적으로, 트랜지스터(12)는 회로(10)의 출력 트랜지스터로 보여질 수 있다. 트랜지스터(12)는 동작 전압 값으로 커패시터(49)를 빠르게 충전하기 위해 저항기(17)에 의해 공급될 수 있는 초기 전류보다 더 큰 전류를 제공하도록 형성된다. 전형적으로 트랜지스터(12)는 저항기(17)의 전류를 30배 내지 2000배 사이에서 공급하도록 형성된다. 저항기(17)의 핀치 오프 전압에서 트랜지스터(12)의 임계 전압을 뺀 것이 초기 전압의 값을 설정한다는 것을 알 수 있다. 일 실시예에서 핀치 오프 전압은 약 3 볼트(3.0 V)이도록 설계되었고, 대응하는 초기 전압 값은 1.2 볼트이다.
트랜지스터(12)가 인에이블되면, 회로(10)는 출력(36)에 제어된 전류를 공급하기 위해 트랜지스터(12)로부터 출력 전류를 제어한다. 제어된 출력 전류는 커패시터(49)를 충전하기 시작한다. 디바이스(16)의 출력 전류를 제어하기 위해, 회로(10)는 센스 저항기(26)와, 센스 트랜지스터(28)와, 레퍼런스 트랜지스터(28) 및 미러 트랜지스터(33)를 포함하는 전류 미러(31)를 포함하는 전류 제어 루프를 갖는다. 출력(19)에서 발생된 출력 전류는 전류 제어 루프에 의해 제어된다. 출력(19)에서의 전류는 저항기(26)를 통해 흐르고, 저항기(26)를 통과하면서 대응하는 전압 강하를 발생시킨다. 저항기(26)는 트랜지스터(28)의 게이트 및 소스 사이에 연결되어 트랜지스터(28)의 게이트 소스 전압을 형성하며, 따라서 저항기(26)에 걸친 전압 강하는 트랜지스터(28)를 통해 센스 전류 흐름을 확립한다. 전류 미러(31)는 트랜지스터(28)로부터 센스 전류를 수신하고 입력(23)을 제어하도록 인가되는 전압을 응답적으로 제어함으로써, 트랜지스터(12)의 게이트 전압과, 디바이스(16) 및 요소(11)의 출력 전류의 값을 제어한다. 출력(19)의 출력 전류가 증가함에 따라, 센스 전류는 대응하여 증가하고, 트랜지스터(28)의 게이트 전압 및 출력 전류 값을 감소시키기 위한 입력(23)의 대응하는 제어 전압을 응답적으로 낮아지게 한다. 당업자들은 트랜지스터들(28, 32, 33)이 또한 바이폴라 트랜지스터들일 수 있다는 것을 이해할 것이다. 2개의 전류 제어 루프들은 일부 실시예들에서 생략될 수 있다.
제어된 출력 전류가 동작 전압 값으로 커패시터(49)를 충전했을 때, 검출기(39)의 출력은 높은 값으로 스위칭하고, 그에 의해 트랜지스터(41)를 인에이블하고 트랜지스터(12) 및 디바이스(16)를 디스에이블한다. 트랜지스터(41)는 저항기(13)로부터 바이어스 전류를 떨어뜨린다. 저항기(13)의 값은 트랜지스터(41)가 바이어스 전류를 떨어뜨릴 때 전력 손실을 최소화하고, 저항기(17)가 바람직한 시간 기간에서 커패시터(49)를 충전하기 위해 충분한 전류를 공급할 수 있다는 것을 보장하도록 설계된다. 다이오드(29)는 트랜지스터(41)가 인에이블되는 동안 출력(36)으로부터 리턴(38)으로 전류가 역류하는 것을 방지한다. 양호한 실시예에 있어서, 검출기(39)는 출력 전압이 동작 전압 값 근처에서 약간 변경되는 바에 따라 검출기(39)가 스위치 온 및 오프하는 것을 방지하기 위해 히스테리시스를 갖는다. 히스테리시스 입력으로 인해, 검출기(39)는 출력 전압이 동작 전압 값에서 검출기(39)의 히스테리시스 오프셋 전압을 뺀 것이 대략 동일한 값으로 감소할 때 트랜지스터(12) 및 디바이스(16)를 다시 인에이블한다.
회로(10)의 동작 동안, 회로(10)를 억제하는 것이 적절할 수 있다. 예를 들어, 부하(43)는 회로(10)를 디스에이블하는 것을 요구하는 조건을 검출할 수 있다. 그러한 경우에 있어서, 부하(43) 또는 또 다른 회로(도시되지 않음)는 출력(36)을 갖게 끌어들이고 회로(10)의 동작을 억제하기 위해 트랜지스터(35)를 인에이블할 수 있다. 출력(36)을 낮게 끌어들이는 것은 커패시터(49)를 방전시킨다. 커패시터(49)가 검출기(39)의 히스테리시스 오프셋보다 작은 값에서 방전될 때, 검출기(39)의 출력이 높아지고 트랜지스터(41)를 디스에이블하며, 그에 의해 저항기(13)가 트랜지스터(12)에 전류를 공급하도록 허용하고 출력 전류를 생성하도록 트랜지스터(12)를 인에이블한다. 트랜지스터(35)는 제어된 출력 전류를 떨어뜨리고 커패시터(49)를 계속해서 방전시킨다. 커패시터(49)가 초기 전압 값보다 작은 값에서 방전될 때, 저항기(17)는 초기 전류와 같이 저항기(13)로부터 트랜지스터(35)로 바이어스 전류를 전도한다. 트랜지스터(35)는 초기 전류를 떨어뜨리고 회로(10)를 억제하도록 트랜지스터(12)를 디스에이블한다. 억제 기능이 적절히 동작하는 것을 보장하기 위해, 초기 전압은 트랜지스터(35)의 포화 전압보다 더 커야한다. 트랜지스터(12)는 더 이상 출력 전류를 공급하지 않으며, 따라서 트랜지스터(35)는 출력 전류가 아닌 바이어스 전류를 떨어뜨려야 한다. 회로(10)를 억제하는 것은 보통 전력 제어 블록(42) 내의 전력 공급 제어기의 동작 또한 억제한다. 일반적으로, 그러한 동작을 용이하게 하기 위해 출력(36) 및 전력 공급 제어기 사이의 연결이 존재한다. 바이어스 전류가 출력 전류와 비교하여 작고, 일반적으로 약 30배 내지 2000 배, 바람직하게는 약 50배 더 작기 때문에, 전력 분산이 최소화되고, 개시 회로가 억제되며, 디바이스(16)가 바이어스 전류와 대략 동일한 대기 전류를 공급한다. 따라서, 이러한 방법은 대기 전류를 유지하는 동안 회로(10)의 동작을 억제하기 위한 쉬운 방법을 제공하고, 부하(43)가 트랜지스터(35)를 디스에이블할 때 커패시터(49)를 쉽게 다시 충전하도록 허용하는 방법을 제공한다. 시스템(70)이 억제되는 동안 분산되는 전력의 양을 최소화하는 것이 중요하다. 바이어스 전류와, 그에 따른 초기 전류의 낮은 전류 때문에, 시스템(70)을 억제하는 이러한 방법은 입력(37)에 인가되는 전압으로부터 분산되는 전력의 양을 최소화한다. 전형적으로 바이어스 전류의 값은 상표 ENERGY STAR®하에서 알려진 기준과 같은 인증 기준에서 명시된 대기 전류보다 작게 선택된다. 디바이스(16) 및 트랜지스터(35)가 시스템(70)의 억제 회로를 형성한다는 것을 알 수 있다. 추가적으로, 검출기(39)는 또한 초기 전압 값을 검출한 후에 출력 전류만을 공급하도록 디바이스(16)를 인에이블하는 것과 같이 다른 제어 시퀀스들을 사용하거나, 그 시퀀스를 반대로 하고 초기 전압 값을 검출하기 이전에 출력 전류를 공급하며 초기 전압 값을 검출한 후에 바이어스 전류를 공급하는 것 등을 할 수 있다.
당업자는 트랜지스터(35)가 동작가능한 시퀀스에서 언제라도 인에이블될 수 있고 억제 기능이 그 시간에 존재하는 출력 전압 및 전류 값들에서 시작한다는 것을 이해할 것이다.
도 2는 도 1의 기술에서 설명된 회로(10)의 대안적인 실시예인 높은 전압 개시 회로(50)의 일부의 실시예를 개략적으로 도시하고 있다. 회로(50)는 점선으로 된 박스로 일반적인 방식으로 식별된다. 회로(50)는 초기 전류를 공급하고, 출력 전압이 초기 전압보다 작을 때 트랜지스터(12)를 디스에이블하고, 출력 전압이 초기 전압 값에 도달한 후에 디바이스(16)를 인에이블하도록 사용되는 비교기가 결합된 트랜지스터(51)를 포함한다. 트랜지스터(51)의 드레인은 다이오드(54)를 통해 디바이스(16)의 입력(23)에 연결된다. 트랜지스터(51)의 소스는 출력 전압을 수신하도록 출력(36)에 연결되고, 게이트는 트랜지스터들(52, 53)로부터 레퍼런스 전압을 수신하도록 트랜지스터(52)의 드레인 및 게이트 모두에 연결된다. 게이트 바이어스 저항기(56)의 제 1 단자는 트랜지스터(51)의 게이트에 연결되고, 제 2 단자는 노드(18)에 연결된다. 트랜지스터(52)의 소스는 트랜지스터(53)의 게이트 및 드레인 모두에 연결된다. 트랜지스터(53)의 소스는 리턴(38)에 연결된다.
트랜지스터들(52, 53)은 트랜지스터(52)의 드레인에서 고정된 레퍼런스 전압을 제공하도록 조정된 임계 전압들을 갖기 위해 직렬로 스태킹(stacking)되어 형성된다. 저항기(56)는 바람직한 레퍼런스 전압에서 바이어스 트랜지스터들(52, 53)에 바이어스 전류를 제공한다. 양호한 실시예에 있어서, 트랜지스터들(52, 53)의 각각의 임계는 각각 대략 2.3 볼트로 조정되고, 결과적인 레퍼런스 전압은 대략 4.6 볼트이다. 회로(10)의 동작과 유사하게, 전력이 입력(37)에 인가될 때 커패시터(49)가 방전되고 출력(36)은 0 볼트이다. 트랜지스터(14)가 턴 온 되고 저항기(13)가 트랜지스터(12)에 바이어스 전류를 공급할 때, 트랜지스터(51)의 소스는 낮고 게이트는 레퍼런스 전압으로 충전되며, 따라서 트랜지스터(51)가 인에이블된다. 트랜지스터(51)는 방전된 커패시터(49)의 낮은 전압으로 트랜지스터(12)의 게이트를 끌어들여 트랜지스터(12)를 디스에이블한다. 트랜지스터(51)는 또한 트랜지스터(12)가 디스에이블 상태에 있고 커패시터(49) 또한 충전하기 시작한다는 것을 보장하는 출력(36)에서의 초기 전류와 같은 바이어스 전류를 전도한다. 출력(36)의 출력 전압은 동작 전압보다 작으므로, 검출기(39)의 출력이 낮으며 트랜지스터(41)가 디스에이블된다. 트랜지스터(51)로부터의 초기 전류가 커패시터(49)를 충전함에 따라, 트랜지스터(51)의 소스 전압이 증가하고 게이트 대 소스 전압에서 대응하는 감소를 야기하며, 그에 의해 트랜지스터(51)를 통해 흐르는 전류를 감소시킨다. 출력(36)에서의 전압이 트랜지스터(51)의 게이트에 인가된 레퍼런스 전압에서 트랜지스터(51)의 임계 전압을 뺀 것이 대략 동일한 값에 도달할 때, 트랜지스터(51)를 통한 전류 경로는 컷 오프되고 트랜지스터(51)는 전도를 중단한다. 저항기(13)로부터의 바이어스 전류는 출력(19)에서 제 2 출력 전류를 발생시키는 트랜지스터(12)를 인에이블한다. 다이오드(54)는 트랜지스터(41)가 트랜지스터(12)를 디스에이블할 때와 같이 트랜지스터(51)의 드레인이 소스보다 더 낮은 전압에 있을 때 트랜지스터(51)의 고유의 바디 다이오드를 통해 입력(23)으로 전류가 역류하는 것을 방지한다. 레퍼런스 전압에서 트랜지스터(51)의 임계 전압을 뺀 것이 초기 전압의 값을 설정한다는 것을 알 수 있다. 일단 트랜지스터(12)가 인에이블되면, 회로(10)는 출력(36)에 제어된 전류를 공급하도록 트랜지스터(12)로부터 출력 전류를 제어한다.
출력(36)을 낮게 끌어들이기 위해 트랜지스터(35)를 인에이블하는 것은 커패시터(49)를 방전시킨다. 커패시터(49)가 검출기(39)의 히스테리시스 오프셋보다 작은 값에서 방전될 때, 검출기(39)의 출력은 출력 전류를 생성하기 위해 트랜지스터(12)를 인에이블한다. 트랜지스터(35)는 출력 전류를 떨어뜨리고 커패시터(49)를 계속해서 방전시킨다. 커패시터(49)가 초기 전압 값보다 작은 값에서 방전될 때, 트랜지스터(51)는 트랜지스터(35)에서의 초기 전류와 같은 저항기(13)로부터의 바이어스 전류를 전도한다. 트랜지스터(35)는 트랜지스터(12)를 디스에이블하는 초기 전류를 떨어뜨린다.
도 3은 도 1의 디바이스(16) 및 회로(10)를 포함하는 반도체 디바이스(60)를 확대하여 도시한 평면도이다. 디바이스(60)는 반도체 다이(61) 상에 형성된다.
본 발명은 신규 디바이스, 그 디바이스를 형성하는 방법, 그 디바이스를 사용하는 방법에 대해 명확하게 개시하고 있다. 본 발명은 낮은 전압에서 개시 디바이스의 출력을 끌어들여서 전력 제어 시스템의 동작을 억제하는 것을 특징으로 포함한다. 그 출력의 낮은 전압은 개시 디바이스가 전류를 충전하는 것을 디스에이블하도록 하여 전력 제어 시스템의 동작을 억제한다.
10 : 회로 12, 14 : 트랜지스터
13 : 바이어스 저항기 16 : 디바이스
17 : 핀치드 저항기 19 : 출력
22 : 높은 전압 입력 23 : 제어 입력
37 : 전압 입력 38 : 전압 리턴
39 : 동작 전압 검출기 43 : 부하
46 : 레퍼런스 49 : 커패시터

Claims (1)

  1. 전력 제어 시스템 개시 방법에 있어서,
    출력 전압의 제 1 값에 응답하여 개시 회로(10)의 출력(30)에서 제 1 출력 전류를 발생시키는 단계; 및
    상기 출력 전압을 디스에이블하도록 상기 출력(30)을 전압 리턴(38)에 결합시키는 단계를 포함하는, 전력 제어 시스템 개시 방법.
KR1020117005344A 2003-10-14 2004-09-30 전력 제어 시스템 개시 방법 및 회로 KR101165282B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/685,094 US6940320B2 (en) 2003-10-14 2003-10-14 Power control system startup method and circuit
US10/685,094 2003-10-14
PCT/US2004/031994 WO2005038548A2 (en) 2003-10-14 2004-09-30 Power control system startup method and circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020067007275A Division KR101045198B1 (ko) 2003-10-14 2004-09-30 전력 제어 시스템 개시 방법 및 회로

Publications (2)

Publication Number Publication Date
KR20110031395A true KR20110031395A (ko) 2011-03-25
KR101165282B1 KR101165282B1 (ko) 2012-07-23

Family

ID=34423097

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117005344A KR101165282B1 (ko) 2003-10-14 2004-09-30 전력 제어 시스템 개시 방법 및 회로
KR1020067007275A KR101045198B1 (ko) 2003-10-14 2004-09-30 전력 제어 시스템 개시 방법 및 회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020067007275A KR101045198B1 (ko) 2003-10-14 2004-09-30 전력 제어 시스템 개시 방법 및 회로

Country Status (8)

Country Link
US (1) US6940320B2 (ko)
EP (2) EP2367273B1 (ko)
JP (1) JP4646917B2 (ko)
KR (2) KR101165282B1 (ko)
CN (1) CN1856928B (ko)
HK (1) HK1097114A1 (ko)
TW (1) TWI342124B (ko)
WO (1) WO2005038548A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943069B2 (en) * 2003-10-14 2005-09-13 Semiconductor Components Industries, L.L.C. Power system inhibit method and device and structure therefor
US9191228B2 (en) 2005-03-16 2015-11-17 Icontrol Networks, Inc. Cross-client sensor user interface in an integrated security network
US7477532B2 (en) 2005-08-18 2009-01-13 Semiconductor Components Industries, L.L.C. Method of forming a start-up device and structure therefor
US7764098B2 (en) * 2006-06-08 2010-07-27 System General Corp. Start up circuit of power converter
JP5217544B2 (ja) * 2008-03-19 2013-06-19 富士電機株式会社 スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法
US8169801B2 (en) * 2009-05-28 2012-05-01 Monolithic Power Systems, Inc. Voltage converters with integrated low power leaker device and associated methods
EP2450768B1 (en) 2010-09-20 2013-11-13 Dialog Semiconductor GmbH Startup circuit for self-supplied voltage regulator
WO2012158496A2 (en) * 2011-05-16 2012-11-22 Marvell World Trade Ltd. High-voltage startup circuit
US9048747B2 (en) 2011-11-23 2015-06-02 Zahid Ansari Switched-mode power supply startup circuit, method, and system incorporating same
CN102570789A (zh) * 2012-02-16 2012-07-11 苏州博创集成电路设计有限公司 一种高压启动电路
TWI496406B (zh) * 2012-07-03 2015-08-11 System General Corp 電能轉換器以及用於控制電能轉換器的方法
CA2914669C (en) * 2013-06-12 2017-05-09 Shilpa Medicare Limited Crystalline imatinib mesylate process
TWI479304B (zh) * 2013-07-24 2015-04-01 Wistron Corp 啟動電路及電子裝置
WO2015066221A1 (en) * 2013-10-31 2015-05-07 Dialog Semiconductor Inc. Power converter with dynamic preload
CN105720807B (zh) 2014-12-03 2018-05-29 万国半导体(开曼)股份有限公司 用于检测输入电压和泄放滞留电压的方法及装置
CN105652074B (zh) 2014-12-03 2018-08-10 万国半导体(开曼)股份有限公司 电压检测电路及检测电压变化的方法
CN105763030B (zh) 2014-12-17 2018-07-13 万国半导体(开曼)股份有限公司 在电压转换器启动阶段抑制电流过大的电路及方法
CN105759135B (zh) 2014-12-17 2018-11-13 万国半导体(开曼)股份有限公司 在反激转换器中判断负载状态的电路及方法
CN105763061B (zh) 2014-12-17 2018-05-29 万国半导体(开曼)股份有限公司 反激转换器输出电流计算电路及计算方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014178A (en) * 1990-05-14 1991-05-07 Power Integrations, Inc. Self powering technique for integrated switched mode power supply
US5285369A (en) * 1992-09-01 1994-02-08 Power Integrations, Inc. Switched mode power supply integrated circuit with start-up self-biasing
US5477175A (en) 1993-10-25 1995-12-19 Motorola Off-line bootstrap startup circuit
JPH10243555A (ja) * 1997-02-21 1998-09-11 Oki Electric Ind Co Ltd 突入電流制限回路
US5892389A (en) * 1997-06-03 1999-04-06 Motorola, Inc. Method and circuit for current limiting of DC-DC regulators
JP2000023461A (ja) * 1998-07-02 2000-01-21 Hitachi Ltd 電源回路
US5973942A (en) 1998-07-10 1999-10-26 Rosemount Inc. Start up circuit for DC powered field instrument
JP3664061B2 (ja) * 1999-12-28 2005-06-22 日産自動車株式会社 電流制御型半導体素子用駆動回路
WO2001078222A1 (en) * 2000-04-10 2001-10-18 Koninklijke Philips Electronics N.V. On chip current source
DE60014357T2 (de) * 2000-07-18 2005-11-03 Stmicroelectronics S.R.L., Agrate Brianza Anlaufschaltung für Schaltnetzteile
US6775164B2 (en) * 2002-03-14 2004-08-10 Tyco Electronics Corporation Three-terminal, low voltage pulse width modulation controller IC

Also Published As

Publication number Publication date
US6940320B2 (en) 2005-09-06
WO2005038548A3 (en) 2005-09-01
EP1673850A2 (en) 2006-06-28
HK1097114A1 (en) 2007-06-15
EP1673850B1 (en) 2019-09-25
EP2367273A2 (en) 2011-09-21
TWI342124B (en) 2011-05-11
EP2367273A3 (en) 2017-06-28
US20050077933A1 (en) 2005-04-14
KR20070040746A (ko) 2007-04-17
WO2005038548A2 (en) 2005-04-28
JP2007508800A (ja) 2007-04-05
CN1856928B (zh) 2012-11-07
JP4646917B2 (ja) 2011-03-09
KR101165282B1 (ko) 2012-07-23
KR101045198B1 (ko) 2011-06-30
CN1856928A (zh) 2006-11-01
EP2367273B1 (en) 2020-04-08
TW200514357A (en) 2005-04-16

Similar Documents

Publication Publication Date Title
KR101165282B1 (ko) 전력 제어 시스템 개시 방법 및 회로
US6738272B2 (en) Charge pump rush current limiting circuit
KR101285573B1 (ko) 스위칭 전원 공급 제어기 및 그 방법
US8018214B2 (en) Regulator with soft-start using current source
US7554367B2 (en) Driving circuit
US8022679B2 (en) Systems and methods for fast switch turn on approximating ideal diode function
US9000811B2 (en) Driver circuit with controlled gate discharge current
US8264807B2 (en) Start-up in-rush current protection circuit for DCDC converter
CN110198123B (zh) 稳压系统、稳压芯片以及稳压控制方法
KR20210048536A (ko) 고-전류 구동기의 GaN 기반 페일-세이프 셧다운
US20050122089A1 (en) Power supply apparatus and power supply control device
KR101097031B1 (ko) 저전력의 저전압 검출 방법, 저전력의 전압 검출 회로 및 저전력 전압 검출 회로 형성 방법
JP2007074874A (ja) 電源装置
US7176657B2 (en) Capacitor charging circuit with a soft-start function
US9219352B2 (en) Power off delay circuit and method, and audio system with power off delay
US11563371B2 (en) Switching control circuit and power supply circuit
JPH06276677A (ja) 突入電流防止回路
JP2003324941A (ja) 電源装置
US6806749B2 (en) Circuit arrangement and method for generating a time-limited signal
US20100295835A1 (en) Voltage Boosting Circuit and Display Device Including the Same
KR100603420B1 (ko) 스위칭 모드 파워 서플라이
JP2023168928A (ja) 過電流保護回路
KR101298565B1 (ko) 전압 공급 회로 및 방법
JP3671796B2 (ja) 電流制御型素子用駆動装置
JP2003061337A (ja) 半導体スイッチのゲート駆動回路

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8