JP2007507200A - スイッチモード電力変換器 - Google Patents

Abstract

負荷線調整されるスイッチモード電力変換器は、出力電圧（Ｖｏ）と出力電流（Ｉｏ）とを、負荷（Ｚｏ）に供給する。電力変換器は、インダクタ（Ｌ）と、インダクタ（Ｌ）に結合されたスイッチ（ＳＷ２）と、第１のインピーダンス（Ｚ１，Ｒｓ，Ｒｃｕ）と、第２のインピーダンス（Ｚ２，Ｒｓ）と、電力変換器コントローラ（１０）とを備える。電力変換器コントローラ（１０）は、第１の電流（１１）についての瞬間情報（ＳＩ）を得る第１の感知回路（１００）を備え、第１の電流（１１）は、第１のインピーダンス（Ｚ１）を流れ、出力電流（Ｉｏ）に関連する。ゼロ負荷電圧（ＶＩＤ）と出力電圧（Ｖｏ）の差が決定（１０１）され、差分レベル（ＦＤ）を得る。第２の感知回路（１０２）は、第２の電流（１２）についてのさらなる情報（ＦＩ）を供給し、第２の電流（１２）は、第２のインピーダンス（Ｚ２，Ｒｓ）を流れ、第１の電流（１１）に関連する。積分器（１０３）が、さらなる情報（ＦＩ）と差分レベル（ＦＤ）の差を積分し、補正信号（ＣＳ）を得る。スイッチコントローラ（１０４，１０５）が、差分レベル（ＦＤ）と、瞬間情報（ＳＩ）と、補正信号（ＣＳ）とを受信し、スイッチ（ＳＷ２）を制御して、安定状態のほぼゼロの補正信号（ＣＳ）を得る。

Description

本発明は、負荷線調整されるスイッチモード電力変換器、複数のそのようなスイッチモード電源を備えたマルチフェーズ型スイッチモード電力変換器、スイッチモード電力変換器またはマルチフェーズ型スイッチモード電力変換器を備えた電子装置、電力変換器を制御するための電力コントローラ、およびマルチフェーズ型スイッチモード電力変換器を制御するための電力変換器コントローラに関する。

ＰＣとも呼ばれるパーソナルコンピュータ内のプロセッサの電源電圧は、現在、主電圧を５Ｖまたは１２Ｖの安定化ＤＣ電圧に変換する第１の電力変換ユニットと、このＤＣ電圧をプロセッサ向けの電源電圧に変換する第２の電力変換器との直列配置により生成されている。第２の電力変換器は、好ましくは、プロセッサの近くに配置され、低い出力電圧、例えば１．５Ｖを供給する必要がある。この第２の電力変換器は、一般的に、電圧調整器（ＶＲ：Voltage Regulator）、電圧調整器モジュール（ＶＲＭ：Voltage Regulator Module）、電圧調整器ダウン（ＶＲＤ：Voltage Regulator Down）、またはポイントオブロード（ＰＯＬ）変換器と呼ばれる。以下、ＶＲＭという略語を使用する。

ＰＣ用の現存するプロセッサ、および予想されるプロセッサに供給される電力は、非常に厳しい特性を満たす必要がある。ＶＲＭ出力電流範囲は、５Ａ〜１００Ａをカバーする必要があり、ＶＲＭは、電流を５０Ａ／μｓまでの速度で出力バッファキャパシタに供給できる必要があり、一方で、プロセッサは、負荷電流を４００Ａ／μｓの速度まで急変させる場合がある。ＶＲＭに要求される出力インピーダンスは、ＶＲＭの出力において電流−電圧特性の傾斜を示す負荷線によって定義される。負荷線に関する厳しい要求を満たすために、ＶＲＭ内の出力電流およびＶＲＭの出力電圧の正確な測定が必要とされる。

種類番号ＳＣ２４３３として市販されている、セムテック（Semtech）の集積化ＶＲＭコントローラは、電流制御モードで動作するものである。このコントローラは、複数の並列のダウン変換器出力ステージを操作することができる。異なる出力ステージのオン時間は、互いに対して等距離でシフトされ、これにより、それぞれが、互いに対してシフトされた期間中、電流を入力から負荷へ供給する。これは、出力電圧のリップルを最小にする。インダクタ内の電流は、ＶＲＭの１２Ｖ入力ラインにおける単一の感知抵抗器によって感知される。異なるダウン変換器のフェーズの重複が起こらない場合、単一の感知抵抗器は、連続するフェーズの間に流れる電流についての情報を提供する。これは、本質的に良好な負荷共有および過電流保護を提供する。誤差増幅器は、ＶＲＭの基準電圧と実際の出力電圧の間の差を増幅し、誤差電圧を得る。基準電圧は、変換器がゼロ負荷で供給すべき電圧である。ダウン変換器のそれぞれは、制御ＦＥＴと、同期ＦＥＴとを備え、これらの主電流経路が、直列に配置され、ＤＣ入力電圧を受信する。インダクタが、主電流経路の接点と出力負荷の間に接続される。制御ＦＥＴは、ＤＣ入力電圧とインダクタの間に配置される。電源入力ラインにおいて単一の電流感知抵抗器を使用することで、入力ラインにおける電流の値の測定が可能となる。しかしながら、入力ラインにおける電流の形状は、非常に急で大きなステップを示す。それは、制御ＦＥＴが、完全なインダクタ電流を切り替えるからである。感知抵抗器の寄生インダクタンスが、誤差電圧を導入し、これはフィルタすることが困難である。これらの効果は、電力変換器の制御を不正確にし、要求される負荷線からの偏差をもたらす。加えて、制御ＦＥＴのドレインからこの単一の感知抵抗器への比較的長い距離が、大きな寄生インダクタンスを導入し、この寄生インダクタンスが、多量のリンギング（ringing）を生じさせる。

本発明の目的は、負荷線挙動の正確さが改善された電力変換器を提供することである。

本発明の第１の態様は、請求項１に記載のスイッチモード電力変換器を提供する。本発明の第２の態様は、請求項２３に記載のマルチフェーズ型スイッチモード電力変換器を提供する。本発明の第３の態様は、請求項２４に記載の電子装置を提供する。本発明の第４の態様は、請求項２６に記載の、電力変換器を制御する電力変換器コントローラを提供する。本発明の第５の態様は、請求項２７に記載の、マルチフェーズ型スイッチモード電力変換器を制御するための電力変換器コントローラを提供する。本発明の有利な実施形態は、従属請求項に定義される。

本発明の第１の態様に係るスイッチモード電力変換器は、負荷線調整を有する。コントローラが、インダクタに結合されたスイッチを、一般的な方法で制御し、インダクタを通る周期的に変化する電流を得る。電力変換器コントローラは、第１のインピーダンスを流れる第１の電流についての瞬間情報を得る第１の感知回路を備える。第１の電流は、出力電流に関連しており、瞬間情報を電力変換器の調整に使用できるようになっている。瞬間情報は、アナログ電流または電圧、あるいはアナログ電流または電圧を表す一連の数字であってもよい。

基準電圧と出力電圧の差は、差分信号と呼ばれる。基準電圧は、電力変換器が負荷線に従って供給すべきゼロ負荷電圧に関連する。第２の感知回路が、第２のインピーダンスを流れる第２の電流についてのさらなる情報を得る。第２の電流は、第１の電流、したがって出力電流に関連する。積分器は、さらなる情報と差分信号の差を積分し、補正信号を得る。さらなる情報は、アナログ電流または電圧、あるいはアナログ電流または電圧を表す一連の数字であってもよい。

スイッチコントローラは、差分信号、瞬間情報および補正信号を使用してスイッチを制御する。差分信号および瞬間情報は、周知のやり方で使用され、電流調整される電力変換器が得られる。補正信号は、スイッチコントローラに影響を与え、安定状態のほぼゼロの補正信号を得る。

したがって、追加の電流感知が提供され、これは、電流の通常の感知に生じる誤差の補正に使用される。通常の電流の感知は、電力変換器における電流についての瞬間情報を提供する第１の電流の感知であり、電力変換器を高速制御ループで調整可能にする。追加の電流感知は、さらなる情報を提供する第２の電流の感知である。積分動作により、このさらなる情報は、第２のインピーダンスの両端の電圧における障害を平均化し、したがって、変換器においてより正確な電流の表現を提供する。しなしながら、変換器における電流のこの平均化された表現は、電流変動についての第１の反応を得るために高速制御ループにおいて使用することはできない。この平均化された表現は、瞬間電流の不正確な振幅またはレベルの補正に使用される。明らかとなるように、これは、いくつかのやり方で達成できる。感知された瞬間電流の振幅を実際に補正することは、必要ではない。

通常の高速制御ループは、高速かつ不正確な回路により実現することができる。高速回路の不正確さは、低速補正ループによって補正される。低速補正ループの低帯域幅回路は、高速制御ループの高速回路よりも少ない労力で、非常に正確にすることができる。

請求項２に記載の本発明に係る実施形態において、瞬間情報は、瞬間情報を使用して電力変換器を瞬間的に調整するのに適した帯域幅を有する。知られているように、電流についての瞬間情報は、各スイッチングサイクル中に、電力変換器を、電流が差分信号のレベルに達した際にスイッチをオフにすることによって制御するために使用される。さらなる情報は、第２の電流への障害が積分によって最小化されるような、瞬間情報の帯域幅よりも低い帯域を有する。したがって、さらなる情報と差分信号の差を使用してスイッチを制御し、瞬間情報の不正確なレベルを補正する制御ループは、比較的に低速のループである。低速制御ループは、障害が積分されることから、さらなる情報の値を正確に決定することができる。さらに、より低い帯域幅の回路を、高い正確さを得るためにより容易に設計することができる。第２の電流が、第１の電流に関連するため、第２の電流の値は、第１の電流の値を表すものとなる。

請求項３に記載の本発明に係る実施形態において、スイッチコントローラは、第１の駆動信号および第２の駆動信号を受信し、第１の駆動信号のレベルが第２の駆動信号のレベルに達した際に、スイッチを操作する駆動器を備える。通常、ダウン変換器において、スイッチは、制御スイッチであり、制御スイッチは、第１の駆動信号が第２の駆動信号と等しくなる実質的な時点にオフにされる。しかしながら、他の電力供給トポロジーにおいては、他のスイッチを含んでもよく、このスイッチがオフまたはオンのどちらかにされる。補正回路は、補正信号を受信し、次のいずれかの補正を行なう。
（ｉ）瞬間情報を補正して、補正された瞬間情報を得る。第１の駆動信号は、補正された瞬間情報であり、第２の駆動信号は、差分信号である。したがって、制御スイッチは、感知された電流の補正された値が、ゼロ負荷電圧と出力電圧の差のレベルに達した時点で、オフにされる。
（ｉｉ）差分信号を補正して、補正された差分信号を得る。第１の駆動信号は、瞬間情報であり、第２の駆動信号は、補正された差分信号である。したがって、制御スイッチは、感知された電流の値が、ゼロ負荷電圧と出力電圧の補正された差のレベルに達した時点でオフにされる。
（ｉｉｉ）瞬間情報を補正して、補正された瞬間情報を得、かつ差分信号を補正して、補正された差分信号を得る。ここで、第１の駆動信号は、補正された瞬間情報であり、第２の駆動信号は、補正された差分信号である。

請求項４に記載の本発明に係る実施形態において、乗算器が、差分信号および補正信号を受信し、補正された差分信号を供給する。乗算器は、差分信号を、補正信号により決定された係数によって乗算する。または、言い換えれば、差分信号のレベルは、補正信号により決定された係数により乗算され、補正されたレベルを得る。

請求項５に記載の本発明に係る実施形態において、乗算器は、瞬間情報および補正信号を受信し、補正された瞬間情報を供給する。乗算器は、瞬間情報を、補正信号により決定された係数により乗算する。または、言い換えれば、瞬間情報の振幅は、補正信号により制御される。

請求項６に記載の本発明に係る実施形態において、オフセット導入回路が、差分信号および補正信号を受信し、補正された差分信号を供給する。オフセット導入回路は、補正信号により決定された量での差分信号のＤＣシフトを発生させる。または、言い換えれば、差分信号のレベルは、補正信号により決定された係数のオフセットを得る。

請求項７に記載の本発明に係る実施形態において、オフセット導入回路は、瞬間情報および補正信号を受信し、補正された瞬間情報を供給する。オフセット導入回路は、補正信号により決定された量での瞬間情報のＤＣシフトを発生させる。

請求項８に記載の本発明に係る実施形態において、電力変換器コントローラは、電力変換器の負荷条件を決定する負荷決定回路を備える。積分器は、負荷条件が所定の負荷条件より上である場合にのみ、補正信号を決定する。負荷条件が、負荷が実質的にゼロよりも高いこの所定の負荷条件より上である場合、負荷線は、比較的高い出力電流のために補正される。このような補正作用は、主として負荷線の傾斜に効果を、低い電流での出力電圧に少ない効果を有する。

請求項９に記載の本発明に係る実施形態において、電力変換器コントローラは、電力変換器の負荷条件を決定する負荷決定回路を備える。積分器は、負荷条件が所定の負荷条件より下である場合にのみ補正信号を決定する。負荷条件が、負荷がゼロに近いこの所定の負荷条件より下である場合、負荷線は、比較的低い出力電流のために補正される。このような補正作用は、主として負荷線の開始値に効果を有するが、負荷線の傾斜に実質的に効果を有しない。したがって、負荷線のＤＣオフセットが調整される。

請求項１０に記載の本発明に係る実施形態において、電力変換器コントローラは、低速ループを使用して、負荷線のＤＣオフセットと傾斜の両方を制御する。ＤＣオフセットは、低負荷条件で決定された、積分された信号によって制御される。傾斜は、高負荷条件で決定された、積分された信号によって制御される。これは、負荷線の非常に正確な制御を提供する。

請求項１１に記載の本発明に係る実施形態において、異なる期間中に異なる出力負荷条件に応じて、積分器により決定される異なる制御信号が、記憶される。両方の制御信号が、乗算器およびオフセット決定回路を正しい期間に記憶された値によって制御するために、継続的に使用可能である。オフセットおよび利得調整のための低速制御ループを、個別の回路とすることができ、あるいは共通の回路を適用することができる。これは、調整信号の補正が、異なる負荷条件、よって異なる時間スロットに行なわれるためである。

請求項１２に記載の本発明に係る実施形態において、電力変換器の負荷条件が、出力電圧のレベルと基準レベル、出力電流のレベルまたは出力電流に関連する電流のレベルと基準レベル、あるいは差分信号のレベルと基準レベルを比べることにより決定される。

請求項１３に記載の本発明に係る実施形態において、第１のインピーダンスおよび第２のインピーダンスは、同じインピーダンスであり、その結果、第１の電流および第２の電流は、同じ電流となる。第１の感知回路は、この電流の瞬間情報を比較的高い帯域幅で得、第２の感知回路は、更なる情報を比較的低い帯域幅で得る。したがって、さらなる情報は、瞬間情報の平均化または積分されたバージョンである。感知されたインピーダンスを通る電流の瞬間値を使用して、電力変換器を高速制御ループにおいて調整する。感知インピーダンスを通る電流の平均値を使用して、高速制御ループを、瞬間感知された電流における誤差が減少するように補正する。この実施形態は、単一の感知抵抗器のみを必要とするという利点を有する。

請求項１４に記載の本発明に係る実施形態において、第１のインピーダンスは、スイッチの主電流経路のインピーダンスである。スイッチがＦＥＴである場合、このインピーダンスは、Ｒｄｓ−ｏｎと呼ばれる。Ｒｄｓ−ｏｎの値は、比較的大きな拡がりおよび温度感度を示す。ＦＥＴのドレインソースの両端の電圧を、高速制御ループにおいて使用することができる。それは、この電圧が、変換器における電流を瞬間的に表すものであり、変換器の出力電流に関連するからである。ＦＥＴの両端の電圧は、ＦＥＴがオンである場合にのみ有用である。さらなる情報を使用して、ＦＥＴの両端の電圧の不正確さが補正される。さらなる情報と差分信号の差の積分は、ＦＥＴのオン期間中にのみ意味がある。積分器を、このオン期間中にのみ積分するようにゲートすることが可能であり、あるいは、積分器に供給される信号を、オン期間の外側でゼロ値を持つようにゲートすることが可能である。

この実施形態は、スイッチの固有のすでに利用可能な抵抗を使用するという利点を有する。この抵抗の不正確さは、追加の抵抗を用いることにより補正される。追加の抵抗の両端の情報を処理する帯域幅は、比較的低く、寄生により引き起こされる問題は少ない。

請求項１５に記載の本発明に係る実施形態において、第１のインピーダンスが、インダクタと直列に配置される。第１のインピーダンスは、ＩＣまたはプリント基板における不正確なディスクリート抵抗器またはトラックであってもよい。この抵抗器の値は、比較的大きな拡がり、寄生要素、および温度感度を持つ場合がある。抵抗器の両端の電圧は、高速制御ループに使用される。それは、この電圧が、変換器における電流を瞬間的に表すものであり、変換器の出力電流に関連するからである。電流の感知への抵抗器の適用には一般的であるように、寄生により引き起こされる望まれない信号を減少させるために、抵抗器の両端での信号に、いくつかのフィルタリングを適用してもよい。しかしながら、通常必要とされるほど正確に補償する必要はない。さらなる情報は、抵抗器の両端の電圧の不正確さの補正に使用される。

請求項１６に記載の本発明に係る実施形態において、第２のインピーダンスが、電力変換器の入力と、スイッチＳＷ２の主電流経路の間に配置され、電力変換器の平均入力電流を感知する。この平均電流は、出力および入力電圧比および変換器の効率によって、平均出力電流に関連する。第２のインピーダンスは、入力電流の周波数スペクトルが、出力電流またはスイッチを介した電流に対して、低周波であるという利点を有する。さらに、入力電流のＲＭＳ値が低く、したがって、より安価な抵抗器を用いることができる。

請求項１７に記載の本発明に係る実施形態において、スイッチモード電力変換器は、制御スイッチおよび同期スイッチを有する周知のダウン変換器を備える。共通の抵抗器が、制御スイッチの主電流経路と直列に配置される。

請求項１９または請求項２２に記載の本発明に係る実施形態において、第２の感知回路と、差決定回路が、電流を供給し、これらの電流をキャパシタに積分して、補正信号を得る。通常、第１のキャパシタが利得調整のために必要とされ、第２のキャパシタが、オフセット調整に必要とされる。これは、差分を積分するための積分器が、非常に簡素であるという利点を有する。キャパシタの代わりに、より複雑な積分ネットワークを使用してもよい。

請求項２０に記載の本発明に係る実施形態において、第２のインピーダンスは、平均電流を運ぶ。このことは、この電流が、完全なスイッチング期間の間、有効であるという利点を有する。

本発明の第２の態様に係るマルチフェーズ型スイッチモード電力変換器は、マルチフェーズ型スイッチモード電力変換器の合計電流の単一の正確な感知のみを必要とする、という利点を有する。この正確な感知は、マルチフェーズ型スイッチモード電力変換器の各スイッチモード電力変換器において行なわれる不正確な感知を補正するために用いられる。スイッチモード電力変換器のそれぞれにおける不正確な感知を行なって、これらのスイッチモード電力変換器のそれぞれを高速制御ループで制御できるようにする。

本発明のこれらおよび他の態様は、以下に記載の実施形態から、より明らかとなり、かつこれらを参考にして、説明される。

図１は、負荷線調整を含むピーク電流モード制御式ダウン変換器を有する、従来技術の家庭用電子装置を示している。主電源ＭＰＳは、主入力電圧ＭＩＶを受信し、ＤＣ入力電圧Ｖｉを電流制御式ダウン変換器に供給する。ダウン変換器を、さらに電力変換器と呼ぶ。ＤＣ入力電圧Ｖｉは、制御ＦＥＴ ＳＷ２と同期ＦＥＴ ＳＷ１の主電流経路の直列配置を通して受信される。インダクタＬと感知インピーダンスＺ１の直列配置が、主電流経路の接合点と電力変換器の出力との間に配置され、電力変換器の出力は、電子装置の回路ＵＰに対して、出力電圧Ｖｏを供給する。回路ＵＰは、マイクロプロセッサであってもよい。キャパシタＣｏが、電力変換器の出力に接続される。感知インピーダンスＺ１は、一般に、高品質のディスクリート抵抗器である。この抵抗器は、正確な電流感知を可能としなければならない。正確な電流感知とは、感知インピーダンスＺ１の両端の電圧Ｖ１の形状と値が、電力変換器を調整する高速な制御ループの制御を可能にするために十分に正確であることを意味する。このような高品質の抵抗器は、したがって、低い寄生インダクタンスを持たなければならず、高出力に耐えられる必要がある。高い正確さのために、いわゆる４点感知を使用する必要がある。すべてのこれらの要件は、感知抵抗器を、高価で問題のある要素にしてしまう。

高速制御ループは、演算増幅器ＡＭ１，ＡＭ２，ＡＭ３と、セット−リセットフリップフロップＳＲＦＦとを備える。増幅器ＡＭ１は、感知インピーダンスＺ１の両端に接続された入力を有し、これにより、感知インピーダンスＺ１を流れる電流Ｉ１により生じた電圧Ｖ１を感知する。感知インピーダンスＺ１の両端の電圧Ｖ１は、感知インピーダンスＺ１の直列インダクタンスにより生じるものなどの寄生効果の影響を受ける。増幅器ＡＭ１が、増幅係数Ａ１を有する場合、この増幅器ＡＭ１の出力電圧ＳＩは、Ａ１、Ｚ１およびＩ１の倍数となる。増幅器ＡＭ２は、電力変換器の出力に接続され出力電圧Ｖｏを受信する反転入力と、基準電圧ＶＩＤを受信する非反転入力と、出力電圧ＦＤを供給する出力とを有する。基準電圧ＶＩＤは、ピーク電流モード制御原理の適用により導入されるオフセットから離れて、要求される負荷線によって規定された電力変換器の無負荷電圧となるように選択される。これは、事実上、基準電圧ＶＩＤに等しくない無負荷出力電圧Ｖｏを意味する。リップル電流値に比例する補償電圧または電流ソースの挿入などの既知の手段を適用して、無負荷出力電圧を、ＶＩＤに等しくすることができる。この既知の偏差、およびその解決策は、さらなる説明では無視するものとし、無負荷という用語は、そのように解釈されるべきである。増幅器ＡＭ２が、増幅係数Ａ２を有する場合、出力電圧は、ＦＤ＝Ａ２（ＶＩＤ−Ｖｏ）である。したがって、増幅器ＡＭ１の出力電圧ＳＩは、感知インピーダンスＺ１を介した電流Ｉ１についての瞬間情報であり、出力電圧ＦＤは、差分信号である。

増幅器ＡＭ３は、差分信号ＦＤを受信する反転入力と、瞬間情報ＳＩを受信する非反転入力と、リセット信号ＲＳを供給する出力とを有する。セット−リセットフリップフロップＳＲＦＦは、リセット信号ＲＳを受信するリセット入力Ｒと、クロック信号ＣＬＫを受信するセット入力Ｓと、制御ＦＥＴ ＳＷ２のゲートに結合された非反転出力Ｑと、同期ＦＥＴ ＳＷ１のゲートに結合された反転出力Ｑｉとを有する。電力変換器の動作を、図２に関連して説明する。

図２は、従来技術の電流制御式ダウン変換器における信号を、その動作を説明するために示している。

図２Ａは、要求される負荷線ＬＬを示す出力電圧Ｖｏ対出力電流Ｉ１のグラフを示している。負荷線ＬＬは、無負荷値ＶＩＤでの出力電流Ｉ１のゼロ値で開始する。出力電流Ｉ１の値Ｉ１，１に対して、出力電圧Ｖｏは、値Ｖｏ，１を持つべきである。無負荷値ＶＩＤと値Ｖｏ，１の間の差を、ドループ電圧（droop voltage）Ｖｄｒと呼ぶ。

図２Ｂは、増幅器ＡＭ１およびＡＭ２の出力信号ＳＩおよびＦＤそれぞれを、時間の関数として示している。鋸歯状の瞬間情報ＳＩは、感知インピーダンスＺ１を通じた鋸歯状の電流Ｉ１を、この感知インピーダンスが理想的な抵抗器である場合に、表す。電流Ｉ１は、制御ＦＥＴ ＳＷ２のオフ期間中、減少し、制御ＦＥＴ ＳＷ１のオン期間中、増加する。オフ期間は、時点ｔ１から時点ｔ２まで続く。オン期間は、時点ｔ２から時点ｔ３まで続く。オフ期間は、オン期間に対して比較的長く続く。これは、電力変換器が、出力電圧Ｖｏと入力電圧Ｖｉの比率が比較的小さいダウン変換器だからである。制御ＦＥＴ ＳＷ２および同期ＦＥＴ ＳＷ１は、逆の制御信号ＱおよびＱｉを、それぞれのゲートに受信する。したがって、同期ＦＥＴは、制御ＦＥＴがスイッチオフされると導通となり、同期ＦＥＴは、制御ＦＥＴがオンにされると非導通となる。

時点ｔ２におけるオン期間の開始は、セット−リセットフリップフロップＳＲＦＦを設定するクロック信号ＣＬＫによって決定される。通常、クロック信号ＣＬＫは、固定の反復期間を有する反復信号であり、一般にオシレータによって生成される。差分信号ＦＤは、無負荷基準電圧ＶＩＤと実際の出力電圧Ｖｏの瞬間的な差分を示す。図２Ｃに示されるように、増幅器ＡＭ３は、瞬間情報ＳＩのレベルが差分信号ＦＤのレベルに達した際に、時点ｔ１およびｔ３においてリセットパルスＲＳを供給する。このリセットパルスＲＳは、セット−リセットフリップフロップに、そのＱ出力をリセットさせ、かつそのＱｉ出力をセットさせ、制御スイッチＳＷ２は、オフにされる。

したがって、エネルギーがインダクタＬに保存される制御スイッチＳＷ２のオン期間の持続時間は、電流Ｉ１が、無負荷出力電圧ＶＩＤと実際の出力電圧Ｖｏの差に依存するレベルに達した時点によって決定される。図２に示される例では、安定した状況において、増幅係数Ａ１およびＡ２が、電流Ｉ１の平均電流Ｉ１，１において出力電圧Ｖｏ，１が生じるように選択される。例えば、５０Ａの平均電流Ｉ１，１において、ドループ電圧Ｖｄｒが７５ｍＶであり、係数Ａ１およびＡ２をそのように選択することが要求されるとする。しかしここで、一時的な障害により、ドループ電圧が前記７５ｍＶから逸れるとする。これは、例えば、差分レベルＦＤが高すぎることを意味し、電流Ｉ１が、出力負荷ＵＰにより要求されるよりもずっと高く上昇することを可能にし、これは、出力電圧Ｖｏの増加を引き起こす。ここで、差分ＦＤが減少し、したがって、電流Ｉ１の最大レベルが減少する。出力電圧Ｖｏは変化し、電流Ｉ１の最大レベルは、安定した状況において、５０Ａの電流Ｉ１の平均値においてドループ電圧Ｖｄｒが再び７５ｍＶとなるまで減少する。

負荷により要求される出力電流Ｉ１が増加した場合、出力電圧Ｖｏの実際のレベルは減少し、したがって、差分ＦＤが増加して、リセットパルスＲＳが、電流Ｉ１のより高いレベルで生成される。その結果、制御スイッチＳＷ２のオン期間が増加し、より多くのエネルギーがインダクタＬに保存され、したがって、出力電圧Ｖｏが上昇を始める。差分ＦＤは減少し始め、オン期間は、電流Ｉ１のより高いピーク値およびより高い差分ＦＤで、したがって出力電圧Ｖｏのより低い値で、新たな安定状況が達成されるまで、要求される負荷線にしたがって減少する。

図３は、他の従来技術の電流制御式ダウン変換器を示している。ＤＣ入力電圧Ｖｉが、制御ＦＥＴ ＳＷ２および同期ＦＥＴ ＳＷ１の主電流経路の直列配置を通して結合される。インダクタＬが、主電流経路の接合点と、出力電圧Ｖｏを供給する電力変換器の出力の間に配置される。キャパシタＣｏが、電力変換器の出力に接続される。感知抵抗器Ｒｓが、制御ＦＥＴ ＳＷ２のドレイン経路に配置される。演算増幅器ＡＭ４が、ノードＮ１に結合される入力と、基準電圧レベルＶＩＤを受信する入力と、ＦＥＴ ＳＷ３のゲートに結合される出力とを有する。ＦＥＴ ＳＷ３は、ノードＮ１に接続されるソースと、ノードＮ２に接続されるドレインとを有する。抵抗器Ｒ１は、ノードＮ１と電力変換器の出力の間に配置される。増幅器ＡＭ５は、ノードＮ２に結合される入力と、感知抵抗器Ｒｓと制御ＦＥＴ ＳＷ２のドレインの接合点に結合される入力と、セット−リセットフリップフロップＳＲＦＦのリセット入力Ｒに接続される出力とを有する。抵抗器Ｒ２は、ノードＮ２と、入力電圧Ｖｉが存在する電力変換器の入力との間に配置される。セット−リセットフリップフロップＳＲＦＦは、クロック信号ＣＬＫを受信するセット入力Ｓと、制御ＦＥＴ ＳＷ２のゲートに結合される非反転出力Ｑと、同期ＦＥＴ ＳＷ１のゲートに結合される反転出力Ｑｉとを備える。感知抵抗器Ｒｓを通る電流は、Ｉｓで示され、抵抗器Ｒ１を通る電流は、ＩＲ１で示される。

増幅器ＡＭ４は、安定状態の状況において、その両方の入力における電圧が無負荷電圧ＶＩＤに等しくなるような、高い増幅係数を有する。したがって、抵抗器Ｒ１を通じた電流ＩＲ１が、出力電圧Ｖｏと基準電圧ＶＩＤの差によって決定される。この電流ＩＲ１は、抵抗器Ｒ２の両端の電圧レベルを、次式と等しくする。
Ｖ２＝Ｒ２／Ｒ１（ＶＩＤ−Ｖｏ）

実際に、ノードＮ２における電圧は、基準電圧ＶＩＤと実際の出力電圧Ｖｏの差を示す情報であり、差分信号ＦＤと呼ばれる。

感知抵抗器Ｒｓの両端の電圧Ｖｓは、感知抵抗器Ｒｓの両端の電圧の感知が完璧である場合、感知抵抗器Ｒｓを通る電流の形状を有する。実際の実施においては、感知抵抗器Ｒｓは、低域通過フィルタによって補償できる寄生インダクタンスを有する。しかしながら、許容度のために、低域通過フィルタによる最適な補償は可能ではない。このような低域通過フィルタは、Ｒｓの両端のＶｓｅｎｓｅとＡＭ５の入力の間のＲＣ回路であってもよい。したがって、増幅器ＡＭ５の他方の入力における電圧は、電力増幅器における電流Ｉｓを示す情報であり、これを感知情報ＳＩと呼ぶ。

増幅器ＡＭ５は、感知情報ＳＩを、差分信号ＦＤと比較し、感知情報ＳＩのレベルが差分信号ＦＤのレベルに達する実質的な時点に、セット−リセットフリップフロップＳＲＦＦをリセットする。図３に示される従来の電流制御式ダウン変換器は、図１に示される従来技術の電流制御式ダウン変換器とは異なるトポロジーを有しているが、同じやり方でリセット信号ＲＳを生成する。増幅器ＡＭ５は、その入力において、図１の増幅器ＡＭ３の入力における信号のように、等しい信号を使用する。図３に示される従来技術の電流制御式ダウン変換器の動作は、したがって、図１に示される従来技術の電流制御式ダウン変換器の動作と同じである。

図４は、本発明の実施形態に係る、電流制御式ダウン変換器を示している。電力変換器は、ＤＣ入力電圧Ｖｉを受信する入力を備える。感知インピーダンスＺ２が、入力とノードＮ１０の間に配置される。制御ＦＥＴ ＳＷ２の主電流経路が、ノードＮ１０とノードＮ１１の間に配置される。同期ＦＥＴ ＳＷ１の主電流経路が、ノードＮ１１とグランドの間に配置される。インダクタＬが、ノードＮ１１とノードＮ１２の間に配置される。感知インピーダンスＺ１が、ノードＮ１２と電力変換器の出力との間に配置され、電力変換器の出力は、出力電圧Ｖｏと出力電流Ｉｏを、平滑キャパシタＣｏと負荷Ｒｏとを備える出力インピーダンスＺｏに供給する。

感知回路１０２は、感知インピーダンスＺ２の両端の電圧を感知し、感知インピーダンスＺ２を通る電流Ｉ２を表す情報ＦＩを供給する。感知インピーダンスＺ２は、好ましくは抵抗器である。感知回路１０１は、基準電圧ＶＩＤと実際の出力電圧Ｖｏの差を表す差分信号ＦＤを供給する。基準電圧ＶＩＤは、負荷線によって要求される出力電圧Ｖｏの無負荷値である。積分器１０３は、情報ＦＩと差分信号ＦＤの差を積分し、補正信号ＣＳを供給する。感知回路１００は、感知インピーダンスＺ１の両端の電圧を感知し、感知インピーダンスＺ１を通る電流Ｉ１を表す情報ＳＩを供給する。

乗算器１０５は、補正信号ＣＳを受信する入力と、情報ＳＩを受信する入力と、補正された情報ＣＳＩを供給する出力とを有する。補正された情報ＣＳＩは、補正信号ＣＳによって決定される補正係数によって乗算された情報ＳＩである。したがって、補正信号ＣＳは、情報ＳＩの振幅を補正する。従来技術のダウン変換器でのように、スイッチコントローラ１０４が、基準電圧ＶＩＤの差を表す差分信号ＦＤを受信する。しかし、電力変換器における瞬間電流についての情報ＳＩの代わりに、ここで、補正係数により乗算された電力変換器における瞬間電流を表す補正された情報ＳＩが、受信される。また、スイッチコントローラ１０４は、クロック信号によりセットされ、補正された情報ＣＳＩのレベルが差分信号ＦＤのレベルに達する実質的な時点にリセットされる、従来技術のセット−リセットフリップフロップを備えてもよい。

実際に、従来技術との違いは、図４では電流Ｉ１である瞬間電流の不正確な感知が、より正確な他の電流Ｉ２を感知することにより正確となることであり、図４におけるこの他の電流は、Ｉ２である。他の感知電流ＦＩは、差分信号ＦＤと比較され、積分されて、不正確な電流Ｉ１の振幅を補正する補正信号ＣＳが得られる。電流Ｉ１の感知は、電流Ｉ１の形状に可能な限り類似する補正形状を有する情報ＳＩを得るために、高い帯域幅を持たなければならない。この瞬間電流情報ＳＩは、電力変換器の高速調整ループにおいて要求される。しかしながら、この高速ループは、瞬間電流情報ＳＩの振幅を補正信号ＣＳにより制御することで、より正確となる。補正信号ＣＳは、好ましくは、低速ループで決定され、低速ループは、情報ＦＩを積分して、電流Ｉ２および／またはインピーダンスＺ２の両端の電圧の感知における障害を平均化する。積分または平均化された制御信号ＣＳは、変換器における電流のレベルの近似を提供する。電力変換器の負荷線は、一時的な電流によってではなく、電力変換器における平均電流によって決定される。一時的な電流が用いられる場合、実際にはピーク電流が用いられる。また、一時的な電流における障害は、平均化されず、よってさらなる不正確さの原因となる。

乗算器１０５は、情報ＳＩが、スイッチコントローラ１０４に供給されるように、かつ差分信号ＦＤが、補正信号ＣＳによって乗算され、補正された差分信号ＣＦＤを得るように移動してもよい。この乗算器１０５の位置は、点線で示されている。また、情報ＳＩおよび差分信号ＦＤの両方を補正し、補正された情報ＣＳＩおよび補正された差分信号ＣＦＤをスイッチコントローラ１０４に供給することも可能である。

図４においては、制御ＦＥＴ ＳＷ２と同期ＦＥＴ ＳＷ１とを有するダウン変換器が示されているが、本発明は、電力変換器の要求される負荷線挙動を正確に得ることを可能とするために正確な電流感知が要求される、他の電力供給のトポロジーにも関係する。

図４において、差分信号ＦＤは、高速制御ループおよび補正ループの両方に対して同じであるが、異なる回路を使用して、異なる差分信号を供給することも可能である。正確度が高い低帯域幅の回路を使用して、非常に正確な差分信号ＦＤを積分器１０３に供給してもよいが、一方で、正確度が低い高帯域幅の回路を使用して、高速だが正確でない差分信号を、スイッチコントローラ１０４に供給する。

図５は、本発明の実施形態に係る電流制御式ダウン変換器を示している。図５は、図３に示されるダウン変換器トポロジーへの、図４に示される発明的着想の実施を示している。図３に示される同一の要素は、同一の参照符号を有する。図３に示される電力変換器に対して、感知回路１０１、感知回路１０２、キャパシタ１０３、および乗算器１０５が加えられる。

感知回路１０１は、電力変換器の出力電圧Ｖｏを受信するよう結合された入力と、ノードＮ１に結合され基準レベルＶＩＤを受信する入力と、差分信号ＦＤを差分電流として供給する出力とを有する。差分電流ＦＤは、基準信号ＶＩＤと出力電圧Ｖｏの実際の値との差を表し、ＦＤ＝Ｇｍ１×（ＶＩＤ−Ｖｏ）である。感知回路１０２は、感知抵抗器Ｒｓの両端の電圧Ｖｓを受信するよう結合された２つの入力と、情報電流としての電流情報ＦＩを供給する出力とを有する。情報電流ＦＩは、感知抵抗器Ｒｓを通る電流Ｉｓを表すものであり、ＦＩ＝Ｇｍ２×Ｒｓ×Ｉｓである。情報電流ＦＩと差分電流ＦＤの差が、キャパシタ１０３において積分され、修正電圧ＣＳを得る。積分器１０３は、当然ながら、単一のキャパシタよりも複雑な回路を備えてもよい。感知抵抗器Ｒｓは、インダクタＬに直列に配置してもよい。

乗算器１０５は、抵抗器Ｒ２とＦＥＴ ＳＷ３の主電流経路の間に挿入される。乗算器１０５は、抵抗器Ｒ１を通る電流ＩＲ１を、補正電圧ＣＳで示される補正係数ｇで乗算する。したがって、抵抗器Ｒ２を通る電流は、ｇ×ＩＲ１であり、ノードＮ２におけるレベルは、不正確な電流情報ＳＩを、この不正確さを減少させるノードＮ２のレベルと比較することで補正される。

あるいは、乗算器１０５を、信号ＳＩを運ぶラインに挿入し、この信号を、補正信号ＣＳに依存する補正係数により補正してもよく、これにより、電力変換器における電流ＩＳのこの瞬間的な表現の不正確な振幅を、この同一電流と差分電圧ＶＩＤ−Ｖｏの積分された差を使用することにより補正する。

同一の感知抵抗器Ｒｓを、電力変換器の高速制御ループにおいて用いられる瞬間情報ＳＩを得ること、およびこの高速制御ループのための補正係数を、低速補正ループを介して決定することの両方に用いることに留意されたい。補正係数を、瞬間情報ＳＩまたは差分信号ＦＤに加えてもよい。補正ループは、キャパシタ１０３が積分動作を行なうため、制御ループに対して比較的低速である。この積分動作は、電力変換器における電流Ｉｓのより良い平均値を提供し、寄生障害の影響を低くする。したがって、補正係数は、瞬間電流の不正確さを補正できるように、または少なくとも減少できるように決定される。

図６は、本発明の実施形態に係る電流制御式ダウン変換器を示している。図６は、図３に示されるダウン変換器トポロジーへの、図４に示される発明的着想の実施を示している。図３に示される同一の要素は、同一の参照符号を有する。図３に示される電力変換器に対して、感知回路１００、感知回路１０１、感知回路１０２、キャパシタ１０３、キャパシタＣｅおよび乗算器１０５が加えられる。

キャパシタＣｅは、制御ＦＥＴ ＳＷ２と感知抵抗器Ｒｓの接合点に配置される。実際には、このキャパシタＣｅは、供給電圧の局部デカプリングのために機能するため、大きな値を有する。図３における電流Ｉｓは、パルス電流であり、制御ＦＥＴ ＳＷ２がオープンの場合、ゼロであり、制御ＦＥＴ ＳＷ２が導通している場合、インダクタＬを通る電流とほぼ等しい。図３における電流Ｉｓは、したがって、制御ＦＥＴ ＳＷ２が導通している期間中は、瞬間電流である。図６における電流Ｉｓは、平均電流であり、インダクタＬを通る瞬間電流を表すものではない。この電流Ｉｓは、電力変換器を調整する高速制御ループにおいて使用することはできず、電力変換器の反応が遅すぎるものとなる。早い反応を得るために、インダクタＬを介した瞬間電流が、適切な位置で感知される。この感知された瞬間電流は、正確である必要はない。それは、感知電流Ｉｓを用いて、不正確さを補正できるからである。この適切な位置は、図６においては、制御ＦＥＴ ＳＷ２の主電流経路の両端であり、図７および図８においては、インダクタＬと直列の抵抗Ｒｃｕの両端である。しかし、例えば同期ＦＥＴ ＳＷ１と直列の位置など、他の適切な位置も可能である。

感知回路１００は、制御ＦＥＴ ＳＷ２のドレイン−ソース経路の両端の電圧ＶＳＷ２を受信するように結合された２つの入力と、電流情報ＳＩを供給する出力とを有する。情報ＳＩは、制御ＦＥＴ ＳＷ２の主電流経路を通る電流ＩＳＷ２を表すものである。

感知回路１０１は、抵抗器Ｒ１の両端に結合された２つの入力と、差分信号ＦＤを差分電流として供給する出力とを有する。差分電流ＦＤは、基準信号ＶＩＤと出力電圧Ｖｏの実際の値との差を表すものであり、ＦＤ＝Ｇｍ１×（ＶＩＤ−Ｖｏ）となる。

感知回路１０２は、感知抵抗器Ｒｓの両端の電圧Ｖｓを受信するように結合された２つの入力と、電流情報ＦＩを情報電流として供給する出力とを有する。情報電流ＦＩは、感知抵抗器Ｒｓを通る電流Ｉｓを表すものであり、ＦＩ＝Ｇｍ２×Ｒｓ×Ｉｓである。情報電流ＦＩと差分電流ＦＤの差は、キャパシタ１０３で積分され、補正電圧ＣＳが得られる。

乗算器１０５は、感知回路１００から情報ＳＩを受信し、補正された情報ＣＳＩを、抵抗器Ｒ２に接続されていない増幅器ＡＭ５の入力に供給する。乗算器１０５は、情報すなわち信号ＳＩを、補正電圧ＣＳで示される補正係数で乗算する。したがって、増幅器ＡＭ５のこの入力におけるレベルは、従来技術で見出されるように、不正確な電流情報ＳＩではなく、補正ループの補正信号ＣＳによって、より正確な電流情報ＣＳＩをノードＮ２におけるレベルと比較することにより、補正されている。

あるいは、乗算器１０５は、図５に示されるように抵抗器Ｒ２と直列に挿入してもよい。乗算器１０５は、また、増幅器ＡＭ５の入力に接続して、この入力における信号の振幅を制御させてもよい。

電力増幅器の高速制御ループで用いられるべき瞬間電流情報ＳＩは、不正確な感知抵抗器である制御ＦＥＴ ＳＷ２のＲｄｓ−ｏｎを用いて得られることに留意すべきである。より正確な抵抗器Ｒｓを用いて、高速制御ループのための補正係数が、低速補正ループを介して決定される。補正係数を、（図６に示されるように）瞬間情報ＳＩに、または、（図５に示されるように）差分信号ＦＤに加えてもよい。補正ループは、キャパシタ１０３が積分動作を行なうため、制御ループに対して比較的低速である。この積分動作は、電力変換器における電流Ｉｓのより良い平均値を提供し、寄生障害の影響を低くする。したがって、補正係数は、瞬間電流の不正確さを補償または少なくとも減少できるように決定される。再び、積分器１０３は、当然ながら、単一のキャパシタよりも複雑な回路を備えてもよい。

図７は、本発明の実施形態に係る電流制御式ダウン変換器を示している。図７は、図３に示されるダウン変換器トポロジーへの、図４に示される発明的着想の実施を示している。図３に示される同一の要素は、同一の参照符号を有する。図３に示される電力変換器に対して、感知回路１００、感知回路１０１、感知回路１０２、キャパシタ１０３、キャパシタＣｅおよび乗算器１０５が加えられる。

図６のように、キャパシタＣｅは、制御ＦＥＴ ＳＷ２と感知抵抗器Ｒｓの接合点に配置される。実際の実施では、このキャパシタＣｅは、大きな値を有する。図７における電流Ｉｓは、平均電流であり、インダクタＬを通る瞬間電流を表すものではない。電力変換器の制御ループの早い反応を得るために、インダクタＬを通る瞬間電流が、インダクタＬと直列の抵抗Ｒｃｕの両端で感知される。抵抗Ｒｃｕは、例えば、プリント回路基板上の銅トラック、あるいは集積回路のトラックまたは結合線であってもよい。抵抗Ｒｃｕの両端の電圧Ｖｃｕが、正確に感知される必要はない。不正確な感知は、補正信号ＣＳを生成する補正ループによって補償することができる。

感知回路１００は、抵抗Ｒｃｕの両端の電圧Ｖｃｕを受信するように結合された２つの入力と、瞬間電流情報ＳＩを供給する出力とを有する。情報ＳＩは、抵抗Ｒｃｕを通る電流Ｉｕを表すものである。

感知回路１０１は、抵抗器Ｒ１の両端に結合された２つの入力と、差分信号ＦＤを差分電流として供給する出力とを有する。差分電流ＦＤは、基準信号ＶＩＤと出力電圧Ｖｏの実際の値との差を表すものであり、ＦＤ＝Ｇｍ１×（ＶＩＤ−Ｖｏ）となる。

感知回路１０２は、感知抵抗器Ｒｓの両端の電圧Ｖｓを受信するように結合された２つの入力と、電流情報ＦＩを情報電流として供給する出力とを有する。情報電流ＦＩは、感知抵抗器Ｒｓを通る電流Ｉｓを表すものであり、ＦＩ＝Ｇｍ２×Ｒｓ×Ｉｓである。情報電流ＦＩと差分電流ＦＤの差は、キャパシタ１０３で積分され、補正電圧ＣＳが得られる。

乗算器１０５は、感知回路１００から情報ＳＩを受信し、補正された情報ＣＳＩを、抵抗器Ｒ２に接続されていない増幅器ＡＭ５の入力に供給する。乗算器１０５は、情報すなわち信号ＳＩを、補正電圧ＣＳで示される補正係数ｇで乗算する。したがって、増幅器ＡＭ５のこの入力におけるレベルは、従来技術の不正確な電流情報ＳＩではなく、補正ループの補正信号ＣＳによって、より正確な電流情報ＣＳＩをノードＮ２におけるレベルと比較することにより、補正されている。

あるいは、乗算器１０５は、図８に示されるように抵抗器Ｒ２と直列に挿入してもよい。

電力増幅器の高速制御ループで用いられるべき瞬間電流情報ＳＩは、不正確な感知抵抗器としての抵抗Ｒｃｕを用いて得られることに留意されたい。より正確な抵抗器Ｒｓを用いて、高速制御ループのための補正係数が、低速補正ループを介して決定される。補正係数を、（図７に示されるように）瞬間情報ＳＩに、または、（図８に示されるように）差分信号ＦＤに加えてもよい。補正ループは、キャパシタ１０３が積分動作を行なうため、制御ループに対して比較的低速である。この積分動作は、電力変換器における電流Ｉｓのより良い平均値を提供し、寄生障害の影響を低くする。したがって、補正係数は、瞬間電流の不正確さを補正できるように、または少なくとも減少できるように決定される。

図８は、本発明の実施形態に係る電流制御式ダウン変換器を示している。この電力変換器は、図７に示される電力変換器に基づいている。増幅器１０５は、ここで、図５にも示されるように、抵抗器Ｒ２に直列に挿入される。図７に示される回路と同じ補正作用が得られる。増幅器ＡＭ５の２つの入力信号のうちのどちらが制御信号ＣＳで補正されるかは、問題ではない。重要なのは、瞬間電流または補正された瞬間電流を表す信号ＳＩまたはＣＳＩが、レベルＦＤまたは補正されたレベルＣＦＤに、どの時点で達するかである。感知された瞬間電流が大きすぎる場合、補正ループは、瞬間電流の振幅を乗算器によって減少させる補正信号ＣＳを生成し、この乗算器は、感知瞬間電流ＳＩを受信し、より小さな振幅を有する補正された感知瞬間電流を供給する。または、補正ループは、より高いレベルの補正された差分レベルＣＦＤを得る補正係数によって乗算することにより差分レベルＦＤを増加する補正信号ＣＳを生成する。したがって、乗算器の位置に応じて、補正係数ＣＳは、反対方向に補正する必要がある。さらに、両方の経路において補正することが可能である。ここで、補正係数ＣＳは、２つの経路において反対方向に変わってもよいが、合計の補正が補正係数ＣＳに適合して得られるなど、両方の経路における信号が同一の方向だが異なる補正係数で変化することも可能である。

図９は、本発明の実施形態に係るマルチフェーズ型電流制御式ダウン変換器を示している。図９は、並列に作動される２つの電流制御式ダウン変換器ＳＭＰＳａおよびＳＭＰＳｂを示している。２つの電力変換器ＳＭＰＳａおよびＳＭＰＳｂは、それぞれ、図４に示される電力変換器に基づいている。比較される要素は、それらが２つの電力変換器ＳＭＰＳａおよびＳＭＰＳｂの１番目または２番目の一部であるかにより、それぞれ、添字ａまたはｂを有する。入力電流Ｉｓの感知および差分電圧ＶＩＤ−Ｖｏの感知は、１度だけ行なわれる。制御ＦＥＴ ＳＷ２ａおよびＳＷ２ｂの主電流経路における不正確な電流感知が、電力変換器ごとに行なわれる。あるいは、別の変換器ＳＭＰＳａおよびＳＭＰＳｂにおける電流を、他のやり方で感知してもよく、これも正確である必要はない。これらの不正確な感知電流を使用することにより生じる高速制御ループにおける誤差は、低速補正ループによって最小化される。この低速ループは、差分電圧ＦＤと正確な感知電流ＩＳを表す情報信号ＦＩとの差を積分し、補正信号ＣＳを得る。補正信号ＣＳを用いて、高速制御ループにおける信号を補正することができる。図９に示される本発明に係る実施形態において、不正確に感知された電流を表す情報ＳＩａおよびＳＩｂの振幅は、補正信号ＣＳにより補正される。しかし、代わりに、スイッチコントローラ１０４ａおよび１０４ｂに供給される差分電圧ＦＤを、補正してもよい。この後者の実施は、２つ（１０５ａ＋１１５ｂ）ではなく、１つの乗算回路を可能にし、また、高速信号経路における電子回路の量を減少させる。

本発明に係る本実施形態は、電力変換器により引き出される合計電流を決定するために、ただ１つの、安価で扱いやすい、正確な測定動作を必要とする。電流増幅器のそれぞれにおける電流感知は、簡素で安価なやりかたで行なうことができる。

２フェーズの電力変換器は、入力インダクタＬｉと、２フェーズの電力変換器の入力とノードＮａの間に配置された感知抵抗器Ｒｓとの直列配置を備える。ＤＣ電圧Ｖｉが、２フェーズの電力変換器の入力にて受信される。平滑キャパシタＣｅが、ノードＮａとグランドの間に配置される。２フェーズの電力変換器は、平滑キャパシタＣｏと負荷Ｒｏの並列配置を通じて出力電圧Ｖｏを供給する出力を有する。

電力変換器ＳＭＰＳａは、ノードＮａとグランドの間に配置された制御ＦＥＴ ＳＷ２ａおよび同期ＦＥＴ ＳＷ１ａの主電流経路の直列配置を備える。ゲート信号Ｑａは、制御ＦＥＴ ＳＷ２ａを制御し、ゲート信号Ｑｉａは、同期ＦＥＴ ＳＷ１ａを制御する。インダクタＬ１ａは、第１の電力変換器ＳＭＰＳａの出力と、制御ＦＥＴ ＳＷ２ａと同期ＦＥＴ ＳＷ１ａの主電流経路の接合点との間に結合される。電力変換器ＳＭＰＳａは、出力電流Ｉｏａを供給する。

電力変換器ＳＭＰＳｂは、ノードＮａとグランドの間に配置された制御ＦＥＴ ＳＷ２ｂおよび同期ＦＥＴ ＳＷ１ｂの主電流経路の直列配置を備える。ゲート信号Ｑｂは、制御ＦＥＴ ＳＷ２ｂを制御し、ゲート信号Ｑｉｂは、同期ＦＥＴ ＳＷ１ｂを制御する。インダクタＬ１ｂは、第１の電力変換器ＳＭＰＳｂの出力と、制御ＦＥＴ ＳＷ２ｂと同期ＦＥＴ ＳＷ１ｂの主電流経路の接合点との間に結合されている。電力変換器ＳＭＰＳｂは、出力電流Ｉｏｂを供給する。

電力変換器コントローラ１０は、第１および第２の電力変換器ＳＭＰＳａおよびＳＭＰＳｂの両方の制御に必要な電流と電圧の感知に要求されるすべての機能を備え、ゲート信号Ｑａ，Ｑｉａ，Ｑｂ，Ｑｉｂを供給する。

感知回路１０１は、出力電圧Ｖｏを感知し、基準電圧ＶＩＤと出力電圧Ｖｏの実際値の差を表す差分信号ＦＤを供給する。感知回路１０２は、感知抵抗器Ｒｓの両端の電圧Ｖｓを感知し、感知抵抗器Ｒｓを通る電流Ｉｓを表す情報ＦＩを供給する。積分器１０３は、差分信号ＦＤと情報ＦＩの差を積分し、制御信号ＣＳを供給する。

感知回路１００ａは、制御ＦＥＴ ＳＷ２ａのＲｄｓ−ｏｎの両端の電圧を感知し、制御ＦＥＴ ＳＷ２ａの主電流経路を通る瞬間電流ＩＳＷ２ａを表す感知情報ＳＩａを供給する。乗算器１０５ａは、感知情報ＳＩａを、制御信号ＣＳにより決定される補正係数により乗算し、補正された感知情報ＣＳＩａを得る。スイッチコントローラ１０４ａは、補正された感知情報ＣＳＩａが、いつ差分信号ＦＤで示される差分レベルに達するかを検出し、逆のゲート信号ＱａおよびＱｉａを供給し、制御ＦＥＴ ＳＷ２ａをオフにし、同期ＦＥＴ ＳＷ１ａをオンにする。通常、スイッチコントローラ１０４ａは、補正された感知情報ＣＳＩａが差分レベルＦＤに達した際にリセットされるセット−リセットフリップフロップ（図９では示さず）を備える。このフリップフロップの出力の非反転出力は、ゲート信号Ｑａを供給し、反転出力は、ゲート信号Ｑｉａを供給する。

感知回路１００ｂは、制御ＦＥＴ ＳＷ２ｂのＲｄｓ−ｏｎの両端の電圧を感知し、制御ＦＥＴ ＳＷ２ｂの主電流経路を通る瞬間電流ＩＳＷ２ｂを表す感知情報ＳＩｂを供給する。乗算器１０５ｂは、感知情報ＳＩｂを、制御信号ＣＳにより決定される補正係数により乗算し、補正された感知情報ＣＳＩｂを得る。スイッチコントローラ１０４ｂは、補正された感知情報ＣＳＩｂが、いつ差分信号ＦＤで示される差分レベルに達するかを検出し、逆のゲート信号ＱｂおよびＱｉｂを供給し、制御ＦＥＴ ＳＷ２ｂをオフにし、同期ＦＥＴ ＳＷ１ｂをオンにする。通常、スイッチコントローラ１０４ｂは、補正された感知情報ＣＳＩｂが差分レベルＦＤに達した際にリセットされるセット−リセットフリップフロップ（図９では示さず）を備える。このフリップフロップの出力の非反転出力は、ゲート信号Ｑｂを供給し、反転出力は、ゲート信号Ｑｉｂを供給する。

したがって、両方の電力変換器ＳＭＰＳａおよびＳＭＰＳｂが、不正確に感知された瞬間電流ＩＳＷ２ａおよびＩＳＷ２ｂにより制御される。しかしながら、この不正確さは、電力変換器全体の電流Ｉｓの単一の正確な測定を使用することによって補正することができる。

図１０は、本発明の実施形態に係る電流制御式ダウン変換器の回路図を示している。電力変換器は、負荷線調整を含むピーク電流モード制御式ダウン変換器である。ＤＣ入力電圧Ｖｉが、感知インピーダンスＺ２と、制御ＦＥＴ ＳＷ２および同期ＦＥＴ ＳＷ１の主電流経路との直列配置を通じて受信される。感知インピーダンスＺ２は、ＤＣ入力電圧Ｖｉと、制御ＦＥＴ ＳＷ２および同期ＦＥＴ ＳＷ１の主電流経路との直列配置の間に配置される。インダクタＬと感知インピーダンスＺ１の直列配置が、主電流経路の接合点と、出力電圧Ｖｏを供給する電力変換器の出力との間に配置される。キャパシタＣｏは、電力変換器の出力に接続される。

感知インピーダンスＺ１は、好ましくは、ディスクリート抵抗器であり、瞬間電流感知を可能にする。瞬間電流感知とは、感知インピーダンスＺ１の両端の電圧Ｖ１の形状と値が、電力変換器を調整する高速な制御ループでの使用を可能にするために、十分に正確であることを意味する。感知インピーダンスＺ２は、好ましくは、非常に正確な抵抗器である。この抵抗器の両端で感知される電圧を、低速制御ループで使用し、高速制御ループで引き起こされる不正確さを補正する。

高速制御ループは、演算増幅器ＡＭ１，ＡＭ２，ＡＭ３と、セット−リセットフリップフロップＳＲＦＦとを備える。増幅器ＡＭ１は、感知インピーダンスＺ１の両端に接続された入力を有し、これにより、感知インピーダンスＺ１を流れる電流Ｉ１により生じた電圧Ｖ１を感知する。感知インピーダンスＺ１の両端の電圧は、感知インピーダンスＺ１の直列インダクタンスにより生じるものなどの寄生効果の影響を受ける。増幅器ＡＭ１が、増幅係数Ａ１を有する場合、この増幅器ＡＭ１の出力電圧ＳＩは、Ａ１、Ｚ１およびＩ１の倍数である。増幅器ＡＭ１の利得Ａ１は、制御信号ＣＳ１により制御可能である。通常、増幅器ＡＭ１は、入力信号Ｖ１の利得制御を得る乗算器Ｍ１を備える。増幅器ＡＭ２は、電力変換器の出力に接続され出力電圧Ｖｏを受信する反転入力と、基準電圧ＶＩＤを受信する非反転入力と、出力電圧ＦＤを供給する出力とを有する。基準電圧ＶＩＤは、ピーク電流モード制御原理の適用により導入されるオフセットから離れて、要求される負荷線によって規定された電力変換器の無負荷電圧となるように選択される。これは、事実上、基準電圧ＶＩＤに等しくない無負荷電圧を意味する。リップル電流値に比例する補償電圧または電流ソースの挿入などの既知の手段を適用して、無負荷出力電圧を、ＶＩＤに等しくすることができる。この偏差は、後述するように、オフセット決定回路ＯＭ１によって補正される。増幅器ＡＭ２が、増幅係数Ａ２を有する場合、出力電圧はＦＤ＝Ａ２（ＶＩＤ−Ｖｏ）である。

したがって、増幅器ＡＭ１の出力電圧ＳＩは、感知インピーダンスＺ１を介した電流Ｉ１の瞬間情報であり、出力電圧ＦＤは、差分信号である。

増幅器ＡＭ３は、差分信号ＦＤを受信する反転入力と、瞬間情報ＳＩを受信する非反転入力と、リセット信号ＲＳを供給する出力とを有する。増幅器ＡＭ３の増幅係数は、Ａ３である。セット−リセットフリップフロップＳＲＦＦは、リセット信号ＲＳを受信するリセット入力Ｒと、クロック信号ＣＬＫを受信する入力Ｓと、制御ＦＥＴ ＳＷ２のゲートに結合された非反転出力Ｑと、同期ＦＥＴ ＳＷ１のゲートに結合された反転出力Ｑｉとを有する。

電力増幅器は、感知インピーダンスＺ２の両端に接続された入力と、感知インピーダンスＺ２を通る電流Ｉ２についての情報ＦＩを供給する出力とを有する増幅器ＡＭ４を、さらに備える。増幅器ＡＭ５は、情報ＦＩを受信する入力と、差分信号ＦＤを受信する入力と、スイッチＳＥ１を介して低域通過フィルタＬＦ１または低域通過フィルタＬＦ２のいずれかに差分信号ＳＤを供給する出力とを有する。低域通過フィルタＬＦ１は、制御信号ＣＳ１を、増幅器ＡＭ１の乗算器Ｍ１に供給する。低域通過フィルタＬＦ２は、制御信号ＣＳ２を、オフセット決定回路ＯＭ１に供給する。オフセット決定回路ＯＭ１は、供給電圧Ｖｄｄと増幅器ＡＭ１の出力との間に結合され、瞬間情報ＳＩのＤＣレベルを補正する電流Ｉｃｏを供給する。負荷決定回路ＳＣＣが、差分信号ＦＤと、第１の基準差分レベルＦＤＲ１と、第２の基準差分レベルＦＤＲ２とを受信し、制御信号ＳＷＳ１をスイッチＳＥ１に供給する。増幅器ＡＭ４は、増幅係数Ａ４を有し、増幅器ＡＭ５は、増幅係数Ａ５を有する。

図１０に示される電力変換器の動作を、以下に説明する。

まず、増幅器ＡＭ４およびＡＭ５と、ループフィルタＬＦ１およびＬＦ２と、負荷決定回路ＳＣＣと、スイッチＳＥ１と、オフセット決定回路ＯＭ１と、乗算器Ｍ１とを備える低速補正ループが、非アクティブであるとする。

再び、高速制御ループが、制御ＦＥＴ ＳＷ２のスイッチオフ時点を、フリップフロップＳＲＦＦを瞬間情報ＳＩが差分信号ＦＤのレベルに達する時点にリセットすることにより、制御する。増幅器ＡＭ１は、電力変換器内の電流Ｉ１についての瞬間情報ＳＩを供給する。この瞬間電流ＳＩのレベルは、正確である必要はない。差分信号ＦＤは、ドループ電圧Ｖｄｒ＝ＶＩＤ−Ｖｏとも呼ばれ、電力変換器の負荷状況を示す。増幅器ＡＭ３は、電流Ｉ１の値を、ドループ電圧Ｖｄｒと比較し、電流Ｉ１の値がドループ電圧Ｖｄｒに達した際に、制御ＦＥＴ ＳＷ２をオフにする。または、言い換えると、制御ＦＥＴ ＳＷ２は、電流Ｉ１の所定のレベルが所定のドループ電圧Ｖｄｒに存在する時点で、オフにされる。したがって、電力変換器は、要求される負荷ラインが得られるように制御される。しかしながら、電流Ｉ１の測定の不正確さ、および高速制御ループの高速回路における不正確さにより、負荷線に誤差が生じる。この誤差は、低速制御ループによって補正される。

低速制御ループは、正確な抵抗器Ｚ２を通る電流Ｉ２を増幅器ＡＭ４により感知し、情報ＦＩを供給する。この情報ＦＩとドループ電圧Ｖｄｒの差（差分信号ＦＤ）を積分して、制御信号ＣＳ１およびＣＳ２を得る。これは、多くのやり方で得ることができる。図１０に示される実施形態において、増幅器ＡＭ５は、情報ＦＩと差分信号ＦＤの差を決定し、差分信号ＳＤを得る。差分信号ＳＤは、電力変換器の負荷状況に応じて、ループフィルタＬＦ１またはループフィルタＬＦ２に供給される。ループフィルタＬＦ１、およびＬＦ２は、積分機能を備える低域通過フィルタである。

負荷決定回路ＳＣＣは、電力変換器の負荷状況をチェックする。これは、多くのやり方で行なうことができる。図１０に示される本発明に係る実施形態において、差分信号ＦＤは、ドループ電圧Ｖｄｒとも呼ばれ、電力変換器の負荷状況を示す。ドループ電圧Ｖｄｒが大きい場合、電力変換器における負荷が大きい。出力電圧Ｖｏ、あるいは出力電流Ｉｏまたは入力電流Ｉ２のレベルをチェックすることも可能である。差分信号ＦＤは、第１の基準レベルＦＤＲ１および第２の基準レベルＦＤＲ２と比較される。第１の基準レベルＦＤＲ１は、第２の基準レベルＦＤＲ２よりも下である。

差分信号ＦＤが、第１の基準レベルＦＤＲ１を決定する特定のレベルＬＩ２（図１３を参照）より下である場合、電力変換器は、較的小さな出力電力が供給される比較的低い負荷状況で動作するとみなされる。低負荷状況では、負荷決定回路ＳＣＳは、制御信号ＳＷＳ１を、スイッチＳＥ１に供給し、これにより、差分信号ＳＤを、第２のループフィルタＬＦ２に供給させて、オフセット決定回路ＯＭ１を制御する制御信号ＣＳ２を得る。

差分信号ＦＤが、第２の基準レベルＦＤＲ２を決定する特定のレベルＬＩ３より上である場合、電力変換器は、比較的高い出力電力が供給される比較的高い負荷状況で動作するとみなされる。高負荷状況では、負荷決定回路ＳＣＳは、制御信号ＳＷＳ１を、スイッチＳＥ１に供給して、これにより、差分信号ＳＤを、第１のループフィルタＬＦ１に供給させて、乗算器Ｍ１を制御する制御信号ＣＳ１を得る。

したがって、低負荷では、低速制御ループは、負荷線のＤＣオフセットを補正し、高負荷では、低速制御ループは、負荷線の傾斜を補正する。低速ループの回路は、より正確にすることができる。それらは、高速ループの回路よりも低い帯域幅を持つ場合があるからである。また、積分器／ループフィルタＬＦ１，ＬＦ２の平均化機能により、電流Ｉ２における寄生障害がフィルタされる。好ましくは、感知インピーダンスＺ２は、電力変換器の入力ラインに配置された正確な感知抵抗器である。電力増幅器の入力ラインでは、電流Ｉ２が、電流Ｉ１と比べて比較的小さく、比較的小さな抵抗器Ｚ２であれば十分である。図１０において、システムのスタートアップの間、変換器の初期化のための手段は示されていない。これは、所定値での信号レベルの設定、およびスタートアッププロトコルの適用を含むかもしれない。後者は、電力変換器それ自体に組み込むか、または外部のコントローラにより供給するか、のいずれでもよい。電力供給では、適用の特定の要求を満たすために、電源の適切なスタートアップおよびシャットダウンのための追加的な手段が適用されることが一般的である。これらの手段は、回路の初期化、ならびに電力変換器それ自体および負荷の保護のために、必要とされる。

図１１は、本発明の実施形態に係る電流制御式ダウン変換器の回路図を示している。図１１は、図６に基づき、同一の参照符号は、同様に動作する同一の要素を示す。図６に示される電力変換器と比べると、負荷決定回路１０３２、スイッチＳＥ２、およびオフセット決定回路ＯＭ２が加えられている。また、キャパシタ１０３が、２つのキャパシタ１０３０および１０３１により置き換えられている。

図６の電力変換器において、高速制御ループの不正確さが、低速制御ループの使用によって減少している。高速制御ループは、増幅器１０１と、ＡＭ４と、ＡＭ５とを備え、制御ＦＥＴ ＳＷ２のスイッチオフ時点を決定するリセット信号ＲＳを供給する。制御ＦＥＴ ＳＷ２は、瞬間電流ＩＳＷ２が差分信号ＦＤのレベルに達する時点に、オフにされる。低速制御ループは、増幅器１０２と、積分キャパシタ１０３と、乗算器１０５とを備える。

キャパシタＣｅは、制御ＦＥＴ ＳＷ２と感知抵抗器Ｒｓの接合点に配置される。実際には、このキャパシタＣｅは、供給電圧の局部デカプリングのために機能するため、大きな値を有する。電流ＩＳＷ２は、パルス電流であり、制御ＦＥＴ ＳＷ２がオープンの場合に、ほぼゼロであり、制御ＦＥＴ ＳＷ２が導通している場合、インダクタＬを通る電流とほぼ等しい。電流ＩＳＷ２は、したがって、制御ＦＥＴ ＳＷ２が導通している期間中は、瞬間電流である。電流Ｉｓは、平均電流であり、インダクタＬを通る瞬間電流を表すものではない。この電流Ｉｓは、電力変換器を調整する高速制御ループにおいて使用することはできず、電力変換器の反応が遅すぎるものとなる。早い反応を得るために、インダクタＬを介した瞬間電流が、適切な位置で感知される。この感知された瞬間電流は、正確である必要はない。それは、感知電流Ｉｓを用いて、不正確さを補正することができるからである。この適切な位置は、図１１においては、制御ＦＥＴ ＳＷ２の主電流経路の両端であり、図７および図８においては、インダクタＬと直列の抵抗Ｒｃｕの両端である。しかし、例えば同期ＦＥＴ ＳＷ１と直列の位置など、他の適切な位置も可能である。

感知回路１００は、制御ＦＥＴ ＳＷ２のドレイン−ソース経路の両端の電圧ＶＳＷ２を受信するように結合された２つの入力と、電流情報ＳＩを供給する出力とを有する。情報ＳＩは、制御ＦＥＴ ＳＷ２の主電流経路を通る電流ＩＳＷ２を表すものである。

感知回路１０１は、抵抗器Ｒ１を通して結合された２つの入力と、差分信号ＦＤを差分電流として供給する出力とを有する。差分電流ＦＤは、基準信号ＶＩＤと出力電圧Ｖｏの実際の値との差を表すものであり、ＦＤ＝Ｇｍ１×（ＶＩＤ−Ｖｏ）となり、ここで、Ｇｍ１は、増幅器１０１の利得係数である。

感知回路１０２は、感知抵抗器Ｒｓの両端の電圧Ｖｓを受信するように結合された２つの入力と、電流情報ＦＩを情報電流として供給する出力とを有する。情報電流ＦＩは、感知抵抗器Ｒｓを通る電流Ｉｓを表すものであり、ＦＩ＝Ｇｍ２×Ｒｓ×Ｉｓであり、ここで、Ｇｍ２は、増幅器１０２の利得係数である。情報電流ＦＩと差分電流ＦＤの差が、ここで、キャパシタ１０３０で積分され、補正電圧ＣＳ２を得るか、あるいはキャパシタ１０３０で積分され、補正電圧ＣＳ１を得るか、のいずれかとなる。

負荷決定回路１０３２は、電力変換器の負荷状況をチェックする。これは、多くのやり方で行なうことができる。図１１に示される本発明に係る実施形態において、出力電圧Ｖｏのレベルは、電力変換器の負荷状況を示す。出力電圧Ｖｏのレベルが比較的低い場合、電力変換器の負荷が、比較的大きくなる。出力電圧Ｖｏのレベルが、第１の基準レベルＶｒ１および第２の基準レベルＶｒ２と比較される。第１の基準レベルＶｒ１は、第２の基準レベルＶｒ２より下である。

差分信号ＦＤが、第１の基準レベルＶｒ１を決定する特定のレベルＬＩ２（図１３を参照）より下である場合、電力変換器は、較的小さな出力電力が供給される比較的低い負荷状況で動作するとみなされる。低負荷状況では、負荷決定回路１０３２は、制御信号ＳＷＳ２を、スイッチＳＥ２に供給し、これにより、電流情報ＦＩおよび差分電流ＦＤを、キャパシタ１０３０に供給させ、キャパシタ１０３０は、積分／ループフィルタとして動作し、制御信号ＣＳ２を得、制御信号ＣＳ２は、オフセット決定回路ＯＭ２を制御して、オフセット電流Ｉｃｏを供給させる。図１１に示される本発明に係る実施形態において、オフセット電流Ｉｃｏは、抵抗器Ｒ１とスイッチＳＷ３の主電流経路の接合点から引き出される。しかしながら、このオフセット電流決定回路ＯＭ２は、それが制御ＦＥＴ ＳＷ２のスイッチオフ時点に影響を与えるどのノードに接続してもよい。要求されるオフセット電流Ｉｃｏの極性は、低負荷での負荷ラインの正確さの改善が得られるように選択する必要がある。

差分信号ＦＤが、第１の基準レベルＶｒ２を決定する特定のレベルＬＩ３より上である場合、電力変換器は、較的高い出力電力が供給される比較的高い負荷状況で動作するとみなされる。高負荷状況では、負荷決定回路１０３２は、制御信号ＳＷＳ２を、スイッチＳＥ２に供給し、これにより、電流情報ＦＩおよび差分電流ＦＤが、キャパシタ１０３１に供給され、キャパシタ１０３１が、積分器／ループフィルタとして動作し、制御信号ＣＳ１を得、制御信号ＣＳ１が、乗算器Ｍ２を制御する。乗算器Ｍ２は、示されるように異なる位置に配置してもよい。乗算器Ｍ２の機能は、制御スイッチＳＷ２のスイッチオフ時点が電力変換器の高負荷においてより正確となるように、高速制御ループにおける利得を変えるものである。

したがって、低負荷では、低速制御ループは、負荷線のＤＣオフセットを補正し、高負荷では、低速制御ループは、負荷線の傾斜を補正する。低速ループの回路は、高速ループの回路よりも正確にすることができる。それらは、低い帯域幅を持つ場合があるからである。また、積分器／キャパシタ１０３０，１０３１の平均化機能により、電流ＩＳＷ２における寄生障害がフィルタされる。好ましくは、感知インピーダンスＲｓは、電力変換器の入力ラインに配置された正確な感知抵抗器である。電力増幅器の入力ラインでは、電流Ｉｓが、電流ＩＳＷ２と比べて比較的小さく、比較的小さな抵抗器Ｒｓであれば十分である。

電力変換器の高速制御ループで用いられるべき瞬間電流情報ＳＩは、不正確な感知抵抗器である制御ＦＥＴ ＳＷ２のＲｄｓ−ｏｎを用いて得られることに留意すべきである。より正確な抵抗器Ｒｓを用いて、高速制御ループのための補正係数が、低速補正ループを介して決定される。低負荷では、低速ループが、高速制御ループにおけるオフセットを補正し、高負荷では、低速ループが、高速制御ループにおける利得誤差を補正する。補正係数を、（図６に示されるように）瞬間情報ＳＩに、または（図５に示されるように）差分信号ＦＤに加えてもよい。補正ループは、キャパシタ１０３が積分動作を行なうため、制御ループに対して比較的低速である。この積分動作は、電力変換器における電流Ｉｓのより良い平均値を提供し、寄生障害の影響を低くする。したがって、補正係数は、瞬間電流の不正確さを補償または少なくとも減少できるように決定される。積分キャパシタ１０３０および１０３１は、単一のキャパシタよりも複雑な回路を備えてもよい。

スイッチＳＥ２は、３つの位置を有し、位置ａにおいて、電流ＦＩおよびＦＤが、キャパシタ１０３０に供給され、位置ｃにおいて、電流ＦＩおよびＦＤが、キャパシタ１０３１に供給され、位置ｂにおいて、電流がグランドに供給される。このことを、図１３に関連して説明する。

図１２は、負荷線許容度を示している。点線ＵＬは、出力電圧Ｖｏの特定の上限を、出力電流Ｉｏの関数として示している。点線ＬＬは、出力電圧Ｖｏの特定の下限を、出力電流Ｉｏの関数として示している。実際には、許容度は、無負荷出力電圧および負荷線の傾斜における拡がりをもたらす。正確に実現された負荷線ＡＬＬ１は、ゼロ出力電流Ｉｏに対し、出力電圧値Ｖｏｓｕにおいて開始してもよい。他の実際に実現された負荷線ＡＬＬ２は、ゼロ出力電流Ｉｏに対し、出力電圧値Ｖｏｓｌにおいて開始してもよい。実現された負荷線ＡＬＬ１およびＡＬＬ２の傾斜は、異なっている。

両方の負荷線ＡＬＬ１およびＡＬＬ２が、ＤＣオフセットを有することに留意すべきである。開始値ＶｏｓｕおよびＶｏｓｌは、線ＵＬおよびＬＬのゼロ電流値の平均値である値Ｖｏｓとは一致しない。また、両方の負荷線ＡＬＬ１およびＡＬＬ２の傾斜が、線ＵＬおよびＬＬの傾斜と異なることに留意すべきである。

これらの異なる負荷線ＡＬＬ１，ＡＬＬ２は、公称成分（nominal component）における拡がりにより、異なる電力変換器で起こる場合があり、また経時変化または温度効果により、同一の電力変換器で起こる場合もある。

実現された負荷線ＡＬＬ１，ＡＬＬ２のＤＣオフセットおよび傾斜許容度により、電力変換器は、出力電流レベルＩｂのみまでの仕様内の負荷線挙動を有する。負荷線における許容度は、負荷線が入るべき面積に関する、または要求されるより高い出力電流Ｉｏに関する、より厳しい仕様をカバーするために、最小化されるべきである。仕様がより厳しくなれば、線ＵＬおよびＬＬは、互いに近くなり、電力変換器は、Ｉｂより低い出力電流Ｉｏにおいて、仕様を外れてしまう。電力変換器が、Ｉｂより高い電流を供給する必要がある場合、負荷線における許容度が、より低くなるべきである。

本発明は、負荷線のＤＣオフセットおよび／または傾斜についての許容度を、正確な低速制御ループを使用して不正確な高速制御ループの許容度を補正することにより減少させる。

図１３は、電力変換器の負荷条件に依存する低速制御ループの動作を示している。図１３は、図１１のスイッチＳＥ２の位置を、出力負荷ＯＬの関数として示している。変換器の出力負荷は、出力電圧Ｖｏ、あるいはドループ電圧Ｖｄｒまたは出力電流Ｉｏのレベルを、少なくとも１つの基準レベルと比較することにより決定してもよい。１つのみの基準レベルが使用された場合、基準レベルより下では、電力変換器は低負荷状況にあるとみなされ、基準レベルの上では、電力変換器は高負荷状況にあるとみなされる。図１３に示される本発明に係る実施形態において、より複雑な負荷状況の決定が示される。

スイッチＳＥ２は、位置ａにあり、この位置では、出力負荷ＯＬがレベルＬＩ１とＬＩ２の間であり、よって比較的低い出力負荷ＯＬである場合、電流ＦＩおよびＦＤがキャパシタ１０３０において積分される。スイッチＳＥ２は、位置ｃにあり、この位置では、出力負荷ＯＬがレベルＬＩ３およびＬＩ４の間であり、よって比較的高い出力負荷ＯＬである場合、電流ＦＩおよびＦＤがキャパシタ１０３１において積分される。スイッチＳＥ２は、位置ｂにあり、この位置では、電流ＦＩおよびＦＤは捨てられ、制御信号ＣＳ１またはＣＳ２への寄与に使用されない。したがって、低速制御ループは、レベルＬＩ１およびＬＩ２の間の出力負荷ＯＬを使用して、ＤＣオフセット補正を決定する。低速制御ループは、レベルＬＩ３およびＬＩ４の間の出力負荷ＯＬを使用して、図１４に関連して説明された傾斜または利得補正を決定する。

非常に低い負荷レベルでは、非常に低い負荷レベルでのオフセット要求を制限するために、ＤＣオフセット調節を無効にする必要があるかもしれない。調節ループは、ドループ電圧Ｖｄｒと、負荷電流Ｉｏを、入力信号として受信する。負荷電流がゼロの場合、ドループ電圧Ｖｄｒと負荷電流Ｉｏの両方が、ゼロであり、調節ループは、不正確な値へと制御されるであろう。示される遷移領域は、ゼロであってもよく、あるいは曲線であってもよい。示された傾斜した遷移線は、これらの遷移線の間に生じる出力負荷ＯＬが、部分的にしか寄与しないことを示している。このことは、ループを、図１０および図１１で描かれるような理想的なスイッチＳＥを用いて開閉する必要がないことを示している。例えば、調節ループが徐々に開くかまたは閉じるような信号遷移を、いわゆるロングテール（long-tailed）の抵抗器のペアおよび単一の基準の分野で、構成することができる。

図１４は、低速制御ループによる負荷線のオフセットおよび傾斜調節を示している。領域ＯＡは、ＤＣオフセット補正が実施可能な場合の負荷線の領域を示している。この領域は、ゼロ出力電流Ｉｏ軸に近く、したがって、この領域での負荷線のレベルの補正は、実質的に、結果として負荷線のＤＣオフセットをもたらす。領域ＳＡは、傾斜補正が実施可能である場合の負荷線の領域を示す。この領域は、出力電流Ｉｏの比較的高い値に対応し、したがって、この領域での負荷線のレベルの補正は、実質的に、結果として負荷線の傾斜の変化をもたらす。領域ＳＡは、特定の電流値で開始してもよく、また、電力変換器の完全な負荷を超えて伸びてもよい。

上述の実施形態は、本発明の限定ではなく例示であること、当業者は、添付の特許請求の範囲から逸脱することなしに、多くの代わりの実施形態を設計できること、に留意すべきである。

例えば、瞬間情報ＳＩは、同期スイッチＳＷ１の主電流経路と直列に配置された抵抗器の両端で得てもよい。スイッチは、好ましくはＦＥＴのものであるが、バイポーラトランジスタまたは他の制御可能な半導体装置であってもよい。インダクタＬは、変圧器であってもよい。乗算器は、個別の回路であってもよく、あるいは制御可能な利得を有する増幅器として構成してもよい。乗算器は、オフセットを有してもよい。

本発明は、良好に定義された負荷線挙動を提供するために正確な電流を感知する必要があるすべての電力変換器において有用である。電力変換器は、電流制御式または電圧制御式であってもよい。

負荷線の構造シフトが、平均電流の代わりにピーク電流を使用することにより起こることに留意すべきである。このシフトは、変換器のインダクタンス、電圧およびスイッチング周波数が既知である場合、既知であり、したがって、所定の固定量によって実質的に補正することができる。

許容度および他の障害要因に起因し、未知で可変のオフセットが生じ、これは補正することが可能である。好ましくは、このオフセットのための補正回路は、低い出力電流においてアクティブである。負荷線の傾斜は、所望の値からの偏差を有する場合もある。傾斜は、乗算器で補正してもよい。好ましくは、傾斜補正は、高い出力電流においてアクティブである。その結果、オフセットと傾斜の両方が補正される本発明に係る実施形態において、２つの積分機能が要求される。これらの積分機能は、同一の回路部品を使用してもよい。

例えば、キャパシタによるアナログ実施において、２つのキャパシタを設けて、シフト補正ループと傾斜補正ループに対する積分値を別々に保存してもよい。デジタル実施において、例えば、時間多重化で使用される単一の積分器があってもよい。調整信号を決定する異なる積分器の値が、好ましくは不揮発性メモリに記憶される。後者の場合では、これらの値は、その後に、変換器のスタートアップの間に初期化のために使用することができる。

特許請求の範囲において、括弧内に配置されるどの参照符号も、特許請求の範囲の限定としては解釈されるべきではない。動詞“備える”およびその活用の使用は、請求項に述べられるもの以外の要素またはステップの存在を除外しない。要素に先行する冠詞“ａ”または“ａｎ”は、このような要素の複数の存在を除外しない。本発明は、複数の個別の要素を備えるハードウェアによって、および適切にプログラムされたコンピュータによって実施してもよい。複数の手段を列挙する装置請求項において、これらの手段のいくつかを、１つかつ同一のハードウェアの要素で実施してもよい。特定の手段が、互いに異なる従属請求項において述べられているという単なる事実は、これらの手段の組み合わせを有利に使用することができない、ということを表すものではない。

図１は、負荷線調整を含む電流モード制御式ダウン変換器を有する、従来技術の電子装置の回路図を示している。 図２は、従来技術の電流制御式ダウン変換器における信号を、その動作を説明するために示している。 図３は、負荷線調整を含む従来技術の電流制御式ダウン変換器の他の回路図を示している。 図４は、本発明の実施形態に係る電流制御式ダウン変換器の回路図を示している。 図５は、本発明の実施形態に係る電流制御式ダウン変換器の回路図を示している。 図６は、本発明の実施形態に係る電流制御式ダウン変換器の回路図を示している。 図７は、本発明の実施形態に係る電流制御式ダウン変換器の回路図を示している。 図８は、本発明の実施形態に係る電流制御式ダウン変換器の回路図を示している。 図９は、本発明の実施形態に係るマルチフェーズ型電流制御式ダウン変換器の回路図を示している。 図１０は、本発明の実施形態に係る電流制御式ダウン変換器の回路図を示している。 図１１は、本発明の実施形態に係る電流制御式ダウン変換器の回路図を示している。 図１２は、負荷線許容度を示している。 図１３は、電力変換器の負荷条件に依存する低速制御ループの動作を示している。 図１４は、低速制御ループによる負荷線のオフセットおよび傾斜調整を示している。

Claims (27)

1. 出力電圧および出力電流を負荷に供給するための負荷線調整されるスイッチモード電力変換器であって、
   インダクタと、前記インダクタに結合されたスイッチと、第１のインピーダンスと、第２のインピーダンスとを、備えるとともに、
   前記第１のインピーダンスを流れる第１の電流についての瞬間情報を得るための、第１の感知回路であって、前記第１の電流は、前記出力電流に関連する、第１の感知回路と、
   ゼロ負荷電圧と前記出力電圧の差を決定し、差分信号を得るための手段と、
   前記第２のインピーダンスを流れる第２の電流についてのさらなる情報を得るための、第２の感知回路であって、前記第２の電流は、前記第１の電流に関連する、第２の感知回路と、
   前記さらなる情報と前記差分信号の差を積分し、補正信号を得るための積分器と、
   前記差分信号と、前記瞬間情報と、前記補正信号とを受信し、前記スイッチを制御して、安定状態において実質的にゼロの補正信号を得るためのスイッチコントローラと、
   を備える電力変換器コントローラを、
   を備えることを特徴とするスイッチモード電力変換器。
2. 前記瞬間情報は、前記電力変換器を瞬間的に調整するための帯域幅を有し、
   前記さらなる情報は、前記先に述べた帯域幅より低いさらなる帯域幅を有する、
   ことを特徴とする請求項１に記載のスイッチモード電力変換器。
3. 前記スイッチコントローラは、
   第１の駆動信号および第２の駆動信号を受信し、前記第１の駆動信号のレベルが前記第２の駆動信号のレベルに達した際に、前記スイッチを操作する駆動器と、
   前記補正信号を受信して補正を行なうための手段であって、
   （ｉ）前記瞬間情報を補正して、補正された瞬間情報を得る補正であって、前記第１の駆動信号は、前記補正された瞬間情報であり、前記第２の駆動信号は、前記差分信号である補正、または
   （ｉｉ）前記差分信号を補正して、補正された差分信号を得る補正であって、前記第１の駆動信号は、前記瞬間情報であり、前記第２の駆動信号は、前記補正された差分信号である補正、または
   （ｉｉｉ）前記瞬間情報を補正して、補正された瞬間情報を得る補正、かつ前記差分信号を補正して、補正された差分信号を得る補正であって、前記第１の駆動信号は、前記補正された瞬間情報であり、前記第２の駆動信号は、前記補正された差分信号である補正、
   のいずれかを行なうための手段と、を備える、
   ことを特徴とする請求項１に記載のスイッチモード電力変換器。
4. 前記補正信号を受信するための前記手段は、前記差分信号と前記補正信号を受信して、乗算された差分信号を前記補正された差分信号として供給する乗算器を備える、ことを特徴とする請求項３に記載のスイッチモード電力変換器。
5. 前記補正信号を受信するための前記手段は、前記瞬間情報と前記補正信号を受信して、乗算された瞬間情報を前記補正された瞬間情報として供給する乗算器を備える、ことを特徴とする請求項３に記載のスイッチモード電力変換器。
6. 前記補正信号を受信するための前記手段は、前記差分信号と前記補正信号を受信して、オフセットを有する前記補正された差分信号を供給する、オフセットを導入するための手段を備える、ことを特徴とする請求項３に記載のスイッチモード電力変換器。
7. 前記補正信号を受信するための前記手段は、前記瞬間情報と前記補正信号を受信して、オフセットを有する前記補正された瞬間情報を供給する、オフセットを導入するための手段を備える、
   ことを特徴とする請求項３に記載のスイッチモード電力変換器。
8. 前記電力変換器コントローラは、前記電力変換器の負荷条件が第１の所定の負荷条件より上かどうかを示す負荷信号を供給するための負荷決定回路と、
   前記積分器を、前記負荷条件が前記第１の所定の負荷条件より上であることを前記負荷信号が示す期間中のみ、前記補正信号を決定するように制御して、前記負荷線の傾斜の補正を主として得るウィンドウ回路と、を備える、
   ことを特徴とする請求項４または請求項５に記載のスイッチモード電力変換器。
9. 前記電力変換器コントローラは、前記電力変換器の負荷条件が第２の所定の負荷条件より下かどうかを示す負荷信号を供給するための負荷決定回路と、
   前記積分器を、前記負荷条件が前記第２の所定の負荷条件より下であることを前記負荷信号が示す期間中のみ、前記補正信号を決定するように制御して、前記負荷線のＤＣシフトを主として得るウィンドウ回路と、を備える、
   ことを特徴とする請求項６または請求項７に記載のスイッチモード電力変換器。
10. 前記補正信号を受信するための前記手段は、乗算器を備え、前記乗算器は、
    （ｉ）前記差分信号と第１の補正信号を受信して、前記補正された差分信号を、乗算された差分信号として供給し、または
    （ｉｉ）前記瞬間情報と前記第１の補正信号を受信して、前記補正された瞬間情報を、乗算された瞬間情報として供給し、
    前記補正信号を受信するための前記手段は、オフセットを導入するための手段をさらに備え、前記手段は、
    （ｉ）前記差分信号と第２の補正信号を受信し、前記補正された差分信号を、オフセットを有する差分信号として供給し、または
    （ｉｉ）前記瞬間情報と前記第２の補正信号を受信し、前記補正された瞬間情報を、オフセットを有する瞬間情報として供給し、
    前記電力変換器コントローラは、前記電力変換器の負荷条件が第１の所定の負荷条件より上かどうか、または第２の所定の負荷条件より下かどうかを示す負荷信号を供給するための負荷決定回路と、
    前記積分器を、前記負荷条件が前記第１の所定の負荷条件より上であることを前記負荷信号が示す期間中のみ、前記第１の補正信号を決定し、かつ、前記負荷条件が前記第２の所定の負荷条件より下であることを前記負荷信号が示す期間中のみ、前記第２の補正信号を決定するように制御するウィンドウ回路と、を備え、
    前記第１の所定の負荷条件は、前記第２の所定の負荷条件よりも高い、
    ことを特徴とする請求項３に記載のスイッチモード電力変換器。
11. 前記電力変換器は、前記第１の補正信号と前記第２の補正信号とを記憶するための記憶手段を備える、ことを特徴とする請求項９に記載のスイッチモード電力変換器。
12. 前記負荷条件は、前記出力電圧のレベルにより、または前記差分信号のレベルにより、または前記出力電流により、または前記出力電流に関連する電流により決定される、ことを特徴とする請求項８、請求項９または請求項１０に記載のスイッチモード電力変換器。
13. 前記第１のインピーダンスおよび前記第２のインピーダンスは、同一の共通抵抗器であり、
    前記第１の電流および前記第２の電流は、同一の電流である、
    ことを特徴とする請求項１に記載のスイッチモード電力変換器。
14. 前記第１のインピーダンスは、前記スイッチの前記主電流経路のインピーダンスである、ことを特徴とする請求項１に記載のスイッチモード電力変換器。
15. 前記第１のインピーダンスは、前記インダクタに直列に配置される、ことを特徴とする請求項１に記載のスイッチモード電力変換器。
16. 前記第２のインピーダンスは、前記電力変換器の入力と前記スイッチの主電流経路との間に配置され、前記電力変換器の平均入力電流を感知する、ことを特徴とする請求項１に記載のスイッチモード電力変換器。
17. 前記電力変換器は、前記先に述べたスイッチとさらなるスイッチの主電流経路の直列配置を備えるダウン変換器であり、
    前記インダクタは、前記主電流経路の接合点と前記電力変換器の出力との間に配置され、
    前記共通の抵抗器は、前記先に述べたスイッチの前記主電流経路と直列に配置される、
    ことを特徴とする請求項１３に記載のスイッチモード電力変換器。
18. 差を決定するための前記手段は、基準電圧と前記出力電圧の間に配置された第３の抵抗器であって、前記第３の抵抗器の両端の差分電圧が得られ、前記差分信号は、前記差分電圧に関連する、第３の抵抗器を備える、ことを特徴とする請求項１に記載のスイッチモード電力変換器。
19. 差を決定するための前記手段は、前記第３の抵抗器の両端の電圧、またはこれを通る電流に関連する差分電流を供給するように配置され、
    前記第２の感知回路は、前記共通の抵抗器の両端の電圧、またはこれを通る電流に関連する情報電流を供給するように配置され、
    前記積分器は、前記差分電流と前記情報電流を積分し、前記補正信号を得るためのキャパシタを備える、
    ことを特徴とする請求項１８に記載のスイッチモード電力変換器。
20. 前記電力変換器は、前記先に述べたスイッチとさらなるスイッチの主電流経路の直列配置を備えるダウン変換器であり、
    前記インダクタは、前記主電流経路の接合点と前記電力変換器の出力との間に配置され、
    平滑キャパシタが、前記電力変換器の入力に向けられた前記先に述べたスイッチの前記主電流経路の端子に結合され、
    前記第２のインピーダンスは、前記電力変換器の入力と前記先に述べたスイッチの前記主電流経路の間に配置される、
    ことを特徴とする請求項１に記載のスイッチモード電力変換器。
21. 差を決定するための前記手段は、基準電圧と前記出力電圧の間に配置された第３の抵抗器であって、前記第３の抵抗器の両端の差分電圧が得られ、前記差分信号は、前記差分電圧に関連する、第３の抵抗器を備える、ことを特徴とする請求項２０に記載のスイッチモード電力変換器。
22. 差を決定するための前記手段は、前記第３の抵抗器の両端の電圧、またはこれを通る電流に関連する差分電流を供給するように配置され、
    前記第２の感知回路は、前記第２のインピーダンスの両端の電圧、またはこれを通る電流に関連する情報電流を供給するように配置され、
    前記積分器は、前記差分電流と前記情報電流を積分し、前記補正信号を得るためのキャパシタを備える、
    ことを特徴とする請求項２１に記載のスイッチモード電力変換器。
23. 負荷線調整されるマルチフェーズ型スイッチモード電力変換器であって、
    並列に配置されて、合計出力電流を負荷に供給する、第１のスイッチモード電力変換器及び第２のスイッチモード変換器と、
    電力変換器コントローラと、第１のインピーダンスと、
    前記第１のインピーダンスを流れる第１の電流についての第１の情報を得るための、第１の感知回路であって、前記第１の電流は、前記合計出力電流に関連する、第１の感知回路と、
    ゼロ負荷電圧と、前記多層スイッチモード電力変換器の出力電圧との差を決定して、差分レベルを得るための手段と、
    前記第１の情報と前記差分レベルの差を積分して、補正信号を得るための手段と、を備え、
    前記第１のスイッチモード電力変換器は、
    第１のインダクタと、前記第１のインダクタに結合された第１のスイッチと、第２のインピーダンスと、を備え、
    前記電力変換器コントローラは、
    前記第２のインピーダンスを流れる第２の電流についての第２の情報を得るための、第２の感知回路であって、前記第２の電流は、前記第１のスイッチモード電力変換器の出力電流に関連し、前記第２の情報は、瞬間情報である、第２の感知回路と、
    前記補正信号と、前記差分レベルと、前記第２の情報とを受信し、前記第２の情報または前記差分レベルのいずれか、あるいは両方の振幅を補正し、前記第１のスイッチのスイッチオフ時点を制御して、前記補正信号の値またはレベルを減少させるための第１の手段と、をさらに備え、
    前記第２のスイッチモード電力変換器は、
    第２のインダクタと、前記第２のインダクタに結合された第２のスイッチと、第３のインピーダンスと、を備え、
    前記電力変換器コントローラは、
    前記第３のインピーダンスを流れる第３の電流についての第３の情報を得るための、第３の感知回路であって、前記第３の電流は、前記第２のスイッチモード電力変換器の出力電流に関連し、前記第３の情報は、瞬間情報である、第３の感知回路と、
    前記補正信号と、前記差分レベルと、前記第３の情報とを受信し、前記第３の情報または前記差分レベルのいずれか、あるいは両方の振幅を補正し、前記第２のスイッチのスイッチオフ時点を制御して、前記補正信号の値またはレベルを減少させるための第２の手段と、をさらに備える、
    ことを特徴とするマルチフェーズ型スイッチモード電力変換器。
24. 請求項１の前記スイッチモード電力変換器、または請求項２３の前記マルチフェーズ型スイッチモード電力変換器を備えることを特徴とする電子装置。
25. パーソナルコンピュータを備え、
    請求項１の前記スイッチモード電力変換器の前記出力電流、または請求項１６の前記マルチフェーズ型スイッチモード電力変換器の前記出力電流が、前記パーソナルコンピュータのプロセッサに供給される、
    ことを特徴とする請求項２４に記載の電子装置。
26. スイッチを有する負荷線調整される電力変換器を制御するための電力変換器コントローラであって、
    前記電力変換器を流れる第１の電流についての瞬間情報を得るための、第１の感知回路であって、前記第１の電流は、前記電力変換器の出力電流に関連する、第１の感知回路と、
    前記電力変換器のゼロ負荷電圧と出力電圧の差を決定し、差分信号を得るための手段と、
    前記電力変換器を流れる第２の電流についてのさらなる情報を得るための、第２の感知回路であって、前記第２の電流は、前記第１の電流に関連する、第２の感知回路と、
    前記さらなる情報と前記差分信号の差を積分し、補正信号を得るための積分器と、
    前記差分信号と、前記瞬間情報と、前記補正信号とを受信し、前記スイッチを制御して、安定状態のほぼゼロの補正信号を得るためのスイッチコントローラと、を備える、
    ことを特徴とする電力変換器コントローラ。
27. 並列に配置されて合計電流を負荷に供給する、第１のスイッチモード電力変換器と、第２のスイッチモード電力変換器と、を備えるマルチフェーズ型スイッチモード電力変換器を制御するための電力変換器コントローラであって、
    前記マルチフェーズ型スイッチモード電力変換器を流れる第１の電流についての第１の情報を得るための、第１の感知回路であって、前記第１の電流は、前記合計出力電流に関連する、第１の感知回路と、
    前記マルチフェーズ型スイッチモード電力変換器のゼロ負荷電圧と出力電圧の差を決定し、差分レベルを得るための手段と、
    前記第１の情報と前記差分レベルとを積分し、補正信号を得るための手段と、
    前記第１のスイッチモード電力変換器を流れる第２の電流についての第２の情報を得るための、第２の感知回路であって、前記第２の電流は、前記第１のスイッチモード電力変換器の出力電流に関連し、前記第２の情報は、瞬間情報である、第２の感知回路と、
    前記補正信号と、前記差分レベルと、前記第２の情報とを受信し、前記第２の情報または前記差分レベルのいずれか、あるいは両方の振幅を補正し、前記第１のスイッチのスイッチオフ時点を制御して、前記補正信号の値またはレベルを減少させるための第１の手段と、
    前記第２のスイッチモード電力変換器を流れる第３の電流についての第３の情報を得るための、第３の感知回路であって、前記第３の電流は、前記第２のスイッチモード電力変換器の出力電流に関連し、前記第３の情報は、瞬間情報である、第３の感知回路と、
    前記補正信号と、前記差分レベルと、前記第３の情報とを受信し、前記第３の情報または前記差分レベルのいずれか、あるいは両方の振幅を補正し、前記第２のスイッチのスイッチオフ時点を制御して、前記補正信号の値またはレベルを減少させるための第２の手段と、を備える、
    ことを特徴とする電力変換器コントローラ。

Images