JP4833812B2 - Ｐｗｍ駆動装置及びその出力オフセット補正方法 - Google Patents

Description

本発明は、電磁式アクチュエータの駆動装置に関し、特に、半導体回路技術によって小型軽量化され、高い電力効率でアクチュエータを駆動可能なＰＷＭ駆動装置に関する。

近年、ＰＷＭ駆動方式は、光ディスクプレーヤにおけるフォーカス、トラッキング及びチルト制御用の電磁式アクチュエータ、スピンドルモータ、ピックアップ送り用モータなどの駆動を低消費電力化するための一手段として広く用いられている。また、ＰＷＭ駆動装置の主要部分を１個の半導体チップに集約することで小型軽量化が図られている。

図１１は、従来のＰＷＭ駆動装置の構成を示す。電圧Ｖｉｎの入力端子１０１には、抵抗２１１及び２１２及び容量２１３が直列接続されて構成されたラグリードフィルタが接続されている。電圧Ｖｉｎは、負荷２００に印加される平均駆動電圧を指令する指令電圧である。絶対値回路２１４は、抵抗２１１及び２１２の接続点の電圧を受け、当該電圧の絶対値Ｖａｂｓ及び符号Ｖｓｉｇｎを出力する。ＰＷＭ変調器２１５は、三角波発振器２１６が発振する三角波によって絶対値ＶａｂｓをＰＷＭ変調する。駆動部２１７は、ＰＷＭ変調信号及び方向切替回路２１８を通じて入力された符号Ｖｓｉｇｎに基づいて正出力端子１０２及び負出力端子１０３に電圧を供給して負荷２００を駆動する。ここで、正出力端子１０２の電圧ＶＦＯ及び負出力端子１０３の電圧ＶＲＯは差動入力型の電圧電流変換器２１９に入力され、当該差電圧に比例する電流が容量２１３に供給される。このように、抵抗２１１及び２１２及び容量２１３で構成されたラグリードフィルタ及び電圧電流変換器２１９によって、当該ＰＷＭ駆動装置において負帰還回路が形成されている。
特許第３８０３４３７号明細書

図１２は、図１１のＰＷＭ駆動装置を、絶対値回路２１４、駆動部２１７及び負荷２００からなるゲインＧのゲインブロック、及び三角波発振器２１６及びＰＷＭ変調器２１５からなる変調度Ｍ（ただし、０≦Ｍ≦１）の変調度ブロックの二つのブロックによって等価的に表したものである。ここで、抵抗２１１の抵抗値をＲａ、抵抗２１２の抵抗値をＲｂ、電圧電流変換器２１９のトランスコンダクタンスをｇｍとすると、当該ＰＷＭ駆動装置の閉ループゲインＧｃｌｏｓｅは次式で表される。

すなわち、当該ＰＷＭ駆動装置の閉ループゲインは抵抗２１１の抵抗値と電圧電流変換器２１９のトランスコンダクタンスで近似的に決定される。しかし、一般に、トランスコンダクタンスは半導体回路の動作として決定される一方、抵抗値は抵抗の寸法と材料で決定されるため、個体ばらつきや温度変動などによるゲイン変動などが発生してしまう。

さらに、電圧電流変換器２１９のオフセット電流により、指令電圧Ｖｉｎがゼロ入力のときに負荷２００にオフセット電圧が印加され、電磁式アクチュエータなどに不正なトル
クが発生してしまう。また、指令電圧Ｖｉｎの大きさによっては正負いずれかのピークで飽和し、出力電流及び電圧波形に歪みが生じてしまう。

上記不具合を防ぐために、電圧電流変換器２１９を構成する半導体素子、特に差動動作に関する素子などをできるだけ大きくすることで、半導体素子の形成寸法誤差に起因する電気抵抗のばらつきを小さくし、回路内の電圧及び電流のばらつきを減らすことができる。しかし、この解決策では、近年のプロセス微細化による低消費電力化やチップ小面積化によるコストダウンと相反して、消費電力及びチップ面積の増大によるコスト上昇が避けられない。

また、レーザトリミングなどで回路定数を変更することで電圧及び電流を所定値に修正することも可能である。しかし、この解決策では、個別にオフセット電流などを計測してトリミング処理をする必要があるため、相当の手間と時間を要し、コスト上昇が免れない。

上記問題に鑑み、チップ面積を増大させることなく、また、レーザトリミングなどの後工程を実施することなく、個体ばらつきや温度変動などによるゲイン変動を少なくしたＰＷＭ駆動装置を提供することを課題とする。さらに、当該ＰＷＭ駆動装置の出力オフセットを補正することを課題とする。

上記課題を解決するために本発明が講じた手段は、指令電圧に応じてＰＷＭ制御により負荷を駆動するＰＷＭ駆動装置として、指令電圧と基準電圧との差電圧を電流に変換する第１の電圧電流変換器と、ＰＷＭ駆動装置の正出力端子及び負出力端子の差電圧を電流に変換する第２の電圧電流変換器と、第１の電圧電流変換器の出力端子と第２の電圧電流変換器の出力端子との接続点に接続されたローパスフィルタと、上記接続点の電圧と基準電圧との差電圧を増幅する増幅器と、増幅器の出力電圧をＰＷＭ変調するＰＷＭ変調器と、ＰＷＭ変調器の出力信号に従って負荷を駆動する駆動部とを備えたものとする。

これによると、ＰＷＭ駆動装置の閉ループゲインが実質的に第１及び第２の電圧電流変換器のトランスコンダクタンス比で決定されるため、周辺温度の変動などによって第１及び第２の電圧電流変換器のトランスコンダクタンスが同様に変化すると当該変化が相殺され、閉ループゲインは一定に保たれる。したがって、より安定したゲインで動作可能となる。

好ましくは、上記のＰＷＭ駆動装置は、第１の電圧電流変換器の正負入力端子間の短絡及び開放を切り替える第１のスイッチ回路と、第２の電圧電流変換器の正負入力端子間の短絡及び開放を切り替える第２のスイッチ回路と、上記接続点に接続された可変電流源を有するオフセット補正回路と、第１及び第２のスイッチ回路及びオフセット補正回路を制御する制御回路とをさらに備えたものとする。ここで、補正モードにおいて、制御回路は第１及び第２のスイッチ回路に第１及び第２の電圧電流変換器の正負入力端子間を短絡させ、オフセット補正回路は制御回路の指示に従って可変電流源に対する制御量を初期値から漸次変化させて上記接続点に供給すべき補正電流を決定し、通常モードにおいて、制御回路は第１及び第２のスイッチ回路に第１及び第２の電圧電流変換器の正負入力端子間を開放させ、オフセット補正回路は上記接続点に当該決定した補正電流を供給するものとする。

また、上記のＰＷＭ駆動装置の出力オフセットの補正方法として、第１及び第２の電圧電流変換器のそれぞれについて正負入力端子間を短絡して上記接続点に供給すべき補正電流を決定する第１のステップと、第１及び第２の電圧電流変換器のそれぞれについて正負
入力端子間の短絡を解除して当該決定した補正電流を上記接続点に供給する第２のステップとを備えたものとする。

これらによると、第１及び第２の電圧電流変換器のそれぞれについて正負入力端子を短絡してオフセット電流のみが出力される状態にして、第１及び第２の電圧電流変換器の出力端子どうしの接続点に供給すべき補正電流が決定され、その後、第１及び第２の電圧電流変換器のそれぞれについて正負入力端子の短絡を解除して当該決定した補正電流が当該接続点に供給される。したがって、通常動作時におけるＰＷＭ駆動装置の出力オフセットを低減あるいはキャンセルすることができる。

より好ましくは、オフセット補正回路は、補正モードにおいて、増幅器の出力が第１の論理レベルから第２の論理レベルに遷移したことを検知したとき、そのときの可変電流源に対する制御量を記憶し、通常モードにおいて、当該記憶した制御量で可変電流源を制御するものとする。また、より好ましくは、第１のステップでは、上記接続点に電流を初期値から漸次変化させて供給し、増幅器の出力が第１の論理レベルから第２の論理レベルに遷移したことを検知したとき、そのときの電流を補正電流として記憶しておき、第２のステップでは、当該記憶した電流を上記接続点に供給するものとする。これらによると、第１及び第２の電圧電流変換器のオフセット電流をちょうど打ち消すことができる補正電流を容易に決定することができる。

さらに好ましくは、オフセット補正回路は、補正モードの開始時に増幅器の出力が第２のレベルとなっていることを検知したとき、可変電流源に対する制御量を初期値のまま維持するものとする。あるいは、オフセット補正回路は、補正モードにおいて、可変電流源に対する制御量が変化最終値となったことを検知したとき、可変電流源に対する制御量を変化最終値のまま維持するものとする。これらによると、可変電流源の調整可能範囲内で第１及び第２の電圧電流変換器のオフセット電流をちょうど打ち消すことができる補正電流が見つからなかった場合に、可変電流源の供給電流を当該調整可能範囲の上限値又は下限値に固定することができる。

具体的には、制御回路は、可変電流源に対する制御量を示すデジタル信号及び当該デジタル信号のホールドタイミングを示す制御信号を出力する。また、オフセット補正回路は、制御信号に従ってデジタル信号をラッチするラッチ回路と、ラッチ回路の出力信号に従って可変電流源の供給電流を制御する電流制御部とを有する。これによると、可変電流源に対する制御量を記憶するための回路をデジタル回路で容易に構成することができる。

より好ましくは、制御回路は、前記デジタル信号及び制御信号を、互いのエッジをずらして出力するものとする。あるいは、オフセット補正回路は、制御信号を遅延させる遅延回路を有するものとする。あるいは、オフセット補正回路は、上記接続点に接続されたコンデンサを有するものとする。これらによると、ラッチ回路がデジタル信号をラッチする際に生じるグリッチノイズによって増幅器の出力論理レベルが不正に反転し、ラッチ回路が不正に停止してしまわないようにすることができる。

また、好ましくは、ローパスフィルタは、コンデンサと、当該コンデンサと上記接続点との間の短絡及び開放を切り替えるスイッチとを有するものとする。また、制御回路は、補正モードにおいて、スイッチにコンデンサと上記接続点との間を開放させ、通常モードにおいて、スイッチにコンデンサと上記接続点との間を短絡させるものとする。これによると、補正モードにおいてコンデンサが第１及び第２の電圧電流変換器の出力端子どうしの接続点から電気的に切り離して、より正確な補正電流を決定することができる。

また、好ましくは、制御回路は、補正モードにおいて、負荷に対する電力供給を休止さ
せるものとする。これによると、補正モードにおける負荷の不用意な動作をなくすことができる。

また、オフセット補正回路は、上記接続点の電圧と基準電圧とを比較する比較器を有していてもよい。そして、当該オフセット補正回路は、補正モードにおいて、比較器の出力が第１の論理レベルから第２の論理レベルに遷移したことを検知したとき、そのときの可変電流源に対する制御量を記憶し、通常モードにおいて、当該記憶した制御量で可変電流源を制御するものとする。

一方、上記のＰＷＭ駆動装置を複数備えた駆動システムとして、複数のＰＷＭ駆動装置のそれぞれは、第１の電圧電流変換器の正負入力端子間の短絡及び開放を切り替える第１のスイッチ回路と、第２の電圧電流変換器の正負入力端子間の短絡及び開放を切り替える第２のスイッチ回路とを有するものとし、当該駆動システムは、複数のＰＷＭ駆動装置のそれぞれにおける上記接続点に接続された可変電流源を有する複数のオフセット補正回路と、複数のＰＷＭ駆動装置のそれぞれにおけるＰＷＭ変調器にＰＷＭ変調用の三角波を共通に供給する三角波発振器と、複数のＰＷＭ駆動装置のそれぞれにおける第１及び第２のスイッチ回路及び複数のオフセット補正回路を共通に制御する制御回路とを備えたものとする。そして、複数のＰＷＭ駆動装置のそれぞれにおいて、補正モードにおいて、制御回路は第１及び第２のスイッチ回路に第１及び第２の電圧電流変換器の正負入力端子間を短絡させ、複数のオフセット補正回路は制御回路の指示に従って可変電流源に対する制御量を初期値から漸次変化させて上記接続点に供給すべき補正電流を決定し、通常モードにおいて、制御回路は第１及び第２のスイッチ回路に第１及び第２の電圧電流変換器の正負入力端子間を開放させ、複数のオフセット補正回路は接続点に当該決定した補正電流を供給するものとする。

これによると、個々のＰＷＭ駆動装置についてゲインの安定化及び出力オフセットの低減を図りつつ、駆動システム全体としての小型化及び低コスト化を図ることができる。

以上説明したように本発明によると、チップ面積を増大させることなく、また、レーザトリミングなどの後工程を実施することなく、ＰＷＭ駆動装置の個体ばらつきや温度変動などによるゲイン変動を少なくすることができる。さらに、ＰＷＭ駆動装置の出力オフセットが低減あるいはキャンセルされ、指令電圧がゼロの時に負荷に不正なトルクが発生せず、出力オフセットに起因する飽和ひずみもない高精度な駆動が可能となる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は、第１の実施形態に係るＰＷＭ駆動装置の構成を示す。本ＰＷＭ駆動装置は、ＰＷＭドライバ１０、オフセット補正回路２０、三角波発振器３０及び制御回路４０を備えている。

まず、ＰＷＭドライバ１０の詳細構成について説明する。入力端子１０１に印加された指令電圧Ｖｉｎは基準電圧Ｖ１とともにスイッチ回路１１を介して差動入力型の電圧電流変換器１２の負入力端子及び正入力端子にそれぞれに入力される。電圧電流変換器１２は正負入力端子間の差電圧を電流Ｉ１に変換する。一方、正負出力端子１０２及び１０３の電圧ＶＦＯ及びＶＲＯはスイッチ回路１３を介して差動入力型の電圧電流変換器１４の正入力端子及び負入力端子にそれぞれに入力される。電圧電流変換器１４は正負入力端子間の差電圧を電流Ｉ２に変換する。すなわち、電圧電流変換器１４によってＰＷＭドライバ
１０の負帰還回路が形成されている。

スイッチ回路１１は、二つのスイッチ１１ａ及び１１ｂを備えている。これらスイッチ１１ａ及び１１ｂは制御回路４０から出力される信号ＯＦＣＣによって制御される。すなわち、信号ＯＦＣＣがＬレベルのとき（通常モード）、スイッチ１１ａは閉じ、スイッチ１１ｂは開き、電圧電流変換器１２の正負入力端子間には電圧Ｖｉｎ−Ｖ１が印加される。一方、信号ＯＦＣＣがＨレベルのとき（補正モード）、スイッチ１１ａは開き、スイッチ１１ｂは閉じ、電圧電流変換器１２の正負入力端子間の電圧はゼロとなる。スイッチ１１ａは、補正モードにおいて入力端子１０１と基準電圧Ｖ１の供給ノードとが短絡されないようにするために設けている。

スイッチ回路１３は、４つのスイッチ１３ａ、１３ｂ、１３ｃ及び１３ｄを備えている。これらスイッチ１３ａ〜１３ｄもまた信号ＯＦＣＣによって制御される。すなわち、通常モードでは、スイッチ１３ｃ及び１３ｄは閉じ、スイッチ１３ａ及び１３ｂは開き、電圧電流変換器１４の正負入力端子間には電圧ＶＦＯ−ＶＲＯが印加される。一方、補正モードでは、スイッチ１１３ｃ及び１３ｄは開き、スイッチ１３ａ及び１３ｂは閉じ、電圧電流変換器１４の正負入力端子間の電圧はゼロとなる。スイッチ１３ｃ及び１３ｄは、補正モードにおいて出力端子１０２と出力端子１０３とが短絡されないようにするために設けている。

電圧電流変換器１２及び１４の出力端子どうしは接続されており、当該接続点にはローパスフィルタ１５が接続されている。当該接続点の電圧Ｖｆｂは基準電圧Ｖ２とともに差動入力型の増幅器１６の正入力端子及び負入力端子にそれぞれに入力される。ＰＷＭ変調器１８は、スイッチ回路１７を介して入力された増幅器１６の出力電圧ＶＯＦを、三角波発振器３０から出力される、位相が互いに１８０°ずれた二つの三角波ＴＲＷＦ及びＴＲＷＲによってＰＷＭ変調する。駆動部１９は、ＰＷＭ変調信号ＤＳＦ及びＤＳＲに従って正負出力端子１０２及び１０３のそれぞれに電圧を供給して負荷２００を駆動する。駆動部１９は、一般的なＨブリッジ回路などで構成される。

ローパスフィルタ１５は、コンデンサ１５ａ及びスイッチ１５ｂを備えている。スイッチ１５ｂもまた信号ＯＦＣＣによって制御される。すなわち、通常モードでは、スイッチ１５ｂは閉じ、コンデンサ１５ａは電圧電流変換器１２及び１４の出力端子の接続点に接続される。一方、補正モードでは、スイッチ１５ｂは開き、コンデンサ１５ａは電圧電流変換器１２及び１４の出力端子の接続点から切り離される。コンデンサ１５ａは電圧電流変換器１２及び１４の出力電流Ｉ１及びＩ２及びオフセット補正回路２０から供給される補正電流Ｉ３によって充電され、電圧Ｖｆｂを発生させる。すなわち、ローパスフィルタ１５は、極性反転された指令電圧Ｖｉｎに対応する電流Ｉ１に帰還電圧ＶＦＯ−ＶＲＯに対応する電流Ｉ２を加える負帰還処理、及び当該合計電流を平滑化して電圧を生成する積分処理の役割を果たすほか、ＰＷＭ制御により発生した高調波ノイズ成分を除去するといった役割をも果たす。スイッチ１５ｂは、補正モードにおいて電圧電流変換器１２及び１４から出力される電流がコンデンサ１５ａによって平滑化されないようにするために設けている。なお、スイッチ１５ｂは省略可能である。

増幅器１６は、通常モードでは電圧Ｖｆｂを所定のゲインで数Ｖ程度の出力まで増幅動作するアンプとして動作する。一方、補正モードでは、コンデンサ１５ａが電気的に切り離されるため、電圧Ｖｆｂは増幅器１６の入力インピーダンスによって生じる。一般に増幅器１６の入力インピーダンスは１０^６Ω以上であるため、増幅器１６に１０^−６Ａ程度の電流が流れ込んだだけで数Ｖの電圧が発生する。したがって、補正モードでは、増幅器１６の出力電圧は電源電圧及びグランド電圧のいずれか一方の近傍で飽和する。このため、増幅器１６は補正モードでは比較器として動作する。すなわち、電圧Ｖｆｂが基準電圧
Ｖ２よりも大きければ“Ｈ”（例えば、＋ＶＣＣ）を出力し、電圧Ｖｆｂが基準電圧Ｖ２よりも小さければ“Ｌ”（例えば、ゼロ）を出力する。なお、増幅器１６の負入力端子に、基準電圧Ｖ２に代えてグランド電圧を印加してもよい。この場合、増幅器１６は“Ｌ”として負電源電圧（例えば、−ＶＣＣ）を出力する。

スイッチ回路１７は、二つのスイッチ１７ａ及び１７ｂを備えている。これらスイッチ１７ａ及び１７ｂもまた信号ＯＦＣＣによって制御される。すなわち、通常モードでは、スイッチ１７ａは閉じ、スイッチ１７ｂは開き、ＰＷＭ変調器１８に増幅器１６の出力電圧ＶＯＦが印加される。一方、補正モードでは、スイッチ１７ａは開き、スイッチ１７ｂは閉じ、増幅器１６はＰＷＭ変調器１８から切り離され、代わりにオフセット補正回路２０に接続される。すなわち、増幅器１６の出力電圧ＶＯＦはオフセット補正回路２０に印加される。スイッチ１７ａは、補正モードにおいて負荷２００が不用意に動作しないようにするために設けている。スイッチ１７ａが開くことによって負荷２００に対する制御を無効にすることができる。なお、補正モードにおいて、三角波ＴＲＷＦ及びＴＲＷＲを遮断する、信号ＤＳＦ及びＤＳＲを遮断する、あるいは、ＰＷＭ変調器１８又は駆動部１９への電力供給を絶って、負荷２００に電力が供給されないようにしてもよい。

図２は、通常モード動作時のＰＷＭドライバ１０における各種信号の波形を示す。三角波ＴＲＷＦ及びＴＲＷＲによって増幅器１６の出力電圧ＶＯＦがＰＷＭ変調され、最終的にＰＷＭ変調された電圧ＶＦＯ及びＶＲＯが生成される。なお、駆動部１９の電源電圧をＶＭとしている。そして、負荷２００に印加される電圧ＶＦＯ−ＶＲＯをＰＷＭ周期で時間平均した平均駆動電圧は指令電圧Ｖｉｎと相似した波形となっている。

図３は、通常モード動作時のＰＷＭドライバ１０を、増幅器１６、駆動部１９及び負荷２００からなるゲインＧのゲインブロック、及び三角波発振器３０及びＰＷＭ変調器１８からなる変調度Ｍ（ただし、０≦Ｍ≦１）の変調度ブロックの二つのブロックによって等価的に表したものである。ここで、電圧電流変換器１２のトランスコンダクタンスをｇｍ１、電圧電流変換器１４のトランスコンダクタンスをｇｍ２、ローパスフィルタ１５におけるコンデンサ１５ａの容量値をＣとすると、ＰＷＭドライバ１０の閉ループゲインＧｃｌｏｓｅは次式で表される。

すなわち、ＰＷＭドライバ１０の閉ループゲインは電圧電流変換器１２及び１４のトランスコンダクタンス比で近似的に決定される。

一般的に、電圧電流変換器のトランスコンダクタンスは当該電圧電流変換器を構成する半導体回路の動作温度により変化する。そこで、電圧電流変換器１２及び１４を半導体チップ上で近接して配置するなどによって、温度変動などによるトランスコンダクタンスｇｍ１及びｇｍ２の変動率をほぼ同一にすることができる。このため、ＰＷＭドライバ１０は図１１のＰＷＭ駆動装置よりも安定したゲインで動作可能である。

一方、ＰＷＭドライバ１０には差動入力型の素子が多く用いられており、これら素子に
おけるオフセット電圧及び電流がＰＷＭ駆動装置の出力に影響を及ぼすおそれがある。図４は、オフセット電圧及び電流に着目したときのＰＷＭドライバ１０を等価的に表したものである。ゲインブロック１０ｆ及び１０ｒは、三角波発振器３０、ＰＷＭ変調器１８、駆動部１９及び負荷２００からなる駆動下位系を擬似的に線形動作するとみなして、出力端子１０２及び１０３のそれぞれについて当該駆動下位系を一つのブロックにまとめたものである。また、オフセット着目時には直流動作についてのみ考慮すればよいため、ローパスフィルタ１５におけるコンデンサ１５ａはないものとして考える。いま、電圧電流変換器１２のオフセット電流をＩｏｓ１、電圧電流変換器１４のオフセット電流をＩｏｓ２、増幅器１６のゲインをＫ３、オフセット電圧をＶｏｓ３及び入力インピーダンスをＲｉ、ゲインブロック１０ｆのゲインをＡ４及びオフセット電圧をＶｏｓ４ｆ、ゲインブロック１０ｒのゲインを−Ａ４及びオフセット電圧をＶｏｓ４ｒ、出力端子１０２のオフセット電圧をＶＦＯｏｓ、及び出力端子１０３のオフセット電圧をＶＲＯｏｓとする。計算の詳細は省略するが、電圧電流変換器１２及び１４の出力端子の接続点の電圧Ｖｆｂについて成り立つ関係式を出力オフセット電圧ＶＦＲｏｓ（＝ＶＦＯｏｓ−ＶＲＯｏｓ）について解き、各成分の２乗平均を取ると次式が導かれる。ただし、増幅器１６の入力インピーダンスＲｉは他の項に比べて極めて大きいものとして処理している。

すなわち、ＰＷＭドライバ１０は帰還回路となっているため、出力オフセット電圧ＶＦＲｏｓは、増幅器１６及びゲインブロック１０ｆ及び１０ｒからは影響を受けずに、主に電圧電流変換器１２及び１４のオフセット電流の影響を受ける。上記式で表される出力オフセット電圧ＶＦＲｏｓは駆動下位系が線形動作するとみなして解析した結果であるが、実際のＰＷＭ駆動装置において出力電圧を三角波ＴＲＷＦ及びＴＲＷＲの周期で時間平均するとオフセット電圧が含まれていることが確認できる。

次に、オフセット補正回路２０の詳細構成について説明する。オフセット補正回路２０は、電圧電流変換器１２及び１４のオフセット電流に起因する出力オフセットを補正するためのものである。ラッチ回路２１は、ゲート入力がＨレベルの間、出力値を制御回路４０から出力される４ビットの信号ＤＡＤＴで表される値に更新し（トラッキング動作）、ゲート入力がＬレベルの間、出力値を保持する（ホールド動作）。また、ラッチ回路２１は、制御回路４０から出力された信号ＳＴＢＹの論理反転によってリセットされる。すなわち、ラッチ回路２１は、信号ＳＴＢＹがＨレベルとなっている間だけ動作する。Ｄ／Ａ変換器２２は、ラッチ回路２１の出力値に従って可変電流源２３の供給電流を制御する電流制御部として動作する。可変電流源２３は、電圧電流変換器１２及び１４の出力端子どうしの接続点に接続されており、当該接続点に対して、ラッチ回路２１の出力値に対応した大きさのソース電流又はシンク電流（補正電流Ｉ３）を供給する。具体的には、可変電流源２３は電圧制御電流源で構成可能である。なお、可変電流源２３としてデジタル制御電流源を採用することで、Ｄ／Ａ変換器２２を省略してラッチ回路２１によって可変電流源２３の供給電流を直接制御することができる。

ラッチ回路２１の４ビット出力信号はＡＮＤゲート２４にも入力され、これらの論理積演算が演算される。当該演算結果はスイッチ回路１７を介して入力される増幅器１６の出力信号（電圧ＶＯＦ）とともにＯＲゲート２５に入力され、これらの論理和が演算される。当該演算結果はＲＳフリップフロップ２６のセット入力となる。ＲＳフリップフロップ
２６もまた信号ＳＴＢＹの論理反転によってリセットされる。すなわち、ＲＳフリップフロップ２６は、信号ＳＴＢＹがＨレベルとなっている間だけ動作する。ＲＳフリップフロップ２６の反転出力は制御回路４０から出力される信号ＣＴＬとともにＡＮＤゲート２７に入力され、これらの論理積が演算される。そして、当該演算結果がラッチ回路２１のゲート入力となる。すなわち、ＲＳフリップフロップ２６は、増幅器１６の出力信号がＨレベルとなるか又はラッチ回路２１の４ビット出力値が調整可能範囲の上限値となっているとき、セットされ、ラッチ回路２１に対して４ビット入力値のラッチを指示する。そして、一度このラッチ指示が出されると、ＲＳフリップフロップ２６がリセットされるまでラッチ回路２１の４ビット出力値は変更されることなく維持される。

制御回路４０は、クロック信号ＣＬＫに同期して動作し、信号ＯＦＣＣ、信号ＤＡＤＴ、信号ＣＴＬ及び信号ＳＴＢＹを出力する。信号ＯＦＣＣは、本ＰＷＭ駆動装置の動作モードを指定するためのものである。信号ＤＡＤＴは、４ビットのカウント信号である。信号ＤＡＤＴは、クロック信号ＣＬＫをカウントすることによって生成可能である。信号ＣＴＬは、ラッチ回路２１に対してトラッキング動作及びホールド動作を指示するためのものである。信号ＣＴＬは、クロック信号ＣＬＫを分周することによって生成可能である。なお、信号ＣＴＬは、本ＰＷＭ駆動装置が起動してから電圧電流変換器１２及び１４、可変電流源２３などの動作が安定するのに要する期間（セトリング期間）の経過後に出力するようにする。信号ＳＴＢＹは、オフセット補正回路２０におけるラッチ回路２１及びＲＳフリップフロップ２６の動作及び停止を指示するためのものである。

次に、図５のタイミングチャートを参照しながら本ＰＷＭ駆動装置のオフセット補正動作について説明する。信号ＳＴＢＹがＨレベルとなり、ＰＷＭ駆動装置はまず補正モードで動作を開始する。そして、セトリング期間を経過した後、トラッキング＆ホールド期間において信号ＤＡＤＴで表される値が初期値のゼロからカウントアップされる。起動当初、増幅器１６の出力電圧ＶＯＦはゼロ（Ｌレベル）であるため、ＲＳフリップフロップ２６の反転出力はＨレベルであり、ラッチ回路２１のトラッキング動作及びホールド動作は信号ＣＴＬによって制御される。すなわち、信号ＤＡＤＴがカウントアップされているときに信号ＣＬＴのパルスが出力されることで、ラッチ回路２１は信号ＤＡＤＴによって表される４ビット値の更新及び保持を行う。

ここで、信号ＤＡＤＴのＬＳＢである信号ＤＡＤＴ［０］及び信号ＣＴＬは、それぞれ、クロック信号ＣＬＫを１／４分周及び１／２分周したものとなっている。さらに、信号ＣＴＬと信号ＤＡＤＴ［０］のエッジは互いにずれている。信号ＣＴＬと信号ＤＡＤＴのエッジタイミングが同じであると、信号ＤＡＤＴのラッチ時に発生するグリッチノイズによって可変電流源２３が過大な補正電流Ｉ３を供給してしまい、当該ノイズ電流によって増幅器１６の出力が反転してＲＳフリップフロップ２６が不正にセットされてしまうおそれがある。これに対して、上記のように信号ＣＴＬと信号ＤＡＤＴのエッジをずらすことによって、上記不正動作の原因となるグリッチノイズを抑制することができる。

ラッチ回路２１にラッチされる値が増加するにつれ、補正電流Ｉ３もまた徐々に増大する。そして、補正電流Ｉ３が、電圧電流変換器１２及び１４のオフセット電流Ｉｏｓ１及びＩｏｓ２の合計値と釣り合ったところで、これらオフセット電流Ｉｏｓ１及びＩｏｓ２は補正電流Ｉ３によって打ち消され、増幅器１６の出力電圧ＶＯＦは＋ＶＣＣ（Ｈレベル）となる。これにより、ＲＳフリップフロップ２６がセットされ、ラッチ回路２１はそのときの信号ＤＡＤＴを保持する。以後、信号ＤＡＤＴが変化してもラッチ回路２１の出力値は更新されず、可変電流源２３から供給される補正電流Ｉ３もまた固定される。その後、トラッキング＆ホールド期間が終了すると、信号ＯＦＣＣがＬレベルとなり、本ＰＷＭ駆動装置の動作モードは通常モードに遷移する。通常モードにおいて、可変電流源２３からはオフセット電流Ｉｏｓ１及びＩｏｓ２をちょうど打ち消す補正電流Ｉ３が供給され続
ける。これにより、本ＰＷＭ駆動装置は、出力オフセットがキャンセルされた状態で通常動作可能となる。

ラッチ回路２１の保持値が最大となってもなおオフセット電流Ｉｏｓ１及びＩｏｓ２の合計値と補正電流Ｉ３とが釣り合わない場合には、ＡＮＤゲート２４の出力がＨレベルとなってＲＳフリップフロップ２６がセットされ、ラッチ回路２１の出力値は当該最大値に固定される。これにより、可変電流源２３からは制御可能範囲で最大量のソース電流又はシンク電流が供給され、本ＰＷＭ駆動装置の出力オフセットは可能な限り低減される。一方、補正モード開始時に増幅器１６の出力電圧ＶＯＦが＋ＶＣＣ（Ｈレベル）となっていれば、ＲＳフリップフロップ２６がセットされ、ラッチ回路２１の出力値は初期値のゼロのままで固定される。このように可変電流源２３に対する制御量を初期値のまま維持するのは、かかる場合に可変電流源２３の供給電流を変化させると逆に本ＰＷＭ駆動装置の出力オフセットを増大させてしまうおそれがあるからである。なお、補正モード開始時に増幅器１６の出力レベルが“Ｈ”となっているようなものは不良品である可能性が高い。したがって、補正モード開始時の増幅器１６の出力レベルを観測することによって各製品の良否さらには不良ロットを判定することが可能である。

（第２の実施形態）
図６は、第２の実施形態に係るＰＷＭ駆動装置の構成を示す。本ＰＷＭ駆動装置は、図１のオフセット補正回路２０に遅延回路２８を追加した構成をしている。遅延回路２８は、制御回路４０とＡＮＤゲート２７との間に挿入されており、制御回路４０から出力される信号ＣＴＬを遅延させる。

図７は、本ＰＷＭ駆動装置のタイミングチャートである。図１のＰＷＭ駆動装置と異なる点は、信号ＣＴＬとクロック信号ＣＬＫとが一致するということである。すなわち、信号ＣＴＬはクロック信号ＣＬＫをゲート制御したものであり、クロック信号ＣＬＫを１／２分周して信号ＣＬＴを生成する第１の実施形態よりも、制御回路４０における信号ＣＴＬの生成部分の構成を簡略化することができる。本実施形態では信号ＣＴＬと信号ＤＡＤＴのエッジタイミングが同じになってしまうが、遅延回路２８によって信号ＣＴＬを遅延させることにより、ラッチ回路２１のデータ入力とゲート入力のエッジタイミングがずれ、グリッチノイズを抑制することができる。

（第３の実施形態）
図８は、第３の実施形態に係るＰＷＭ駆動装置の構成を示す。本ＰＷＭ駆動装置は、図１のオフセット補正回路２０にコンデンサ２９を追加した構成をしている。コンデンサ２９は、電圧電流変換器１２及び１４の出力端子の接続点に接続されている。

本ＰＷＭ駆動装置の動作タイミングもまた図７に示したものと同じである。すなわち、信号ＣＴＬはクロック信号ＣＬＫをゲート制御したものとなっている。このため、ラッチ回路２１のラッチ動作の際に発生するグリッチノイズによって可変電流源２３にノイズ電流が生じるが、当該ノイズ電流はコンデンサ２９によって吸収される。したがって、増幅器１６の出力が不正に反転することがなく、本ＰＷＭ駆動装置は補正モードにおいて正常に動作することができる。

（第４の実施形態）
図９は、第４の実施形態に係るＰＷＭ駆動装置の構成を示す。本ＰＷＭ駆動装置は、図１のオフセット補正回路２０に比較器２０１を追加し、ＰＷＭドライバ１０におけるスイッチ回路１７のスイッチ１７ｂを省略した構成をしている。比較器２０１は、電圧電流変換器１２及び１４の接続点の電圧Ｖｆｂ及び基準電圧Ｖ２を正負入力端子のそれぞれに受ける。そして、比較器２０１の出力はＯＲゲート２５に入力される。このように、増幅器
１６を比較器としても使用するのではなく、電圧Ｖｆｂと基準電圧Ｖ２との大小比較をする比較器２０１を別個独立に設けても、本発明によるオフセット補正の効果は何ら損なわれるものではない。

（第５の実施形態）
図１０は、第５の実施形態に係る駆動システムの構成を示す。本駆動システムは、３個のＰＷＭドライバ１０ａ、１０ｂ及び１０ｃ、これらに対応する３個のオフセット補正回路２０ａ、２０ｂ及び２０ｃ、三角波発振器３０及び制御回路４０を備えている。これら各構成要素の詳細はすでに説明したとおりである。

ＰＷＭドライバ１０ａ〜１０ｃは、それぞれ、指令電圧Ｖｉｎ１、Ｖｉｎ２及びＶｉｎ３を受け、互いに独立に負荷２００ａ、２００ｂ及び２００ｃを駆動する。三角波発振器３０は、ＰＷＭドライバ１０ａ〜１０ｃに共通に三角波を供給する。制御回路４０は、ＰＷＭドライバ１０ａ〜１０ｃ又はオフセット補正回路２０ａ〜２０ｃに共通に信号ＯＦＣＣ、信号ＳＴＢＹ、信号ＤＡＤＴ及び信号ＣＴＬを出力する。

このように、互いに独立した複数のＰＷＭ駆動装置を備えた駆動システムにおいて、補正モードと通常モードとの切り替え及び補正モードにおける制御は複数のＰＷＭ駆動装置に共通に行うことができる。したがって、複数のＰＷＭ駆動装置で１個の三角波発振器３０及び制御回路４０を共用することで、複数の負荷を駆動する駆動システムの小型化及び低コスト化が図れる。

なお、上記の各実施形態では可変電流源２３の供給電流の制御範囲は４ビットとしているが任意のビット数の調整が可能である。また、補正モードでの動作は装置の起動時のみではなく、装置動作中に適宜補正モードに切り替えるようにしてもよい。

また、制御回路４０及びオフセット補正回路２０におけるロジック処理部分はマイコンをソフトウエア制御することで実現可能である。また、上記の各実施形態ではオフセット補正回路２０をデジタル信号（信号ＤＡＤＴ）で制御しているが、三角波発振器、比較器、サンプルホールド回路などを適宜用いてオフセット補正回路２０をアナログ信号で制御するようにしてもよい。

本発明に係るＰＷＭ駆動装置は、ゲイン変動が少なく、また、出力オフセットが補正されて高精度な駆動が可能であるため、電磁式アクチュエータ、リニアアクチュエータ、多相のモータの駆動装置として有用である。

第１の実施形態に係るＰＷＭ駆動装置の構成図である。 通常モード動作時における図１に示したＰＷＭドライバにおける各種信号の波形図である。 通常モード動作時における図１に示したＰＷＭドライバの等価回路図である。 オフセット電圧及び電流に着目したときの図１に示したＰＷＭドライバの等価回路図である。 図１のＰＷＭ駆動装置のタイミングチャートである。 第２の実施形態に係るＰＷＭ駆動装置の構成図である。 図６のＰＷＭ駆動装置のタイミングチャートである。 第３の実施形態に係るＰＷＭ駆動装置の構成図である。 第４の実施形態に係るＰＷＭ駆動装置の構成図である。 第５の実施形態に係るＰＷＭ駆動装置の構成図である。 従来のＰＷＭ駆動装置の構成図である。 図１１のＰＷＭ駆動装置の等価回路図である。

１０ａ〜１０ｃ ＰＷＭドライバ（複数のＰＷＭ駆動装置）
１１ スイッチ回路（第１のスイッチ回路）
１２ 電圧電流変換器（第１の電圧電流変換器）
１３ スイッチ回路（第２のスイッチ回路）
１４ 電圧電流変換器（第２の電圧電流変換器）
１５ ローパスフィルタ
１５ａ コンデンサ
１５ｂ スイッチ
１６ 増幅器
１８ ＰＷＭ変調器
１９ 駆動部
２０ オフセット補正回路
２０ａ〜２０ｃ オフセット補正回路（複数のオフセット補正回路）
２１ ラッチ回路
２２ Ｄ／Ａ変換器（電流制御部）
２３ 可変電流源
２８ 遅延回路
２９ コンデンサ
２０１ 比較器
４０ 制御回路

Claims (15)

1. 指令電圧に応じてＰＷＭ制御により負荷を駆動するＰＷＭ駆動装置であって、
   前記指令電圧と基準電圧との差電圧を電流に変換する第１の電圧電流変換器と、
   当該ＰＷＭ駆動装置の正出力端子及び負出力端子の差電圧を電流に変換する第２の電圧電流変換器と、
   前記第１の電圧電流変換器の出力端子と前記第２の電圧電流変換器の出力端子との接続点に接続されたローパスフィルタと、
   前記接続点の電圧と基準電圧との差電圧を増幅する増幅器と、
   前記増幅器の出力電圧をＰＷＭ変調するＰＷＭ変調器と、
   前記ＰＷＭ変調器の出力信号に従って前記負荷を駆動する駆動部とを備えた
   ことを特徴とするＰＷＭ駆動装置。
2. 請求項１に記載のＰＷＭ駆動装置において、
   前記第１の電圧電流変換器の正負入力端子間の短絡及び開放を切り替える第１のスイッチ回路と、
   前記第２の電圧電流変換器の正負入力端子間の短絡及び開放を切り替える第２のスイッチ回路と、
   前記接続点に接続された可変電流源を有するオフセット補正回路と、
   前記第１及び第２のスイッチ回路及び前記オフセット補正回路を制御する制御回路とを備え、
   補正モードにおいて、前記制御回路は前記第１及び第２のスイッチ回路に前記第１及び第２の電圧電流変換器の正負入力端子間を短絡させ、前記オフセット補正回路は前記制御回路の指示に従って前記可変電流源に対する制御量を初期値から漸次変化させて前記接続点に供給すべき補正電流を決定し、通常モードにおいて、前記制御回路は前記第１及び第２のスイッチ回路に前記第１及び第２の電圧電流変換器の正負入力端子間を開放させ、前記オフセット補正回路は前記接続点に前記決定した補正電流を供給する
   ことを特徴とするＰＷＭ駆動装置。
3. 請求項２に記載のＰＷＭ駆動装置において、
   前記オフセット補正回路は、前記補正モードにおいて、前記増幅器の出力が第１の論理レベルから第２の論理レベルに遷移したことを検知したとき、そのときの前記可変電流源に対する制御量を記憶し、前記通常モードにおいて、前記記憶した制御量で前記可変電流源を制御する
   ことを特徴とするＰＷＭ駆動装置。
4. 請求項３に記載のＰＷＭ駆動装置において、
   前記オフセット補正回路は、前記補正モードの開始時に前記増幅器の出力が前記第２のレベルとなっていることを検知したとき、前記可変電流源に対する制御量を前記初期値のまま維持する
   ことを特徴とするＰＷＭ駆動装置。
5. 請求項３に記載のＰＷＭ駆動装置において、
   前記オフセット補正回路は、前記補正モードにおいて、前記可変電流源に対する制御量が変化最終値となったことを検知したとき、前記可変電流源に対する制御量を前記変化最終値のまま維持する
   ことを特徴とするＰＷＭ駆動装置。
6. 請求項３に記載のＰＷＭ駆動装置において、
   前記制御回路は、前記可変電流源に対する制御量を示すデジタル信号及び前記デジタル
   信号のホールドタイミングを示す制御信号を出力するものであり、
   前記オフセット補正回路は、前記制御信号に従って前記デジタル信号をラッチするラッチ回路と、前記ラッチ回路の出力信号に従って前記可変電流源の供給電流を制御する電流制御部とを有する
   ことを特徴とするＰＷＭ駆動装置。
7. 請求項６に記載のＰＷＭ駆動装置において、
   前記制御回路は、前記デジタル信号及び制御信号を、互いのエッジをずらして出力することを特徴とするＰＷＭ駆動装置。
8. 請求項６に記載のＰＷＭ駆動装置において、
   前記オフセット補正回路は、前記制御信号を遅延させる遅延回路を有する
   ことを特徴とするＰＷＭ駆動装置。
9. 請求項６に記載のＰＷＭ駆動装置において、
   前記オフセット補正回路は、前記接続点に接続されたコンデンサを有する
   ことを特徴とするＰＷＭ駆動装置。
10. 請求項２に記載のＰＷＭ駆動装置において、
    前記ローパスフィルタは、
    コンデンサと、
    前記コンデンサと前記接続点との間の短絡及び開放を切り替えるスイッチとを有するものであり、
    前記制御回路は、前記補正モードにおいて、前記スイッチに前記コンデンサと前記接続点との間を開放させ、前記通常モードにおいて、前記スイッチに前記コンデンサと前記接続点との間を短絡させる
    ことを特徴とするＰＷＭ駆動装置。
11. 請求項２に記載のＰＷＭ駆動装置において、
    前記制御回路は、前記補正モードにおいて、前記負荷に対する電力供給を休止させる
    ことを特徴とするＰＷＭ駆動装置。
12. 請求項２に記載のＰＷＭ駆動装置において、
    前記オフセット補正回路は、前記接続点の電圧と基準電圧とを比較する比較器を有し、前記補正モードにおいて、前記比較器の出力が第１の論理レベルから第２の論理レベルに遷移したことを検知したとき、そのときの前記可変電流源に対する制御量を記憶し、前記通常モードにおいて、前記記憶した制御量で前記可変電流源を制御する
    ことを特徴とするＰＷＭ駆動装置。
13. 請求項１に記載のＰＷＭ駆動装置を複数備えた駆動システムにおいて、
    前記複数のＰＷＭ駆動装置のそれぞれは、
    前記第１の電圧電流変換器の正負入力端子間の短絡及び開放を切り替える第１のスイッチ回路と、
    前記第２の電圧電流変換器の正負入力端子間の短絡及び開放を切り替える第２のスイッチ回路とを有するものであり、
    当該駆動システムは、
    前記複数のＰＷＭ駆動装置のそれぞれにおける前記接続点に接続された可変電流源を有する複数のオフセット補正回路と、
    前記複数のＰＷＭ駆動装置のそれぞれにおける前記ＰＷＭ変調器にＰＷＭ変調用の三角波を共通に供給する三角波発振器と、
    前記複数のＰＷＭ駆動装置のそれぞれにおける前記第１及び第２のスイッチ回路及び前記複数のオフセット補正回路を共通に制御する制御回路とを備え、
    前記複数のＰＷＭ駆動装置のそれぞれにおいて、補正モードにおいて、前記制御回路は前記第１及び第２のスイッチ回路に前記第１及び第２の電圧電流変換器の正負入力端子間を短絡させ、前記複数のオフセット補正回路は前記制御回路の指示に従って前記可変電流源に対する制御量を初期値から漸次変化させて前記接続点に供給すべき補正電流を決定し、通常モードにおいて、前記制御回路は前記第１及び第２のスイッチ回路に前記第１及び第２の電圧電流変換器の正負入力端子間を開放させ、前記複数のオフセット補正回路は前記接続点に前記決定した補正電流を供給する
    ことを特徴とする駆動システム。
14. 請求項１に記載のＰＷＭ駆動装置の出力オフセットの補正方法において、
    前記第１及び第２の電圧電流変換器のそれぞれについて正負入力端子間を短絡して前記接続点に供給すべき補正電流を決定する第１のステップと、
    前記第１及び第２の電圧電流変換器のそれぞれについて正負入力端子間の短絡を解除して前記決定した補正電流を前記接続点に供給する第２のステップとを備えた
    ことを特徴とする出力オフセット補正方法。
15. 請求項１４に記載の出力オフセット補正方法において、
    前記第１のステップでは、前記接続点に電流を初期値から漸次変化させて供給し、前記増幅器の出力が第１の論理レベルから第２の論理レベルに遷移したことを検知したとき、そのときの電流を前記補正電流として記憶しておき、
    前記第２のステップでは、前記記憶した補正電流を前記接続点に供給する
    ことを特徴とする出力オフセット補正方法。

Images