JP4955580B2 - スイッチングアンプ - Google Patents
スイッチングアンプ Download PDFInfo
- Publication number
- JP4955580B2 JP4955580B2 JP2008009627A JP2008009627A JP4955580B2 JP 4955580 B2 JP4955580 B2 JP 4955580B2 JP 2008009627 A JP2008009627 A JP 2008009627A JP 2008009627 A JP2008009627 A JP 2008009627A JP 4955580 B2 JP4955580 B2 JP 4955580B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- ramp
- output
- level
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
一方、携帯機器の筐体は小型、薄型化の傾向にある。この点からすれば、スイッチングアンプとしては、スピーカとの間に挿入しているLCフィルタを不用とするフィルタレスであることが更に望ましい。ところが、従来方式のスイッチングアンプにおいて、LCフィルタを介在させずスピーカを直接接続した場合、信号無入力時にもスピーカには大きなリプル電流が流れるため、無駄な損失を発生し更にはスピーカを熱破壊する場合がある。また、スイッチングアンプの駆動周波数とその高調波成分が放射するノイズが他の電子機器に誤動作などの悪影響を与えることがある。このためにもLCフィルタの搭載が必須となっている。
この回路によって、クロックCLKがLのときキャパシタCr2を定電流で充電し、クロックCLKがHのときキャパシタCr2を定電流で放電することにより、三角波RAMP2(立上り傾斜/立下り傾斜の波形が対称となっているランプ波)を発生している。
ところが、ここでは三角波(立上り傾斜/立下り傾斜の波形が対称となっているランプ波)を得るための三角波発生器41が必要不可欠である。ここで、この三角波は、図10に示す電流源51がキャパシタCr2に供給する電流と電流源52が放出する電流のバランスによって中心電位が決まるため非常に不安定であり、三角波の中心電位を任意に決めることは困難である。従って、パルス幅変調回路の基準信号とするためには、三角波の中心電位を決定するための付加回路が必要となる。
本発明は、上記した点に鑑みてなされたものであって、出力側をフィルタレスとすることを前提に、回路規模を縮小化したスイッチングアンプを提供することを目的とする。
信号基準レベルを中心として上下レベルを相補的に交互に推移する二種類のレベル信号のうち片方のレベル信号と前記第1及び第2のランプ波とを比較する第1の比較器と、他の片方のレベル信号と前記第1及び第2のランプ波とを比較する第2の比較器とを具え、
前記第1のランプ波と交差する前記片方のレベル信号を検出する前記第1の比較器の出力変化と前記第2のランプ波と交差する他の片方のレベル信号を検出する前記第2の比較器の出力変化とによって生成される第1のパルス幅変調信号と、
前記第1のランプ波と交差する前記他の片方のレベル信号を検出する前記第2の比較器の出力変化と前記第2のランプ波と交差する前記片方のレベル信号を検出する前記第1の比較器の出力変化とによって生成される第2のパルス幅変調信号とを生成するパルス幅変調信号生成器を具えることを特徴とする。
また、請求項3に記載のスイッチングアンプは、請求項1または請求項2に記載の発明において、前記第1及び第2のランプ波の立下りエッジ毎に前記第1と第2の比較器の出力を初期化する手段を具え、
前記第1と第2の比較器が前記レベル信号と前記第1及び第2のランプ波とを比較する前に、前記第1と第2の比較器の出力を初期化することで、前記第1と第2の比較器の出力を立下がることを特徴とする。
また、請求項5に記載のスイッチングアンプは、請求項1から請求項3のいずれか1つに記載の発明において、駆動信号生成機能を有するパルス幅変調回路と、
このパルス幅変調回路の後段にあって負荷に電力を供給する駆動手段と、
前記負荷の両端の出力端子に現われる出力信号を入力信号が入力される入力端子側ヘフィードバックさせるフィードバック手段と、
前記フィードバック手段によりフィードバックされた出力信号を前記入力信号と比較して信号間の誤差を検出し、該信号間の誤差量に対応した誤差抑圧信号を生成する誤差抑圧手段と、を具えたことを特徴とする。
請求項2に記載のスイッチングアンプは、ランプ波の波高値にばらつきがあっても基準レベルとして常に中点レベルを得ることができる。
請求項3に記載のスイッチングアンプは、ランプ波の立下りエッジを正確なものとして、正確な比較器の出力を得ることができる。
請求項4に記載のスイッチングアンプは、レベル信号の大きさを制限することでランプ波の波高値からの逸脱を防止することができる。
請求項5に記載のスイッチングアンプは、直流電圧変動などの波高レベル変化や歪を低減することができる。
以下、図を参照して本発明に係るスイッチングアンプの一実施形態を説明する。
図1は、本実施形態のスイッチングアンプを説明するための回路図であり、スイッチングアンプを駆動装置として例示した図である。図1において、駆動装置2を構成するスイッチングアンプは、ランプ波発生器21と、比較器22、23、パルス幅変調信号生成器24、ゲートドライブ回路25、26からなるパルス幅変調回路20と、ハーフブリッジ増幅器27、28にて構成されている。ランプ波(立上り傾斜と急峻な立下りエッジの波形)発生器21と、このランプ波発生器21からのランプ波と信号基準レベルを中心として上レベル及び下レベルを相補的に交互に推移する二種類のレベル信号POS、NEGとを比較する比較器22、23と、比較器22の出力信号CMP1及び比較器23の出力信号CMP2を入力してパルス幅変調信号PG及びNGを出力するパルス幅変調信号生成器24と、パルス幅変調信号PGでVP1P、VP1Nを生成するゲートドライブ回路25、パルス幅変調信号NGでVP2P、VP2Nを生成するゲートドライブ回路26、ゲートドライブ回路25の出力VP1P,VP1Nにて駆動され出力POUTを生成するハーフブリッジ増幅器27と、ゲートドライブ回路26の出力VP2P、VP2Nにて駆動され出力NOUTを生成するハーフブリッジ増幅器28とを備えている。
なお、パルス信号RSTによる初期化を除き比較器22、23自体の機能、ゲートドライブ回路25、26の機能、ハーフブリッジ増幅器27、28の機能は、図9及び図11の場合と同様である。
図2(b)において、比較器22の出力信号CMP1は、ランプ波発生器21のランプ波RAMPとレベル信号POSとを比較した結果であり、パルス信号RSTにて終端する。また、比較器23の出力信号CMP2は、ランプ波発生器21のランプ波RAMPとレベル信号NEGとを比較した結果であり、パルス信号RSTにて終端する。この二つの出力信号CMP1、CMP2は、パルス幅変調信号生成器24に入力されてパルス幅変調信号PG、NGを出力する。ここでは、例えばランプ波RAMPとレベル信号POSとの交点から最大点(立下り開始点)までの出力信号CMP1を、隣接する次のランプ波RAMPとレベル信号NEGの交点まで持続させたパルス幅変調信号NGと、ランプ波RAMPとレベル信号NEGとの交点から最大点(立下り開始点)までの出力信号CMP2を隣接する次のランプ波RAMPとレベル信号POSの交点まで持続させたパルス幅変調信号PGとを得る。なお、ランプ波発生器21及びパルス幅変調信号生成器24の詳細は後述する。
図3(a)は、ランプ波発生器21を例示したものである。ランプ波発生器21は、VCCから定電流を供給する電流源211と、定電流を供給することにより電圧ランプ波形RAMPを生成するキヤパシタCrと、電圧ランプ波形RAMPと基準レベルREFRとを比較する比較器212と、この比較器212の出力CNTRを遅延させてパルス出力RSTを生成する遅延回路213と、この遅延回路213のパルス出力RSTによる制御によりキャパシタCrに蓄積された電荷を放電するスイッチSWDとを有する。この回路によって、ランプ波RAMPが形成されると共にスイッチSWDの投入にてランプ波の急峻な立下りエッジが得られる。
ここで、従来の三角波発生器の場合とランプ波発生器21の場合における回路規模について比較する。従来の三角波発生器は、前述したように、三角波の中心電位を決定するための付加回路が必要となる。
これまでの説明においては、二種類の相補的なレベル信号POS及びNEGは、適切な位置にあるものとして説明してきた。しかし、これらレベル信号POS、NEGの誤差を抑制する回路を図5にて述べる。
この回路構成にてフィードバック信号と入力信号VINとの誤差が抑圧されたレベル信号POS、NEGを得ることができ、直流電圧変動による波形のレベル変化やひずみを低減することができる。
通常、相補的なレベル信号のPOS、NEGの信号基準レベルは、ランプ波RAMPの中点電位になるように設定する。しかし、ランプ波RAMPの製造プロセスによるばらつきや温度変化によるばらつきなどの影響により、ランプ波RAMPの頂点の電位が設定値から変動することになる。その結果、ランプ波RAMPの中点電位からランプ波RAMPの頂点までの範囲が変動し、ランプ波RAMPの中点電位からランプ波RAMPの頂点までの範囲(上位の範囲)と、この中点位置からグランドレベルまでの範囲(下位の範囲)が非対称になる。
この実施形態では、最大信号レベル時の正極と負極の振幅の最大値の非対称性を抑えるために、ランプ波RAMPの中点電位を生成するランプ波中点電位生成回路をランプ波発生器210に加えた構造を述べる。
図6に示すランプ波中点電位生成回路30及びランプ波発生器210において、電圧ランプ波形RAMPが基準電位REFRまで達すると、比較器212の出力CMPRはHに変化する。論理回路216は、出力CMPRがHに変化することによりCNTRをHに変化させて、スイッチSWRを投入する。この時、ランプ波生成用キャパシタCrとランプ波頂点サンプル&ホールド用キャパシタChとが並列に接続される。このキャパシタCr、Chによる電荷再分配と電流源211からの電荷供給によりキャパシタChの電位HLDが変動する。
ランプ波形RAMPが基準電位REFRより下がると、比較器212の出力CMPRはHからLに変化し、遅延回路214、215により出力CMPRよりも遅延したRSTがHからLに変化して、スイッチSWDがオフして、ランプ波形RAMPは電流源211からの充電によりグランドレベルから上昇し始める。
フィードバック構成のスイッチングアンプである駆動装置3のように入力信号がシングルエンドの場合は、誤差抑圧手段としての誤差抑圧回路の出力を反転させる反転増幅回路の非反転入力の信号基準レベルとしてランプ波中点電位RMIDを入力することで、レベル信号POS、NEGの正極と負極の絶対値の最大を共に等しくランプ波形RAMPの振幅の半分にでき、デューティ100%近傍におけるレベル信号POS、NEGの正極と負極の対称性をよくする効果が得られるため、最大出力時の波形品質の劣化を防止することができる。
また、入力信号が差動の場合は、誤差抑圧手段としての全差動アンプのコモンモードレベルとして入力することで、レベル信号POS、NEGの信号基準レベルがランプ波形中点電位になり、入力信号がシングルエンドの場合と同様の効果が得られるため、最大出力時の波形品質の劣化を防止することができる。
21、210 ランプ波発生器
22、23 比較器
24 パルス波幅変調信号生成器
241、242、243、244、245、246 D−FF
30 ランプ波中点電位生成回路
15 フィードバック回路
Claims (5)
- 1フレーム期間内の基準信号として半フレームは第1のランプ波を生成し他の半フレームは前記第1のランプ波の次に続く第2のランプ波を生成するランプ波発生器を具え、
信号基準レベルを中心として上下レベルを相補的に交互に推移する二種類のレベル信号のうち片方のレベル信号と前記第1及び第2のランプ波とを比較する第1の比較器と、他の片方のレベル信号と前記第1及び第2のランプ波とを比較する第2の比較器とを具え、
前記第1のランプ波と交差する前記片方のレベル信号を検出する前記第1の比較器の出力変化と前記第2のランプ波と交差する他の片方のレベル信号を検出する前記第2の比較器の出力変化とによって生成される第1のパルス幅変調信号と、
前記第1のランプ波と交差する前記他の片方のレベル信号を検出する前記第2の比較器の出力変化と前記第2のランプ波と交差する前記片方のレベル信号を検出する前記第1の比較器の出力変化とによって生成される第2のパルス幅変調信号とを生成するパルス幅変調信号生成器を具える、ことを特徴とするスイッチングアンプ。 - 前記第1と第2のランプ波の波高値の変動に追従して、前記信号基準レベルとして常に前記第1と第2ランプ波高値の中点レベルを生成する手段を具えることを特徴とする請求項1に記載のスイッチングアンプ。
- 前記第1及び第2のランプ波の立下りエッジ毎に前記第1と第2の比較器の出力を初期化する手段を具え、
前記第1と第2の比較器が前記レベル信号と前記第1及び第2のランプ波とを比較する前に、前記第1と第2の比較器の出力を初期化することで、前記第1と第2の比較器の出力を立下がることを特徴とする、請求項1または請求項2に記載のスイッチングアンプ。 - 前記レベル信号の最大レベルを制限する手段を備えたことを特徴とする、請求項1乃至請求項3のいずれか1項に記載のスイッチングアンプ。
- 駆動信号生成機能を有するパルス幅変調回路と、
このパルス幅変調回路の後段にあって負荷に電力を供給する駆動手段と、
前記負荷の両端の出力端子に現われる出力信号を入力信号が入力される入力端子側ヘフィードバックさせるフィードバック手段と、
前記フィードバック手段によりフィードバックされた出力信号を前記入力信号と比較して信号間の誤差を検出し、該信号間の誤差量に対応した誤差抑圧信号を生成する誤差抑圧手段と、を具えたことを特徴とする請求項1乃至請求項3のいずれか1項に記載のスイッチングアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009627A JP4955580B2 (ja) | 2008-01-18 | 2008-01-18 | スイッチングアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009627A JP4955580B2 (ja) | 2008-01-18 | 2008-01-18 | スイッチングアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009171450A JP2009171450A (ja) | 2009-07-30 |
JP4955580B2 true JP4955580B2 (ja) | 2012-06-20 |
Family
ID=40972094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008009627A Expired - Fee Related JP4955580B2 (ja) | 2008-01-18 | 2008-01-18 | スイッチングアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4955580B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5612107B2 (ja) * | 2009-10-09 | 2014-10-22 | エスティー、エリクソン、インディア、プライベート、リミテッドSt Ericsson India Pvt.Ltd. | スイッチング増幅器のためのパルス幅変調 |
JP5655051B2 (ja) * | 2012-10-23 | 2015-01-14 | 旭化成エレクトロニクス株式会社 | スイッチングアンプ |
CN112803744B (zh) * | 2021-03-24 | 2023-08-08 | 江苏应能微电子有限公司 | 低功耗电源启动控制装置、方法及电源设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5627001B2 (ja) * | 1974-07-23 | 1981-06-22 | ||
JP3060585B2 (ja) * | 1990-07-02 | 2000-07-10 | トヨタ自動車株式会社 | パルス幅変調回路 |
JPH0722860A (ja) * | 1993-06-30 | 1995-01-24 | Fujitsu Ten Ltd | スピーカ駆動用スイッチングアンプ |
JPH0794965A (ja) * | 1993-09-17 | 1995-04-07 | Foster Electric Co Ltd | パルス幅変調器 |
JPH08223682A (ja) * | 1995-02-09 | 1996-08-30 | Japan Radio Co Ltd | スピーカ駆動回路 |
AU4777700A (en) * | 1999-05-18 | 2000-12-05 | Lucent Technologies Inc. | Digital amplifier |
US6262632B1 (en) * | 1999-11-16 | 2001-07-17 | Texas Instruments Incorporated | Concept and method to enable filterless, efficient operation of Class-D amplifiers |
TW200806624A (en) * | 2006-06-16 | 2008-02-01 | Kaneka Corp | An improved method for crystallization of an azetidinone corboxylic acid |
-
2008
- 2008-01-18 JP JP2008009627A patent/JP4955580B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009171450A (ja) | 2009-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7884670B2 (en) | Class D amplifier | |
US7385444B2 (en) | Class D amplifier | |
US7324358B2 (en) | Power supply apparatus including charge-pump type step-up circuit operated at clock signal frequency | |
JP5730520B2 (ja) | スイッチングレギュレータ | |
JP5033244B2 (ja) | 駆動装置 | |
US7298209B1 (en) | Class D amplifier | |
TWI385914B (zh) | 轉換放大器電路及其方法 | |
JP2004007324A (ja) | D級増幅器における三角波生成回路 | |
US20070052459A1 (en) | Multiphased triangular wave oscillating circuit and switching regulator using it | |
JP2004228713A (ja) | 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末 | |
US7825725B2 (en) | Class D amplifier | |
US7545207B2 (en) | Control circuit and method for a switching amplifier | |
JP4955580B2 (ja) | スイッチングアンプ | |
US7265613B2 (en) | Low-distortion tri-state switching amplifier | |
CN112865731B (zh) | D类音频放大器及其混合调制方法、电子设备 | |
CN112886933A (zh) | D类音频放大器及其自适应脉宽调整方法、电子设备 | |
WO2012101683A1 (ja) | 鋸波生成回路 | |
US7388426B2 (en) | Control circuit and method for a switching amplifier | |
JP3757219B2 (ja) | チャージポンプ回路 | |
JP5499431B2 (ja) | 三角波発生回路 | |
TWI822432B (zh) | 功率轉換器及其控制方法 | |
CN112088491A (zh) | 调制器 | |
JP2010193020A (ja) | 遅延回路 | |
TWM658442U (zh) | 功率級電路 | |
JP2005168221A (ja) | Pwm回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4955580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |