JP4955580B2 - スイッチングアンプ - Google Patents

Description

本発明は、回路規模を縮小可能なパルス幅変調回路を有するスイッチングアンプに関する。

近年、携帯機器は多機能化している。このため、各部品は電力効率の良いものが求められる。例えば、消費電力の大きな拡声用スピーカを駆動するアンプとしては、電力効率の良さからスイッチングアンプが着目され普及しつつある。
一方、携帯機器の筐体は小型、薄型化の傾向にある。この点からすれば、スイッチングアンプとしては、スピーカとの間に挿入しているＬＣフィルタを不用とするフィルタレスであることが更に望ましい。ところが、従来方式のスイッチングアンプにおいて、ＬＣフィルタを介在させずスピーカを直接接続した場合、信号無入力時にもスピーカには大きなリプル電流が流れるため、無駄な損失を発生し更にはスピーカを熱破壊する場合がある。また、スイッチングアンプの駆動周波数とその高調波成分が放射するノイズが他の電子機器に誤動作などの悪影響を与えることがある。このためにもＬＣフィルタの搭載が必須となっている。

このＬＣフィルタが必須であるという原因は、従来方式のスイッチングアンプの出力状態が２値であることによる。すなわち、この従来方式は、入力信号の振幅が大きくなるに従い１フレーム周期に対するパルス幅の占める割合が大きくなってパルス幅と１フレーム周期の比であるパルス幅変調信号のデューティ比が大きくなる。一方、入力信号の振幅が小さくなっても上記出力が２値であるためパルス幅変調信号のデューティ比が５０％に近づくだけである。このことは、負荷に供給される電力は２値の電力の平均であるため、入力信号の無入力時であっても平均電力がゼロになるように負荷には無駄に大きなリプル電流が流れ電力が消費されている状態となっている。つまり、常に大きなリプル電流が流れて電力損失も大きく、またリプル電流の駆動周波数とその高調波成分がノイズを放射することになる。

この点に着目して、特許文献１では、不要な大きなリプル電流を発生することなく、電力供給に必要な期間だけ電力を供給することによりフィルタレスを実現した３値の出力状態を有するスイッチングアンプが例示されている。すなわち、図９は、特許文献１のスイッチングアンプを駆動装置として例示した回路図であり、図１０は、図９の三角波発生器４１の回路図であり、図１１は、図９の回路各部の信号波形図である。

図９において、駆動装置４は、三角波（立上り傾斜／立下り傾斜の波形が対称となっているランプ波）発生器４１と、この三角波発生器４１からのランプ波と信号基準レベルを中心として上レベル及び下レベルを相補的に交互に推移する二種類のレベル信号ＰＯＳ、ＮＥＧとを比較する比較器４２、４３と、比較器４２の出力であるパルス幅変調信号ＣＭＰ１でＶ１Ｐ、Ｖ１Ｎを生成するゲートドライブ回路４４、比較器４３の出力であるパルス幅変調信号ＣＭＰ２でＶ２Ｐ、Ｖ２Ｎを生成するゲートドライブ回路４５、ゲートドライブ回路４４の出力Ｖ１Ｐ，Ｖ１Ｎにて駆動され出力ＰＯＵＴを生成するハーフブリッジ増幅器４６と、ゲートドライブ回路４５の出力Ｖ２Ｐ、Ｖ２Ｎにて駆動され出力ＮＯＵＴを生成するハーフブリッジ増幅器４７とを備えている。

図１０において、三角波発生器４１は、電源ＶＣＣから定電流を供給する電流源５１と、グランドに定電流を放出する電流源５２と、定電流で充放電することにより電圧ランプ波形ＲＡＭＰ２を生成するキャパシタＣｒ２と、電流源５１、５２を切り替えるためのクロックＣＬＫを発生させるクロック発生器５５と、クロックＣＬＫがＬのときに電流源５１とキャパシタＣｒ２を接続するトランジスタ５３と、クロックＣＬＫがＨのときに電流源５２とキャパシタＣｒ２を接続するトランジスタ５４とを有することで実現できる。
この回路によって、クロックＣＬＫがＬのときキャパシタＣｒ２を定電流で充電し、クロックＣＬＫがＨのときキャパシタＣｒ２を定電流で放電することにより、三角波ＲＡＭＰ２（立上り傾斜／立下り傾斜の波形が対称となっているランプ波）を発生している。

図９に示す回路構成においては、各部の信号波形は図１１のようになる。すなわち、比較器４２及び４３には、図１１（ａ）に示すように三角波発生器４１から基準信号である三角波が入力されると共に二種類の相補的なレベル信号ＰＯＳ及びＮＥＧがそれぞれ入力される。図１１（ｂ）において、比較器４２からはパルス幅変調信号ＣＭＰ１が出力され、比較器４３からはパルス幅変調信号ＣＭＰ２が出力される。このパルス幅変調信号ＣＭＰ１に基づきゲートドライブ回路４４からは出力信号Ｖ１Ｐ、Ｖ１Ｎが得られ、パルス幅変調信号ＣＭＰ２に基づきゲートドライブ回路４５からは出力信号Ｖ２Ｐ、Ｖ２Ｎが得られる。そして、出力信号Ｖ１Ｐ、Ｖ１Ｎによりハーフブリッジ増幅器４６から出力信号ＰＯＵＴ、出力信号Ｖ２Ｐ、Ｖ２Ｎによりハーフブリッジ増幅器４７から出力信号ＮＯＵＴがそれぞれ得られる。

出力信号Ｖ１Ｐ、Ｖ１Ｎ、Ｖ２Ｐ、Ｖ２Ｎは、例えば図１２に示すＦＥＴ１０１、１０２からなるハーフブリッジ増幅器４６と、ＦＥＴ１０３、１０４からなるハーフブリッジ増幅器４７とが接続されたブリッジにあって駆動コイルＬ１を負荷とした回路の各ＦＥＴのゲートに加えられ、ＦＥＴ１０１，１０２のオンオフ、ＦＥＴ１０３、１０４のオンオフを制御する。すなわち、出力信号の極性がＰＯＵＴ-ＮＯＵＴの場合を正極性とした場合、状態Ｔ８ａ（正極性側から負荷Ｌ１に電流を供給）、状態Ｔ８ｂ（負極性側から負荷Ｌ１に電流を供給）、状態Ｔ８ｃまたはＴ８ｄ（直流電圧源ＶＣＣからの電流供給なし）の３値の出力状態がある。出力信号が正極性の場合はＴ８ａとＴ８ｃまたはＴ８ｄの比率により出力振幅が決まり、出力信号が負極性の場合はＴ８ｂとＴ８ｃまたはＴ８ｄの比率により出力振幅が決まり、信号無入力時はＴ８ａ、Ｔ８ｂの割合が最も小さく、Ｔ８ｃ、Ｔ８ｄの割合が最も大きくなる。

従って、このスイッチングアンプは３値の出力状態を有し、その上信号無入力時は、直流電圧源ＶＣＣから電流が供給される状態Ｔ８ａ、Ｔ８ｂの期間が最小となり、無電流の状態Ｔ８ｃ、Ｔ８ｄの期間が最大となるため、負荷には大きなリプル電流を流すことなくしかも必要な場合のみ電流を流すために、無駄な電力損失もなくノイズの発生も抑えられてスイッチングアンプのフィルタレス構成を可能としている。
ＵＳ６６１４２９７Ｂ２明細書

このように特許文献１に例示される従来技術では、３値の出力状態に起因して大きなリプル電流を抑え必要時にのみ電流を流す構成であるため、無駄な電力損失もなくノイズの発生も抑えられたフィルタレス構成を可能とした。
ところが、ここでは三角波（立上り傾斜／立下り傾斜の波形が対称となっているランプ波）を得るための三角波発生器４１が必要不可欠である。ここで、この三角波は、図１０に示す電流源５１がキャパシタＣｒ２に供給する電流と電流源５２が放出する電流のバランスによって中心電位が決まるため非常に不安定であり、三角波の中心電位を任意に決めることは困難である。従って、パルス幅変調回路の基準信号とするためには、三角波の中心電位を決定するための付加回路が必要となる。

付加回路を追加した構成の例としてＰＬＬ（フェーズ・ロックド・ループ）のように、生成された三角波を矩形波に変換し、変換した矩形波を入力側にフィードバックして、位相比較器によりキャパシタを充放電するための２つの電流源を選択制御するクロックと比較して、位相誤差が最小になるように三角波の中点電位を安定させる方法がある。この構成ではフィードバックを有するため位相補償のためのフィルタが必要であり、大きな抵抗、キャパシタが必要である。このように基準信号として使用できる安定した三角波を生成するためには、決して小さくはない付加回路が必要となるため回路規模が大きい。

このように、三角波発生器は、三角波の中心電位を決定するための付加回路が必要であるので、この三角波発生器４１の存在が小型化のネックとなっており、更に集積化したＬＳＩを得る場合の障害となっている。すなわち、回路規模の縮小化の障害となっている。
本発明は、上記した点に鑑みてなされたものであって、出力側をフィルタレスとすることを前提に、回路規模を縮小化したスイッチングアンプを提供することを目的とする。

以上の課題を解決するため、本発明の請求項１に記載のスイッチングアンプは、１フレーム期間内の基準信号として半フレームは第１のランプ波を生成し他の半フレームは前記第１のランプ波の次に続く第２のランプ波を生成するランプ波発生器を具え、
信号基準レベルを中心として上下レベルを相補的に交互に推移する二種類のレベル信号のうち片方のレベル信号と前記第１及び第２のランプ波とを比較する第１の比較器と、他の片方のレベル信号と前記第１及び第２のランプ波とを比較する第２の比較器とを具え、
前記第１のランプ波と交差する前記片方のレベル信号を検出する前記第１の比較器の出力変化と前記第２のランプ波と交差する他の片方のレベル信号を検出する前記第２の比較器の出力変化とによって生成される第１のパルス幅変調信号と、
前記第１のランプ波と交差する前記他の片方のレベル信号を検出する前記第２の比較器の出力変化と前記第２のランプ波と交差する前記片方のレベル信号を検出する前記第１の比較器の出力変化とによって生成される第２のパルス幅変調信号とを生成するパルス幅変調信号生成器を具えることを特徴とする。

また、請求項２に記載のスイッチングアンプは、請求項１に記載の発明において、第１と第２のランプ波の波高値の変動に追従して、前記信号基準レベルとして常に前記第１と第２ランプ波高値の中点レベルを生成する手段を具えることを特徴とする。
また、請求項３に記載のスイッチングアンプは、請求項１または請求項２に記載の発明において、前記第１及び第２のランプ波の立下りエッジ毎に前記第１と第２の比較器の出力を初期化する手段を具え、
前記第１と第２の比較器が前記レベル信号と前記第１及び第２のランプ波とを比較する前に、前記第１と第２の比較器の出力を初期化することで、前記第１と第２の比較器の出力を立下がることを特徴とする。

また、請求項４に記載のスイッチングアンプは、請求項１乃至請求項３のいずれかに記載の発明において、前記レベル信号の最大レベルを制限する手段を備えたことを特徴とする。
また、請求項５に記載のスイッチングアンプは、請求項１から請求項３のいずれか１つに記載の発明において、駆動信号生成機能を有するパルス幅変調回路と、
このパルス幅変調回路の後段にあって負荷に電力を供給する駆動手段と、
前記負荷の両端の出力端子に現われる出力信号を入力信号が入力される入力端子側ヘフィードバックさせるフィードバック手段と、
前記フィードバック手段によりフィードバックされた出力信号を前記入力信号と比較して信号間の誤差を検出し、該信号間の誤差量に対応した誤差抑圧信号を生成する誤差抑圧手段と、を具えたことを特徴とする。

請求項１に記載のスイッチングアンプは、入力信号をパルス幅変調するために必要な基準信号発生器として、回路面積の小さなランプ波発生回路を使用しているため、ＬＳＩとして製造した場合小型化が可能である。
請求項２に記載のスイッチングアンプは、ランプ波の波高値にばらつきがあっても基準レベルとして常に中点レベルを得ることができる。
請求項３に記載のスイッチングアンプは、ランプ波の立下りエッジを正確なものとして、正確な比較器の出力を得ることができる。
請求項４に記載のスイッチングアンプは、レベル信号の大きさを制限することでランプ波の波高値からの逸脱を防止することができる。
請求項５に記載のスイッチングアンプは、直流電圧変動などの波高レベル変化や歪を低減することができる。

（第１実施形態）
以下、図を参照して本発明に係るスイッチングアンプの一実施形態を説明する。
図１は、本実施形態のスイッチングアンプを説明するための回路図であり、スイッチングアンプを駆動装置として例示した図である。図１において、駆動装置２を構成するスイッチングアンプは、ランプ波発生器２１と、比較器２２、２３、パルス幅変調信号生成器２４、ゲートドライブ回路２５、２６からなるパルス幅変調回路２０と、ハーフブリッジ増幅器２７、２８にて構成されている。ランプ波（立上り傾斜と急峻な立下りエッジの波形）発生器２１と、このランプ波発生器２１からのランプ波と信号基準レベルを中心として上レベル及び下レベルを相補的に交互に推移する二種類のレベル信号ＰＯＳ、ＮＥＧとを比較する比較器２２、２３と、比較器２２の出力信号ＣＭＰ１及び比較器２３の出力信号ＣＭＰ２を入力してパルス幅変調信号ＰＧ及びＮＧを出力するパルス幅変調信号生成器２４と、パルス幅変調信号ＰＧでＶＰ１Ｐ、ＶＰ１Ｎを生成するゲートドライブ回路２５、パルス幅変調信号ＮＧでＶＰ２Ｐ、ＶＰ２Ｎを生成するゲートドライブ回路２６、ゲートドライブ回路２５の出力ＶＰ１Ｐ，ＶＰ１Ｎにて駆動され出力ＰＯＵＴを生成するハーフブリッジ増幅器２７と、ゲートドライブ回路２６の出力ＶＰ２Ｐ、ＶＰ２Ｎにて駆動され出力ＮＯＵＴを生成するハーフブリッジ増幅器２８とを備えている。

ここで、ランプ波発生器２１は、半フレームにおいて、立上り傾斜を有するランプ波ＲＡＭＰと急峻な立下りエッジに基づく初期化のためのパルス信号ＲＳＴを出力し、ランプ波ＲＡＭＰはレベル信号ＰＯＳ、ＮＥＧとの比較のために比較器２２、２３に入力され、パルス信号ＲＳＴは比較器２２、２３の出力を初期化（立下げ）して、ランプ波ＲＡＭＰとレベル信号ＰＯＳ、ＮＥＧとの正確な比較を行っている。また、パルス幅変調信号生成器２４は、あるランプ波ＲＡＭＰにて得られた比較器２２、２３の出力信号ＣＭＰ１、ＣＭＰ２を次のランプ波ＲＡＭＰまで持続させて、あたかも従来の三角波の比較器出力（図１０のＣＭＰ１、ＣＭＰ２）と同等のパルス幅変調信号ＰＧ、ＮＧを得るものである。そして、このランプ波発生器２１及びパルス幅変調信号生成器２４を設けることで従来の三角波発生器の設置よりも回路規模の縮小を図ろうとするものである。
なお、パルス信号ＲＳＴによる初期化を除き比較器２２、２３自体の機能、ゲートドライブ回路２５、２６の機能、ハーフブリッジ増幅器２７、２８の機能は、図９及び図１１の場合と同様である。

このような図１に示す回路構成においては、各部の信号波形は図２のようになる。すなわち、比較器２２及び２３には、図２（ａ）に示すようにランプ波発生器２１から基準信号であるランプ波ＲＡＭＰが入力されると共にこのランプ波ＲＡＭＰに続いて急峻な立下りエッジに伴うパルス信号ＲＳＴが初期化のために入力され、同時に二種類の相補的なレベル信号ＰＯＳ及びＮＥＧがそれぞれ入力される。そして、比較器２２ではランプ波ＲＡＭＰとレベル信号ＰＯＳとが比較され、比較器２３ではランプ波ＲＡＭＰとレベル信号ＮＥＧとが比較される。

ここで、パルス信号ＲＳＴは、急峻な立下りエッジの立下り期間をパルス幅としており、この立下りエッジのタイミングで図２（ｂ）のＲＳＴであるパルス波形を得ている。
図２（ｂ）において、比較器２２の出力信号ＣＭＰ１は、ランプ波発生器２１のランプ波ＲＡＭＰとレベル信号ＰＯＳとを比較した結果であり、パルス信号ＲＳＴにて終端する。また、比較器２３の出力信号ＣＭＰ２は、ランプ波発生器２１のランプ波ＲＡＭＰとレベル信号ＮＥＧとを比較した結果であり、パルス信号ＲＳＴにて終端する。この二つの出力信号ＣＭＰ１、ＣＭＰ２は、パルス幅変調信号生成器２４に入力されてパルス幅変調信号ＰＧ、ＮＧを出力する。ここでは、例えばランプ波ＲＡＭＰとレベル信号ＰＯＳとの交点から最大点（立下り開始点）までの出力信号ＣＭＰ１を、隣接する次のランプ波ＲＡＭＰとレベル信号ＮＥＧの交点まで持続させたパルス幅変調信号ＮＧと、ランプ波ＲＡＭＰとレベル信号ＮＥＧとの交点から最大点（立下り開始点）までの出力信号ＣＭＰ２を隣接する次のランプ波ＲＡＭＰとレベル信号ＰＯＳの交点まで持続させたパルス幅変調信号ＰＧとを得る。なお、ランプ波発生器２１及びパルス幅変調信号生成器２４の詳細は後述する。

このパルス幅変調信号ＰＧに基づきゲートドライブ回路２５からは出力信号ＶＰ１Ｐ、ＶＰ１Ｎが得られ、パルス幅変調信号ＮＧに基づきゲートドライブ回路２６からは出力信号ＶＰ２Ｐ、ＶＰ２Ｎが得られる。そして、出力信号ＶＰ１Ｐ、ＶＰ１Ｎによりハーフブリッジ増幅器２７から出力信号ＰＯＵＴ、出力信号ＶＰ２Ｐ、ＶＰ２Ｎによりハーフブリッジ増幅器２８から出力信号ＮＯＵＴがそれぞれ得られる。

出力信号ＰＯＵＴ-ＮＯＵＴについては、出力信号の極性がＰＯＵＴ-ＮＯＵＴの場合を正極性とした場合、状態Ｔ２ａ（正極性側から負荷に電流を供給）、状態Ｔ２ｂ（負極性側から負荷に電流を供給）、状態Ｔ２ｃまたはＴ２ｄ（直流電圧源からの電流供給なし）の３値の出力状態を有している。出力信号が正極性の場合はＴ２ａとＴ２ｃまたはＴ２ｄの比率により出力振幅が決まり、出力信号が負極性の場合はＴ２ｂとＴ２ｃまたはＴ２ｄの比率により出力振幅が決まり、信号無入力時はＴ２ａ、Ｔ２ｂの割合が最も小さく、Ｔ２ｃ、Ｔ２ｄの割合が最も大きくなる。

次に、ランプ波発生器２１及びパルス幅変調信号生成器２４について、図３及び図４を参照して説明する。
図３（ａ）は、ランプ波発生器２１を例示したものである。ランプ波発生器２１は、ＶＣＣから定電流を供給する電流源２１１と、定電流を供給することにより電圧ランプ波形ＲＡＭＰを生成するキヤパシタＣｒと、電圧ランプ波形ＲＡＭＰと基準レベルＲＥＦＲとを比較する比較器２１２と、この比較器２１２の出力ＣＮＴＲを遅延させてパルス出力ＲＳＴを生成する遅延回路２１３と、この遅延回路２１３のパルス出力ＲＳＴによる制御によりキャパシタＣｒに蓄積された電荷を放電するスイッチＳＷＤとを有する。この回路によって、ランプ波ＲＡＭＰが形成されると共にスイッチＳＷＤの投入にてランプ波の急峻な立下りエッジが得られる。

図３（ｂ）に示すパルス幅変調信号生成器２４は、Ｄフリップフロップ（Ｄ−ＦＦという）の組み合わせにて構成され、四つのＤ−ＦＦ２４１、２４２、２４３、２４４のうちＤ−ＦＦ２４１、２４４のクロック端子には比較器２３からの出力信号ＣＭＰ２が入力され、Ｄ−ＦＦ２４２、２４３のクロック端子には比較器２２からの出力信号ＣＭＰ１が入力される。したがって、各Ｄ−ＦＦではクロック端子へ入力されるＣＭＰ１、ＣＭＰ２の立上りのタイミングにて各Ｄ端子のＨ入力またはＬ入力の信号状態がＱ端子に現れ保持されることになる。

一方、各Ｄ−ＦＦ２４１−２４４のＤ端子及びＲ端子には、ランプ波ＲＡＭＰと同期して相互に反転状態にある二種類のクロック信号ＣＬＫＰ、ＣＬＫＮが加えられる。この場合、Ｒ端子は、リセット端子であり、Ｈ入力にてＤ−ＦＦのリセット状態、Ｌ入力にてＤ−ＦＦのリセット解除状態となる。各Ｄ−ＦＦ２４１−２４４では、Ｄ−ＦＦ２４１、２４３にてクロック信号ＣＬＫＰがＤ端子に、クロック信号ＣＬＫＮがＲ端子に加えられ、また、Ｄ−ＦＦ２４２、２４４にてクロック信号ＣＬＫＮがＤ端子に、クロック信号ＣＬＫＰがＲ端子に加えられる。

更に、パルス幅変調信号生成器２４には、Ｄ―ＦＦ２４５、２４６が備えられる。このＤ−ＦＦ２４５、２４６の各Ｄ端子にはＶＣＣが加えられる。Ｄ−ＦＦ２４５のクロック端子にはＤ−ＦＦ２４１のＱ出力ＳＴ１が加えられ、Ｒ端子にはＤ−ＦＦ２４２のＱ出力ＲＴ１が加えられる。また、Ｄ−ＦＦ２４６のクロック端子にはＤ−ＦＦ２４３のＱ出力ＳＴ２が加えられ、Ｒ端子にはＤ−ＦＦ２４４のＱ出力ＲＴ２が加えられる。そして、Ｄ−ＦＦ２４５、２４６のＱ出力からはパルス幅変調信号ＰＧ、ＮＧが出力される。

かかるパルス幅変調信号生成器２４の回路構成によれば、各Ｄ−ＦＦ２４１―２４４のＤ端子とＲ端子との関係は、片方がＨ入力であれば他の片方はＬ入力であり、しかもクロック信号ＣＬＫＰとＣＬＫＮとはランプ波ＲＡＭＰと同期して交互にＨあるいはＬ状態となる。このため、例えば、クロック信号ＣＬＫＰがＨで比較器２３の出力信号ＣＭＰ２が入力した時点で、Ｄ−ＦＦ２４１からのＱ出力ＳＴ１がＤ−ＦＦ２４５のクロック端子に出力し、Ｄ−ＦＦ２４５のＱ出力であるパルス幅変調信号ＰＧが立上がる。そして、次のランプ波ＲＡＭＰでのクロック信号ＣＬＫＮのＨで比較器２２の出力信号ＣＭＰ１が入力した時点で、Ｄ―ＦＦ２４２からのＱ出力ＲＴ１がＤ−ＦＦ２４５のＲ端子に出力してリセット状態となり、Ｄ−ＦＦ２４５のＱ出力であるパルス幅変調信号ＰＧが立下がる。

同様に、例えば、クロック信号ＣＬＫＰがＨで比較器２２の出力信号ＣＭＰ１が入力した時点で、Ｄ−ＦＦ２４３からのＱ出力ＳＴ２がＤ−ＦＦ２４６のクロック端子に出力し、Ｄ−ＦＦ２４６のＱ出力であるパルス幅変調信号ＮＧが立上がる。そして、次のランプ波ＲＡＭＰでのクロック信号ＣＬＫＮのＨで比較器２３の出力信号ＣＭＰ２が入力した時点で、Ｄ―ＦＦ２４４からのＱ出力ＲＴ２がＤ−ＦＦ２４６のＲ端子に出力してリセット状態となり、Ｄ−ＦＦ２４６のＱ出力であるパルス幅変調信号ＮＧが立下がる。
ここで、従来の三角波発生器の場合とランプ波発生器２１の場合における回路規模について比較する。従来の三角波発生器は、前述したように、三角波の中心電位を決定するための付加回路が必要となる。

一方、ランプ波発生器２１は、比較器２１２においてランプ波ＲＡＭＰと比較される基準レベルＲＥＦＲによってランプ波ＲＡＭＰの中心電位を決定することができ、三角波発生器が有する規模の大きい負荷回路を必要としない。ここで、ランプ波発生器２１及びパルス幅変調信号生成器２４を構成する素子は、電流源、小容量のキャパシタ、比較器、キャパシタに蓄積した電荷を放出するスイッチと６つのＤフリップフロップであり、前述した三角波の中心電位を決定するための付加回路に比べると、いずれも規模の小さな素子や回路である。このように、ランプ波発生器とすることで従来の三角波発生器の設置よりも回路規模の縮小を図ることができる。

図４は、パルス幅変調信号ＰＧ、ＮＧを生成する場合のパルス幅変調信号生成器２４の各部の波形を示す。図４（ａ）及び図４（ｂ）のパルス信号ＲＳＴ、比較器２２の出力信号ＣＭＰ１、比較器２３の出力信号ＣＭＰ２は図２と同じである。また、クロック信号ＣＬＫＰ、ＣＬＫＮは相互に反転しており、ランプ波ＲＡＭＰに同期するようにパルス信号ＲＳＴに基づき形成される。図４（ｂ）に示すＱ出力の波形ＳＴ１、ＲＴ１、ＳＴ２、ＲＴ２によるパルス幅変調信号ＰＧ、ＮＧの生成は前述のとおりである。すなわち、クロック信号ＣＬＫＰのＨ状態における比較器２３の出力信号ＣＭＰ２の立上り時点ＴＮ１にてＳＴ１がＨ状態となり、また比較器２２の出力信号ＣＭＰ１の立上り時点ＴＰ１にてＳＴ２がＨ状態になる。そして、このＳＴ１、ＳＴ２の立下りは、クロック信号ＣＬＫＮのＨ状態でのリセットによる。また、クロック信号ＣＬＫＮのＨ状態における比較器２３の出力信号ＣＭＰ２の立上り時点ＴＮ２にてＲＴ２がＨ状態となり、また比較器２２の出力信号ＣＭＰ１の立上り時点ＴＰ２にてＲＴ１がＨ状態になる。そして、このＲＴ１、ＲＴ２の立下りは、クロック信号ＣＬＫＰのＨ状態でのリセットによる。

この結果、パルス幅変調信号ＰＧの立上りはＳＴ１の立上りにより、立下りはＲＴ１の立上りによる。また、パルス幅変調信号ＮＧの立上りはＳＴ２の立上りにより、立下りはＲＴ２の立上りによる。こうして、比較器２２、２３の各出力信号ＣＭＰ１、ＣＭＰ２を次のランプ波ＲＡＭＰまで持続させることができる。
これまでの説明においては、二種類の相補的なレベル信号ＰＯＳ及びＮＥＧは、適切な位置にあるものとして説明してきた。しかし、これらレベル信号ＰＯＳ、ＮＥＧの誤差を抑制する回路を図５にて述べる。

図５は、本実施形態のスイッチングアンプを説明するための回路図であり、スイッチングアンプを駆動装置として例示した図である。図５において、駆動装置１を構成するスイッチングアンプは、ランプ波発生器２１と、パルス幅変調回路２０と、ハーフブリッジ増幅器２７、２８、フィードバック回路１５と、誤差抑圧回路と、反転増幅回路により構成されている。アナログ信号である入力信号ＶＩＮをパルス幅変調回路２０によりパルス幅変調し、パルス幅変調信号に応じてハーフブリッジ増幅器２７、２８によりＰＯＵＴ、ＮＯＵＴに接続される駆動コイルＬ１（図示せず）を駆動している。図５において、ランプ波発生器２１、パルス幅変調回路２０、ハーフブリッジ増幅器２７、２８は、図１と同じであり、説明を省略する。

この回路構成では、レベル信号ＰＯＳ、ＮＥＧの入力信号供給部分と出力信号ＰＯＵＴ、ＮＯＵＴとの間にフィードバック回路を設けると共にフィードバック信号と入力信号ＶＩＮとの誤差を抑圧する回路を備えたものである。すなわち、出力信号ＰＯＵＴ、ＮＯＵＴの高周波成分を除去し差動信号をシングルエンドとしたフィードバック信号１５１を出力するフィードバック回路１５と、このフィードバック信号１５１と入力信号ＶＩＮとの誤差を検出しその誤差量に応じたレベル信号ＰＯＳを出力するための抵抗器Ｒ２、Ｒ３、キャパシタＣｉを備えたオペアンプ１０からなる誤差抑圧回路と、レベル信号ＰＯＳに対して反転信号ＮＥＧを得る抵抗器Ｒ３、Ｒ４を備えたオペアンプ１１からなる反転増幅回路を有する。ここで、ＶＣＯＭは入力信号の基準レベルであり、ＲＣＯＭは相補的なレベル信号のＰＯＳ、ＮＥＧの信号基準レベルであり、ランプ波ＲＡＭＰの中点電位になるように設定されている。
この回路構成にてフィードバック信号と入力信号ＶＩＮとの誤差が抑圧されたレベル信号ＰＯＳ、ＮＥＧを得ることができ、直流電圧変動による波形のレベル変化やひずみを低減することができる。

（第２実施形態）
通常、相補的なレベル信号のＰＯＳ、ＮＥＧの信号基準レベルは、ランプ波ＲＡＭＰの中点電位になるように設定する。しかし、ランプ波ＲＡＭＰの製造プロセスによるばらつきや温度変化によるばらつきなどの影響により、ランプ波ＲＡＭＰの頂点の電位が設定値から変動することになる。その結果、ランプ波ＲＡＭＰの中点電位からランプ波ＲＡＭＰの頂点までの範囲が変動し、ランプ波ＲＡＭＰの中点電位からランプ波ＲＡＭＰの頂点までの範囲（上位の範囲）と、この中点位置からグランドレベルまでの範囲（下位の範囲）が非対称になる。

こうして相補的なレベル信号のＰＯＳ、ＮＥＧの信号基準レベルは、ランプ波ＲＡＭＰの中点電位から変動した値になる。この場合、最大信号レベル時にパルス幅変調信号の変調度が７０％にも到達しない仕様では信号の正極と負極の最大レベルでのデューティが非対称となることはない。このため、スイッチングアンプの出力信号が歪むことはなく問題にはならない。

ところが、最大信号レベル時にパルス幅変調信号の変調度が９０％を越える仕様においては、前記上位範囲と下位範囲とが非対称である場合、信号の正極または負極のどちらか一方の極性の最大レベルが上昇し、もう−方の極性の最大レベルは下降することになる。このため、信号波形の正極と負極のレベルが非対称になり結果的に出力信号が歪む。
この実施形態では、最大信号レベル時の正極と負極の振幅の最大値の非対称性を抑えるために、ランプ波ＲＡＭＰの中点電位を生成するランプ波中点電位生成回路をランプ波発生器２１０に加えた構造を述べる。

図６では、ランプ波発生器２１０とランプ波中点電位生成回路３０とを例示したものである。このうち、ランプ波発生器２１０は、図３（ａ）のランプ波発生器２１からランプ波中点生成回路に必要な回路を付加したものであり、ランプ波生成器２１と同じ回路については、説明を省略する。ランプ波発生器２１０は、比較器２１２の出力ＣＭＰＲを遅延させて出力ＣＭＰＲＤを生成する遅延回路２１４と、比較器２１２の出力ＣＭＰＲと遅延出力ＣＭＰＲＤの２つの入力からスイッチＳＷＲをオンオフ制御する信号ＣＮＴＲを出力する論理回路２１６と、遅延出力ＣＭＰＲＤをさらに遅延させて、キャパシタＣｒに蓄積された電荷を放出するスイッチＳＷＤをオンオフ制御する信号ＲＳＴ出力する遅延回路２１５を有する。

ランプ波中点電位生成回路３０には、ランプ波発生器２１０のランプ波ＲＡＭＰ及び論理回路２１６の出力ＣＮＴＲが入力される。そして、ランプ波中点電位生成回路３０は、ランプ波発生器２１０の出力ＲＡＭＰをキャパシタＣｈに接続するスイッチＳＷＲと、スイッチＳＷＲがオンしている期間中にランプ波ＲＡＭＰに接続されるキャパシタＣｈと、キャパシタＣｈの電位を記憶するバッファ３１と、このバッファ３１の出力ＲＢＵＦとグランドレベルの中点電位ＲＭＩＤを生成する抵抗器Ｒｍ１、Ｒｍ２とを備えている。そして、スイッチＳＷＲはランプ波発生器２１０の出力ＣＮＴＲによって投入制御される。

図７は、ランプ波ＲＡＭＰ、基準電位ＲＥＦＲ、電位ＨＬＤ（ＲＢＵＦ）、中点電位ＲＭＩＤ、出力ＣＭＰＲ、出力ＣＭＰＲの遅延出力ＣＭＰＲＤ、スイッチＳＷＲのオンオフ制御信号ＣＮＴＲ、パルス出力ＲＳＴのタイミング波形を示す。
図６に示すランプ波中点電位生成回路３０及びランプ波発生器２１０において、電圧ランプ波形ＲＡＭＰが基準電位ＲＥＦＲまで達すると、比較器２１２の出力ＣＭＰＲはHに変化する。論理回路２１６は、出力ＣＭＰＲがＨに変化することによりＣＮＴＲをＨに変化させて、スイッチＳＷＲを投入する。この時、ランプ波生成用キャパシタＣｒとランプ波頂点サンプル＆ホールド用キャパシタＣｈとが並列に接続される。このキャパシタＣｒ、Ｃｈによる電荷再分配と電流源２１１からの電荷供給によりキャパシタＣｈの電位ＨＬＤが変動する。

遅延回路２１４により出力ＣＭＰＲよりも遅延してＣＭＰＲＤがＨに変化すると、論理回路２１６はＣＮＴＲをＬに変化させて、スイッチＳＷＲがオフし、キャパシタＣｈの電荷は保持される。その後、遅延回路２１５により遅延出力ＣＭＰＲＤよりも遅延したＲＳＴがHに変化すると、スイッチＳＷＤがオンしてキャパシタＣｒに蓄積された電荷は放出されランプ波形ＲＡＭＰはグランドレベルになる。
ランプ波形ＲＡＭＰが基準電位ＲＥＦＲより下がると、比較器２１２の出力ＣＭＰＲはHからLに変化し、遅延回路２１４、２１５により出力ＣＭＰＲよりも遅延したＲＳＴがHからLに変化して、スイッチＳＷＤがオフして、ランプ波形ＲＡＭＰは電流源２１１からの充電によりグランドレベルから上昇し始める。

上述の電圧ランプ波形ＲＡＭＰのサイクルを繰り返すことにより、キャパシタＣｈの電位ＨＬＤはランプ波ＲＡＭＰの頂点の電位に漸近する。ランプ波ＲＡＭＰの中点電位ＲＭＩＤは、キャパシタＣｈの電位ＨＬＤを同じ抵抗値の抵抗器Ｒｍ１、Ｒｍ２で分圧することにより発生する。なお、バッファ３１は、抵抗器Ｒｍ１、Ｒｍ２を介してキャパシタＣｈに保持された電荷が放出されることにより、キャパシタＣｈの電位ＨＬＤが低下するのを防止するためにある。

図８は、図５と同様のフィードバック回路を有するスイッチングアンプを示すものであるが、図５のランプ波発生器２１の代わりに図６に示すランプ波発生器２１０とランプ波中点電位生成回路３０からなるランプ波発生・中点電位生成回路１２を備え、中点電位ＲＭＩＤはオペアンプ１１の非反転入力となっている。
フィードバック構成のスイッチングアンプである駆動装置３のように入力信号がシングルエンドの場合は、誤差抑圧手段としての誤差抑圧回路の出力を反転させる反転増幅回路の非反転入力の信号基準レベルとしてランプ波中点電位ＲＭＩＤを入力することで、レベル信号ＰＯＳ、ＮＥＧの正極と負極の絶対値の最大を共に等しくランプ波形ＲＡＭＰの振幅の半分にでき、デューティ１００％近傍におけるレベル信号ＰＯＳ、ＮＥＧの正極と負極の対称性をよくする効果が得られるため、最大出力時の波形品質の劣化を防止することができる。
また、入力信号が差動の場合は、誤差抑圧手段としての全差動アンプのコモンモードレベルとして入力することで、レベル信号ＰＯＳ、ＮＥＧの信号基準レベルがランプ波形中点電位になり、入力信号がシングルエンドの場合と同様の効果が得られるため、最大出力時の波形品質の劣化を防止することができる。

本発明の一実施形態のスイッチングアンプを説明するための回路ブロック図である。 図１の各部信号波形図である。 ランプ波発生器及びパルス幅変調信号生成器の一例の回路ブロック図である。 主に図３の各部信号波形図である。 フィードバック構成のスイッチングアンプを例示する回路ブロック図である。 本発明の第二実施形態のランプ波発生器とランプ波中点電位生成回路を例示する回路図である。 図６のランプ波発生器の各部信号波形図である。 図６を用いたフィードバック構成のスイッチングアンプを例示する回路ブロック図である。 従来のスイッチングアンプの回路ブロック図である。 従来の三角波発生器の図である。 主に図９の各部信号波形図である。 図９のスイッチングアンプの一例の負荷回路図である。

符号の説明

２ 駆動回路
２１、２１０ ランプ波発生器
２２、２３ 比較器
２４ パルス波幅変調信号生成器
２４１、２４２、２４３、２４４、２４５、２４６ Ｄ−ＦＦ
３０ ランプ波中点電位生成回路
１５ フィードバック回路

Claims (5)

1. １フレーム期間内の基準信号として半フレームは第１のランプ波を生成し他の半フレームは前記第１のランプ波の次に続く第２のランプ波を生成するランプ波発生器を具え、
   信号基準レベルを中心として上下レベルを相補的に交互に推移する二種類のレベル信号のうち片方のレベル信号と前記第１及び第２のランプ波とを比較する第１の比較器と、他の片方のレベル信号と前記第１及び第２のランプ波とを比較する第２の比較器とを具え、
   前記第１のランプ波と交差する前記片方のレベル信号を検出する前記第１の比較器の出力変化と前記第２のランプ波と交差する他の片方のレベル信号を検出する前記第２の比較器の出力変化とによって生成される第１のパルス幅変調信号と、
   前記第１のランプ波と交差する前記他の片方のレベル信号を検出する前記第２の比較器の出力変化と前記第２のランプ波と交差する前記片方のレベル信号を検出する前記第１の比較器の出力変化とによって生成される第２のパルス幅変調信号とを生成するパルス幅変調信号生成器を具える、ことを特徴とするスイッチングアンプ。
2. 前記第１と第２のランプ波の波高値の変動に追従して、前記信号基準レベルとして常に前記第１と第２ランプ波高値の中点レベルを生成する手段を具えることを特徴とする請求項１に記載のスイッチングアンプ。
3. 前記第１及び第２のランプ波の立下りエッジ毎に前記第１と第２の比較器の出力を初期化する手段を具え、
   前記第１と第２の比較器が前記レベル信号と前記第１及び第２のランプ波とを比較する前に、前記第１と第２の比較器の出力を初期化することで、前記第１と第２の比較器の出力を立下がることを特徴とする、請求項１または請求項２に記載のスイッチングアンプ。
4. 前記レベル信号の最大レベルを制限する手段を備えたことを特徴とする、請求項１乃至請求項３のいずれか１項に記載のスイッチングアンプ。
5. 駆動信号生成機能を有するパルス幅変調回路と、
   このパルス幅変調回路の後段にあって負荷に電力を供給する駆動手段と、
   前記負荷の両端の出力端子に現われる出力信号を入力信号が入力される入力端子側ヘフィードバックさせるフィードバック手段と、
   前記フィードバック手段によりフィードバックされた出力信号を前記入力信号と比較して信号間の誤差を検出し、該信号間の誤差量に対応した誤差抑圧信号を生成する誤差抑圧手段と、を具えたことを特徴とする請求項１乃至請求項３のいずれか１項に記載のスイッチングアンプ。

Images