JP2005168221A

JP2005168221A - Ｐｗｍ回路装置

Info

Publication number: JP2005168221A
Application number: JP2003405280A
Authority: JP
Inventors: Keiji Nishihara; 恵司西原; Hiroki Kinugawa; 宏樹衣川; Satohide Kitaguchi; 里英北口
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-12-04
Filing date: 2003-12-04
Publication date: 2005-06-23

Abstract

【課題】最大デューティーを上げ、かつ、急激な入出力の変動への応答性・電流能力を改善できるＰＷＭ回路装置を提供するものである。
【解決手段】コイル負荷（５）をＰＷＭ駆動して出力電圧（Ｅ）を出力するＰＷＭ回路装置であって、基準電圧（ＲＥＦ１）と前記出力電圧（Ｅ）を比較するエラーアンプ（８）と、エラーアンプ（８）の出力（Ｃ）と他の入力（Ｂ）を比較して両者のうち低い方の電圧を出力する最小値回路（３）と、基準周波数（Ｆ）を出力する発振器（１）と、最小値回路（３）の出力と発振器（１）の出力を比較するコンパレータ（２）と、コンパレータの出力（Ｄ）と発振器（１）の出力を用いてコンパレータ（２）の出力を数えるカウンタ（９）と、カウンタ（９）の出力に応じて出力電圧を変える基準電圧源作成回路（１４）とを設け、基準電圧源作成回路（１４）の出力を最小値回路（３）の前記他の入力として印加し、前記コンパレータ（２）の出力側の信号でコイル負荷（５）を駆動する。
【選択図】図１

Description

本発明は、ＰＷＭ制御する回路装置に係り、特に、スイッチング電源装置などのコイル負荷を駆動するＰＷＭ回路装置に関するものである。

近年、ディジタル回路技術の進歩により、電源装置をＰＷＭ制御することで、装置全体の省電力化が図られるようになってきた。
降圧型スイッチング電源の場合、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎと出力デューティーＤを用いると式（１）のように表される。

Ｖｏｕｔ＝Ｄ × Ｖｉｎ ‥‥（１）
出力電圧Ｖｏｕｔを大きくするには、入力電圧Ｖｉｎを大きくするか、出力デューティーＤを大きくする必要がある。一般に入力電圧Ｖｉｎが制限されている場合が多いため、出力デューティーＤを可能なかぎり大きくする。また、出力デューティーＤを大きくすることで、後述するように、過渡応答性の改善が測れる。従って、ＰＷＭ制御する装置では、一般に出力デューティーを向上させることが目指されている。

しかし、このような装置では、コイル負荷を駆動するため、ＰＷＭ制御のデューティーを１００％とする（すなわち、ＤＣ出力を印加する）と、駆動するコイル負荷が等価的に小さな抵抗値を有する抵抗となる。その結果、大電流が流れ、かかるコイル負荷を破壊してしまう。この問題を防止するため、ＰＷＭの最大デューティーを１００％としないように制限する方法が一般的に用いられている。

このような従来装置について、以下にその事例を挙げて説明する。図５は従来のＰＷＭ回路装置である。
図５において、１は発振器、２はコンパレータ、３は２入力の最小値を出力する最小値回路、４はＰＷＭ駆動される出力ドライバ、５はコイル負荷、６はコンデンサ、７は基準電圧源、８は出力電圧（Ｅ）と基準電圧源７とを比較してその差を取り出すエラーアンプ、１１は基準電圧源である。

次に、従来のＰＷＭ回路装置の動作について、以下、図５、図６を参照しながら詳しく説明する。
はじめに、図５の各部ごとの動作について説明する。

エラーアンプ８は基準電圧源７の出力電圧と本回路の出力電圧（Ｅ）とを比較し出力（Ｃ）とする。ここで基準電圧源７の出力電圧が出力電圧（Ｅ）より高いとき、エラーアンプ８の出力電圧は、基準電圧源７の出力電圧と出力電圧（Ｅ）との差に比例した分だけ高い出力電圧（Ｃ）を出力する。逆に、基準電圧源７の出力電圧が出力電圧（Ｅ）より低いとき、エラーアンプ８の出力電圧は、基準電圧源７の出力電圧と出力電圧（Ｅ）との差に比例した分だけ低い出力電圧（Ｃ）を出力する。

最小値回路３は基準電圧源１１の出力電圧（Ｂ）と前記エラーアンプ８の出力電圧（Ｃ）とを比較し、両者のうち低い方の電圧を出力する。後述するが、本最小値回路の入力となる（Ｂ）は本回路における最大デューティーを制限するための制限電圧であり、通常動作時には最小値回路３の出力はエラーアンプ８の出力（Ｃ）となる。

発振器１は本回路のＰＷＭ周波数を決定しており、前記発振器１から作成された三角波（Ａ）をコンパレータ２へと出力する。
コンパレータ２は最小値回路３の出力電圧と前記発振器１によって作成された三角波（Ａ）の電圧を比較し、出力電圧（Ｄ）とする。コンパレータ２は、発振器１から作成された三角波（Ａ）の電圧が最小値回路３の出力電圧より低いときに出力ドライバ４をオンする。逆に、発振器１から作成された三角波（Ａ）の電圧が最小値回路３の出力電圧より高いときに出力ドライバ４をオフする。

出力ドライバ４では、前記コンパレータ２の出力電圧（Ｄ）に従い、オン・オフ動作を繰り返す。出力ドライバ４がオンとなる期間には、コイル負荷５を介してコンデンサ６を充電し、出力電圧（Ｅ）は徐々に増加していく。逆に、前記出力ドライバ４がオフとなる期間には、コンデンサ６に蓄積された電荷が放電していき、出力電圧（Ｅ）は低下する。

図６（ｉ）（ｉｉ）（ｉｉｉ）は従来回路における各部の動作波形のタイミングチャートを示すものであり、横軸を時間ｔとして以下に示す各部の動作波形を示している。図６（ｉ）にコンパレータ２の入力である発振器１の出力から作成された三角波（Ａ）、最小値回路３の入力となる最大デューティー制限電圧である基準電圧源１１の出力電圧（Ｂ）、エラーアンプ８の出力電圧（Ｃ）を示している。図６（ｉｉ）に出力ドライバ４のオン・オフ状態（Ｄ）を示している。図６（ｉｉｉ）に出力電圧（Ｅ）を示す。

次に、この図６（ｉ）（ｉｉ）（ｉｉｉ）のタイミングチャートを用いて、通常時と電源投入時、あるいは（Ｅ）点での負荷電流が急増した時など出力電圧（Ｅ）が低下した場合に分けて従来回路の動作説明をする。

まず通常時の場合について従来回路の動作説明をする。
図６での時間Ｔ０からＴ１のときを考える。
図６（ｉ）において、この区間では、基準電圧源１１の出力電圧（Ｂ）よりエラーアンプ８の出力電圧（Ｃ）が低いので、最小値回路３はエラーアンプ８の出力電圧（Ｃ）を出力する。この最小値回路３の出力電圧となる（Ｃ）と発振器１から作成された三角波信号（Ａ）とをコンパレータ２で比較する。この区間（時間Ｔ０からＴ１）では、発振器１から作成された三角波（Ａ）が最小値回路３の出力電圧より低いので、コンパレータ２の出力電圧（Ｄ）がハイレベルとなることで、出力ドライバ４をオンさせる（図６（ｉｉ）参照）。そして、出力ドライバ４がオンとなるので、出力電圧（Ｅ）が上昇する（図６（ｉｉｉ）参照）。

次に時間Ｔ１からＴ２のときを考える。
この区間でも、基準電圧源１１の出力電圧（Ｂ）よりエラーアンプ８の出力電圧（Ｃ）が低いので、最小値回路３はエラーアンプ８の出力電圧（Ｃ）を出力する。この最小値回路３の出力電圧となる（Ｃ）と発振器１から作成された三角波信号（Ａ）とをコンパレータ２で比較する。発振器１から作成された三角波（Ａ）が最小値回路３の出力電圧より高くなり、コンパレータ２の出力電圧（Ｄ）がローレベルとなることで、出力ドライバ４をオフさせる（図６（ｉｉ）参照）。

そして、出力ドライバ４がオフとなるので、出力電圧（Ｅ）が低下する（図６（ｉｉｉ）参照）。以後この動作を繰り返す。
次に電源投入時あるいは、（Ｅ）点での負荷電流が急増した時など出力電圧（Ｅ）が低下した場合について本従来回路の動作説明をする。

図６での時間Ｔ３からＴ４のときを考える。
図６（ｉ）において、この区間では、出力電圧（Ｅ）が低いため、基準電圧源７との差が大きく、エラーアンプ８の出力電圧（Ｃ）が上昇する。エラーアンプ８の出力電圧（Ｃ）が基準電圧源１１の出力電圧（Ｂ）より高くなり、最小値回路３は基準電圧源１１の出力電圧（Ｂ）を出力する。前述のように、デューティーはこの最小値回路３の出力電圧から決定されるため、本基準電圧源１１の出力電圧（Ｂ）が本ＰＷＭ動作での最大デューティーを決定する制限回路の制限電圧となっている。この区間では、発振器１から作成された三角波（Ａ）が基準電圧源１１の出力電圧（Ｂ）より低くなり、前述のように、出力ドライバ４をオンさせる（図６（ｉｉ）参照）ので、出力電圧（Ｅ）が上昇する（図６（ｉｉｉ）。

次に時間Ｔ４からＴ５の区間では、発振器１から作成された三角波（Ａ）が基準電圧源１１の出力電圧（Ｂ）より高くなり（図６（ｉ）参照）、基準電圧（Ｂ）によって最大デューティーが制限されるので、この区間では出力ドライバ４をオフさせる（図６（ｉｉ）参照）。その結果、出力電圧（Ｅ）が下降する（図６（ｉｉｉ）。

この従来装置では、デューティーを上げるためには最大デューティーを決定する、基準電圧源１１の出力である（Ｂ）と発振器１から作成された三角波（Ａ）の最大値（デューティー１００%に相当）との差（図６（ｉ）中のＸに示す）を小さくすれば良いことになる。しかし、発振器１から作成される三角波（Ａ）のピーク電圧のばらつきが考えられるため、前記Ｘを十分に小さくできない。

このばらつきの原因としては、コンパレータ２での遅延、基準電圧のばらつき、その他回路での遅延などが考えられる。そのため、ばらつきがあっても決してデューティーが１００％とならないようにするため、前記Ｘを大きくする必要がある。

また、最大デューティーを１００％とすることができないため、ＰＷＭ１周期ごとに前記最大デューティーを制限する電圧（Ｂ）と発振器１から作成される三角波（Ａ）で決定される期間にオフとなる。そのため、負荷電流の急増などにより、出力電圧が下がってしまうと、出力ドライバ４がオン・オフを繰り返しながら電圧上昇していく。そのため十分な過渡応答性が得られない、という課題がある。

本発明は上記欠点を鑑み、ばらつきに対して安定に、最大デューティーを上げ、かつ、急激な入出力の変動への応答性・電流能力を改善したＰＷＭ回路装置を提供することを目的とする。

本発明のＰＷＭ回路装置は、コイル負荷をＰＷＭ駆動して出力電圧を出力するＰＷＭ回路装置であって、基準電圧と前記出力電圧を比較するエラーアンプと、前記エラーアンプの出力と他の入力を比較して両者のうち低い方の電圧を出力する最小値回路と、基準周波数を出力する発振器と、前記最小値回路の出力と前記発振器の出力を比較するコンパレータと、前記コンパレータの出力と前記発振器の出力を用いて前記コンパレータの出力を数えるカウンタと、前記カウンタの出力に応じて出力電圧を変える基準電圧源作成回路とを設け、前記基準電圧源作成回路の出力を最小値回路の前記他の入力として印加し、前記コンパレータの出力側の信号で前記コイル負荷を駆動することを特徴とする。

本発明は、ばらつきに対して安定に、最大デューティーを上げ、かつ、急激な入出力の変動への応答性・電流能力を改善できる。

以下、本発明の実施の形態を図１〜図４に基づいて説明する。
図１に本発明による回路の一例を示す。
１は発振器、２はコンパレータ、３は２入力の最小値を出力する最小値回路、４はＰＷＭ駆動される出力ドライバ、５はコイル負荷、６はコンデンサ、７は基準電圧源、８は出力電圧（Ｅ）と基準電圧源７とを比較して、その差を取り出すエラーアンプ、９は発振器１の出力パルス（Ｆ）の立ち上がりを計測するカウンタ、１０はカウンタ９の出力に従い、オン・オフを繰り返すスイッチ、１１は基準電圧源、１２は前記基準電圧源１１と前記スイッチ１０の間に接続された抵抗、１３は前記スイッチ１０とグラウンドとの間に接続された抵抗、１４は基準電圧源作成回路である。

次に、本発明によるＰＷＭ回路装置の動作について、図１〜図４を参照しながら詳しく説明する。
はじめに、図１の各部ごとの動作について説明する。ただし、既に図５を用いて従来方式のＰＷＭ回路装置の動作として説明した部分と共通する部分は省略する。

図５と異なる要素として、最小値回路３に入力する基準電圧源による制限電圧（Ｂ）を作成する回路要素について説明する。
図５に示した従来回路では、基準電圧源１１の出力のみで決まる１つの電圧値であるが、本発明によるＰＷＭ回路装置では図１に示すようにその値を２つとする。それらはスイッチ１０をオフとすることで基準電圧源１１の出力電圧を抵抗１２を介して出力電圧（Ｂ）として出力する値と、スイッチ１０をオンとし、基準電圧源１１の出力電圧を抵抗１２と抵抗１３によって分圧した値の２通りである。

ここで基準電圧源１１の出力電圧を抵抗１２を介して（Ｂ）として出力する場合の電圧値を、発振器１から作成された三角波（Ａ）の最大値よりも高くする。一方、基準電圧源１１の出力電圧を抵抗１２と抵抗１３によって分圧した値は発振器１から作成される三角波（Ａ）の最大値より低くする。

前記スイッチ１０をオン・オフ制御するためカウンタ９を用いる。本カウンタの動作について図４を用いて説明する。
このカウンタ９は、Ｄ型フリップフロップＦＦ１〜ＦＦｎと、各フリップフロップの出力の出力に基づいて設定値になったことを検出するロジック回路１５とで構成されている。

前記カウンタ９は発振器１の出力パルス（Ｆ）の立ち上がりを計測する。ただし、このカウンタ９はコンパレータ２の出力（Ｄ）がオフであるとき（電圧がローレベルである）はリセットされるため、コンパレータ２の出力（Ｄ）がオンであるときにカウンタ９が動作し、設定したあるカウント数（これをｎ回とする）をカウントした場合にスイッチ１０をオンする（出力（Ｇ））。すなわち、コンパレータ２の出力が連続して１００％デューティーを出した回数を数えて、その回数が設定した値（ｎ回）になると基準電圧源作成回路１４の出力を低くして、コンパレータの出力を１００％以下の値にする。

図２（ｉ）（ｉｉ）（ｉｉｉ）は本発明によるＰＷＭ回路装置における各部の動作波形のタイミングチャートを示すものであり、横軸を時間ｔとして以下に示す各部の動作波形を示している。図２（ｉ）にコンパレータ２の入力である発振器１の出力から作成された三角波（Ａ）、最小値回路３の入力となる基準電圧源作成回路１４の出力電圧（Ｂ）、エラーアンプ８の出力電圧（Ｃ）を示している。図２（ｉｉ）に出力ドライバ４のオン・オフ状態（Ｄ）を示している。図２（ｉｉｉ）に出力電圧（Ｅ）を示す。

図２（ｉ）（ｉｉ）及び（ｉｉｉ）に示すタイミングチャートを用いて、通常時と電源投入時あるいは、（Ｅ）点での負荷電流が急増した時など出力電圧（Ｅ）が低下した場合に分けて動作を説明をする。

まず、通常時の本発明によるＰＷＭ回路装置の動作説明をする。
図２（ｉ）での時間Ｔ０からＴ１のときを考える。
カウンタ９は設定した回数までカウント・アップされないので、スイッチ１０はオフである。このため、基準電圧源作成回路１４の出力電圧（Ｂ）は基準電圧源１１の出力電圧が抵抗１２を介して、最小値回路３へと入力される。基準電圧源作成回路１４の出力電圧（Ｂ）がエラーアンプ８の出力電圧（Ｃ）より高いので、最小値回路３はエラーアンプ８の出力電圧（Ｃ）を出力する。この最小値回路３の出力電圧となる（Ｃ）と発振器１から作成された三角波信号（Ａ）とをコンパレータ２で比較する。このとき、発振器１から作成された三角波（Ａ）が最小値回路３の出力電圧（Ｃ）より低くなり、コンパレータ２の出力電圧（Ｄ）がハイレベルとなり出力ドライバ４をオンさせる（図２（ｉｉ）参照）。そして、出力ドライバ４がオンするので、出力電圧（Ｅ）が上昇する（図２（ｉｉｉ）参照）。

次に図２（ｉ）での時間Ｔ１からＴ２のときを考える。
このときでもカウンタ９は設定した回数までカウント・アップされず、スイッチ１０はオフであり、基準電圧源作成回路１４の出力電圧（Ｂ）は基準電圧源１１の出力電圧が抵抗１２を介して現われる。このとき、基準電圧源作成回路１４の出力電圧（Ｂ）がエラーアンプ８の出力電圧（Ｃ）より高いので、最小値回路３はエラーアンプ出力電圧（Ｃ）を出力する。発振器１から作成された三角波（Ａ）が最小値回路３の出力電圧より高くなり、コンパレータ２の出力電圧（Ｄ）がローレベルとなり、出力ドライバ４をオフさせる（図２（ｉｉ）参照）。そして、出力ドライバ４がオフとなるので、出力電圧（Ｅ）が低下する（図２（ｉｉｉ）参照）。

次に電源投入時あるいは、（Ｅ）点での負荷電流が急増した時など出力電圧（Ｅ）が低下した場合の動作説明をする。
図２（ｉ）での時間Ｔ３からＴ４のときを考える。

このとき、エラーアンプ８の出力は最大値まで上昇している。一方、カウンタ９はカウント・アップを続けているが、この区間では、カウンタ９のカウント値が予め設定したカウント回数にまで達しておらず、スイッチ１０はオフのままで基準電圧源作成回路１４の出力電圧（Ｂ）は基準電圧源１１の出力が抵抗１２を介して出力される。エラーアンプ８の出力電圧（Ｃ）が基準電圧源作成回路１４の出力電圧（Ｂ）より小さいので、最小値回路３はエラーアンプ８の出力電圧（Ｃ）を出力する。時間Ｔ３からＴ４の期間では発振器１から作成された三角波（Ａ）がエラーアンプ８の出力電圧（Ｃ）より小さい。前述のように、この区間では出力ドライバ４をオンさせる（図２（ｉｉ）参照）ので、出力電圧（Ｅ）が上昇する（図２（ｉｉｉ）参照）。

次に時間Ｔ４になったときに、前記カウンタ９がカウント・アップし、所望の特性を満たすように予め設定した回数に到達したとする。このとき、スイッチ１０がオンとなり、基準電圧源作成回路１４の出力電圧（Ｂ）は基準電圧源１１の出力を抵抗１２及び抵抗１３にて分圧した電圧となる。このとき、エラーアンプ８の出力電圧（Ｃ）が基準電圧源作成回路１４の出力電圧（Ｂ）より大きくなる。よって時間Ｔ５になり、発振器１から作成された三角波（Ａ）が最小値出力回路の出力電圧（Ｃ）より大きくなり（図２（ｉ）参照）、出力ドライバ４をオフさせる（図２（ｉｉ）参照）ので、出力電圧（Ｅ）が下降する（図２（ｉｉｉ）参照）。

次に時間Ｔ６になり、発振器１から作成された三角波（Ａ）が最小値回路の出力電圧より小さくなり（図２（ｉ）参照）、再び、出力ドライバ４をオンさせ（図２（ｉｉ）参照）、コイル負荷５を介してコンデンサ６を充電し、出力電圧（Ｅ）が上昇する（図２（ｉｉｉ）参照）。時間Ｔ７となり、出力ドライバ４の入力（Ｄ）がオフとなり（図２（ｉｉ）参照）、再び、カウンタ９がリセットされて、スイッチ１０がオフとなり、基準電圧源作成回路１４の出力電圧（Ｂ）が基準電圧源１１の出力を抵抗１２を介して出力した値となる（図２（ｉ）参照）。ここから再び、カウンタ９がカウント・アップする。

図３を用いてカウンタのカウント回数と抵抗１２および抵抗１３の値によってスイッチ１０がオンとなったときに（Ｂ）に出力される電圧を設定することで、任意のデューティーを実現する原理について説明する。

図３に示すように発振器１の出力パルスの立ち上がりをｎ回カウンタ９がカウントするごとに、スイッチ１０を一度オンさせる。このとき、抵抗１２および抵抗１３によって決定したこのときのデューティーをｍ[%]とする、このときのデューティーＤは次式（２）にて表現される。

Ｄ＝１００[%] × （ｎ−１）／ｎ＋ｍ[%] × １／ｎ ‥‥（２）
上記の式（２）の変数、ｍ，ｎを任意に決定することで、デューティーを調整することが出来る。

このように、カウンタ９のカウント回数と基準電圧源作成回路１４の出力である、抵抗１２および抵抗１３の値によってスイッチ１０がオンとなったときに（Ｂ）に出力される電圧を任意に調整することで、電源投入時あるいは、（Ｅ）点での負荷電流が急増した時など出力電圧（Ｅ）が低下した場合において、従来方式と比較して、必ず１周期に一度の休止期間を含まないため、出力電圧が早く所望の値となり、かつ抵抗１２及び抵抗１３の値を決定することで自由に式（２）中のｍを決定することができ、また、この値を比較的大きくすることができ、かつ、デューティーが必ず１００％とはならない、所望の最大デューティー制御のＰＷＭ回路装置を実現できる。

本発明は、コイル負荷をＰＷＭ駆動するスイッチング電源装置などの性能が向上し、この電源装置を使用した各種電気機器の安定した動作に寄与できる。

本発明の実施の形態にかかるＰＷＭ回路装置を示す回路構成図タイミングチャート同実施の形態を説明するためのチャート同実施の形態のカウンタ９のカウント動作を示す回路構成図従来のＰＷＭ回路装置を示す回路構成図同従来例を説明するためのタイミングチャート

符号の説明

１発振器
２コンパレータ
３最小値回路
４出力ドライバ
５コイル負荷
６コンデンサ
７基準電圧源
８エラーアンプ
９カウンタ
１０スイッチ
１１基準電圧源
１２抵抗
１３抵抗
１４基準電圧源作成回路
（Ａ）発振器１から作成した三角波
（Ｂ）基準電圧源２の出力あるいは、スイッチ１０を介して抵抗１２および１３にて分割された出力
（Ｃ）エラーアンプ８の出力
（Ｄ）コンパレータ２の出力
（Ｅ）出力電圧
（Ｆ）発振器１の出力パルス
（Ｇ）カウンタ９の出力

Claims

コイル負荷をＰＷＭ駆動して出力電圧を出力するＰＷＭ回路装置であって、
基準電圧と前記出力電圧を比較するエラーアンプと、
前記エラーアンプの出力と他の入力を比較して両者のうち低い方の電圧を出力する最小値回路と、
基準周波数を出力する発振器と、
前記最小値回路の出力と前記発振器の出力を比較するコンパレータと、
前記コンパレータの出力と前記発振器の出力を用いて前記コンパレータの出力を数えるカウンタと、
前記カウンタの出力に応じて出力電圧を変える基準電圧源作成回路と
を設け、前記基準電圧源作成回路の出力を最小値回路の前記他の入力として印加し、前記コンパレータの出力側の信号で前記コイル負荷を駆動する
ＰＷＭ回路装置。