JP2007500934A - 複数のオプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ - Google Patents
複数のオプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ Download PDFInfo
- Publication number
- JP2007500934A JP2007500934A JP2006521387A JP2006521387A JP2007500934A JP 2007500934 A JP2007500934 A JP 2007500934A JP 2006521387 A JP2006521387 A JP 2006521387A JP 2006521387 A JP2006521387 A JP 2006521387A JP 2007500934 A JP2007500934 A JP 2007500934A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- growth
- semiconductor
- mask material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000002131 composite material Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 238000000407 epitaxy Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- VCZQFJFZMMALHB-UHFFFAOYSA-N tetraethylsilane Chemical compound CC[Si](CC)(CC)CC VCZQFJFZMMALHB-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02642—Mask materials other than SiO2 or SiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
Description
基板ならびに成長表面を有するチップ複合体ベースを準備するステップ;
成長表面上に、大部分が1μm以下の平均的な広がりを有する複数の窓を備えたマスク材料層を形成するステップ、ここでマスク材料は後続のステップにおいて成長すべき半導体層の半導体材料がこのマスク材料上では実質的に成長しない、または成長表面に比べて実質的に成長しにくいように選択されており、
窓の内部に位置する成長表面の領域上に半導体層を実質的に同時に成長させるステップ;
チップ複合体ベースを被着された材料と共に半導体チップに個別化するステップ。
この場合、成長表面はエピタキシャルに成長した半導体層の基板側とは反対側の表面である。
図1aから1dは本方法の実施例の種々の段階における成長表面の一部を概略的に示し、
図2はオプトエレクトロニクス素子の第1の実施例の概略的な断面図を示し、
図3はオプトエレクトロニクス素子の第2の実施例の概略的な断面図を示す。
Claims (14)
- それぞれ少なくとも1つの半導体層を備えた複数の構造素子をそれぞれが有する、複数のオプトエレクトロニクス半導体チップの製造方法において、
少なくとも以下のステップ:
−基板ならびに成長表面を有するチップ複合体ベースを準備するステップ;
−前記成長表面上に、大部分が1μm以下の平均的な広がりを有する複数の窓を備えたマスク材料層を形成するステップ、ここで、マスク材料は後続のステップにおいて成長すべき半導体層の半導体材料が該マスク材料上では実質的に成長しない、または前記成長表面に比べて実質的に成長が悪いように選択されており、
−前記窓の内部に位置する前記成長表面の領域上に半導体層を実質的に同時に成長させるステップ;
−前記チップ複合体ベースを被着された材料と共に半導体チップに個別化するステップ;
を有することを特徴とする、複数のオプトエレクトロニクス半導体チップの製造方法。 - 前記チップ複合体ベースは前記基板上にエピタキシャルに成長した少なくとも1つの半導体層を有し、前記成長表面はエピタキシャルに成長した前記半導体層の前記基板側とは反対側の表面である、請求項1記載の方法。
- 前記チップ複合体ベースは前記基板上にエピタキシャルに成長した半導体層列を有し、該半導体層列は電磁ビームを放射するアクティブ領域を有し、前記成長表面は前記半導体層列の前記基板側とは反対側の表面である、請求項1または2記載の方法。
- 前記構造素子は、電磁ビームを放射するアクティブ領域を備えているエピタキシャルに成長した半導体層列をそれぞれ有する、請求項1または2記載の方法。
- 前記マスク材料はSiO2、SixNyまたはAl2O3を有する、請求項1から4までのいずれか1項記載の方法。
- 前記半導体層の成長後に、前記アクティブ領域から放射される電磁ビームに対して透過性である導電性のコンタクト材料からなる層を前記半導体層上に被着させ、複数の構造素子の半導体層を前記コンタクト材料により導電的に相互に接続する、請求項1から5までのいずれか1項記載の方法。
- 前記マスク材料層の平均的な厚さは、構造素子の前記半導体層の合計の厚よりも薄い、請求項1から6までのいずれか1項記載の方法。
- 前記マスク材料層を前記半導体層の被着後に少なくとも部分的に除去する、請求項1から7までのいずれか1項記載の方法。
- 前記半導体層列の成長後に、平坦化層を前記成長表面にわたって被着させる、請求項1から8までのいずれか1項記載の方法。
- 前記平坦化層に対して、前記半導体層の屈折率よりも屈折率が小さい材料を選択する、請求項9記載の方法。
- 前記平坦化層に対して、誘電性の特性を有する材料を選択する、請求項9または10記載の方法。
- 前記半導体層が成長する成長条件を、前記構造素子の半導体層がレンズ状、円錐台状またはポリエドラ状の形状を形成するように調節する、および/または、成長中に変更する、請求項1から11までのいずれか1項記載の方法。
- 前記半導体層の成長を有機金属気相成長法を用いて行う、請求項1から12までのいずれか1項記載の方法。
- 請求項1から13までのいずれか1項記載の方法により製造されることを特徴とする、オプトエレクトロニクス半導体チップ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10335080A DE10335080A1 (de) | 2003-07-31 | 2003-07-31 | Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
PCT/DE2004/001593 WO2005013379A2 (de) | 2003-07-31 | 2004-07-22 | Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007500934A true JP2007500934A (ja) | 2007-01-18 |
Family
ID=34111795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006521387A Pending JP2007500934A (ja) | 2003-07-31 | 2004-07-22 | 複数のオプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ |
Country Status (8)
Country | Link |
---|---|
US (1) | US8017416B2 (ja) |
EP (1) | EP1649497B1 (ja) |
JP (1) | JP2007500934A (ja) |
KR (1) | KR101148632B1 (ja) |
CN (1) | CN100444322C (ja) |
DE (1) | DE10335080A1 (ja) |
TW (1) | TWI250667B (ja) |
WO (1) | WO2005013379A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10335080A1 (de) | 2003-07-31 | 2005-03-03 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0262090A (ja) * | 1988-08-29 | 1990-03-01 | Matsushita Electric Ind Co Ltd | 光半導体装置の製造方法 |
JPH08213712A (ja) * | 1994-11-14 | 1996-08-20 | Sharp Corp | 共振器光学装置およびその製造方法 |
JPH11330548A (ja) * | 1998-05-15 | 1999-11-30 | Showa Denko Kk | Iii−v族窒化物半導体発光素子及びその製造方法 |
JP2001284641A (ja) * | 2000-03-31 | 2001-10-12 | Sony Corp | 画像表示素子 |
WO2002017369A1 (en) * | 2000-08-18 | 2002-02-28 | Showa Denko K.K. | Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device |
JP2002100805A (ja) * | 2000-07-18 | 2002-04-05 | Sony Corp | 半導体発光素子および半導体発光素子の製造方法 |
JP2002249400A (ja) * | 2001-02-22 | 2002-09-06 | Mitsubishi Chemicals Corp | 化合物半導体単結晶の製造方法およびその利用 |
JP2002335016A (ja) * | 2001-03-06 | 2002-11-22 | Sony Corp | 表示装置及び半導体発光素子 |
JP2003101156A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体発光装置及びその製造方法 |
JP2003158296A (ja) * | 2001-11-22 | 2003-05-30 | Sharp Corp | 窒化物半導体発光デバイスチップとその製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02237021A (ja) * | 1989-03-09 | 1990-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
DE69128097T2 (de) * | 1990-08-24 | 1998-02-26 | Nec Corp | Verfahren zur Herstellung einer optischen Halbleitervorrichtung |
ATE159302T1 (de) * | 1990-11-07 | 1997-11-15 | Canon Kk | Iii-v verbindungs-halbleiter-vorrichtung, drucker- und anzeigevorrichtung unter verwendung derselben, und verfahren zur herstellung dieser vorrichtung |
JPH05226781A (ja) * | 1992-02-12 | 1993-09-03 | Fujitsu Ltd | 半導体発光素子の製造方法 |
US5693962A (en) * | 1995-03-22 | 1997-12-02 | Motorola | Full color organic light emitting diode array |
AU6946196A (en) * | 1995-09-18 | 1997-04-09 | Hitachi Limited | Semiconductor material, method of producing the semiconductor material, and semiconductor device |
DE19535777A1 (de) | 1995-09-26 | 1997-03-27 | Siemens Ag | Optoelektronisches Halbleiter-Bauelement und Verfahren zur Herstellung |
DE19715572A1 (de) | 1997-04-15 | 1998-10-22 | Telefunken Microelectron | Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode |
TW393785B (en) * | 1997-09-19 | 2000-06-11 | Siemens Ag | Method to produce many semiconductor-bodies |
US6255198B1 (en) * | 1998-11-24 | 2001-07-03 | North Carolina State University | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
JP3470623B2 (ja) | 1998-11-26 | 2003-11-25 | ソニー株式会社 | 窒化物系iii−v族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 |
DE19911717A1 (de) | 1999-03-16 | 2000-09-28 | Osram Opto Semiconductors Gmbh | Monolithisches elektrolumineszierendes Bauelement und Verfahren zu dessen Herstellung |
JP4724924B2 (ja) * | 2001-02-08 | 2011-07-13 | ソニー株式会社 | 表示装置の製造方法 |
US7295783B2 (en) | 2001-10-09 | 2007-11-13 | Infinera Corporation | Digital optical network architecture |
DE10206751A1 (de) * | 2001-12-21 | 2003-07-03 | Aixtron Ag | Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht -III-V-Substrat |
TW561526B (en) | 2001-12-21 | 2003-11-11 | Aixtron Ag | Method for depositing III-V semiconductor layers on a non-III-V substrate |
JP3912117B2 (ja) | 2002-01-17 | 2007-05-09 | ソニー株式会社 | 結晶成長方法、半導体発光素子及びその製造方法 |
JP3782357B2 (ja) * | 2002-01-18 | 2006-06-07 | 株式会社東芝 | 半導体発光素子の製造方法 |
DE10335080A1 (de) | 2003-07-31 | 2005-03-03 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
JP5194334B2 (ja) * | 2004-05-18 | 2013-05-08 | 住友電気工業株式会社 | Iii族窒化物半導体デバイスの製造方法 |
-
2003
- 2003-07-31 DE DE10335080A patent/DE10335080A1/de not_active Withdrawn
-
2004
- 2004-07-22 WO PCT/DE2004/001593 patent/WO2005013379A2/de active Application Filing
- 2004-07-22 US US10/566,955 patent/US8017416B2/en not_active Expired - Fee Related
- 2004-07-22 KR KR1020067001846A patent/KR101148632B1/ko not_active IP Right Cessation
- 2004-07-22 JP JP2006521387A patent/JP2007500934A/ja active Pending
- 2004-07-22 CN CNB2004800221598A patent/CN100444322C/zh not_active Expired - Fee Related
- 2004-07-22 EP EP20040762443 patent/EP1649497B1/de not_active Expired - Fee Related
- 2004-07-28 TW TW093122483A patent/TWI250667B/zh not_active IP Right Cessation
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0262090A (ja) * | 1988-08-29 | 1990-03-01 | Matsushita Electric Ind Co Ltd | 光半導体装置の製造方法 |
JPH08213712A (ja) * | 1994-11-14 | 1996-08-20 | Sharp Corp | 共振器光学装置およびその製造方法 |
JPH11330548A (ja) * | 1998-05-15 | 1999-11-30 | Showa Denko Kk | Iii−v族窒化物半導体発光素子及びその製造方法 |
JP2001284641A (ja) * | 2000-03-31 | 2001-10-12 | Sony Corp | 画像表示素子 |
JP2002100805A (ja) * | 2000-07-18 | 2002-04-05 | Sony Corp | 半導体発光素子および半導体発光素子の製造方法 |
WO2002017369A1 (en) * | 2000-08-18 | 2002-02-28 | Showa Denko K.K. | Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device |
JP2002249400A (ja) * | 2001-02-22 | 2002-09-06 | Mitsubishi Chemicals Corp | 化合物半導体単結晶の製造方法およびその利用 |
JP2002335016A (ja) * | 2001-03-06 | 2002-11-22 | Sony Corp | 表示装置及び半導体発光素子 |
JP2003101156A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体発光装置及びその製造方法 |
JP2003158296A (ja) * | 2001-11-22 | 2003-05-30 | Sharp Corp | 窒化物半導体発光デバイスチップとその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070034880A1 (en) | 2007-02-15 |
KR20060056350A (ko) | 2006-05-24 |
EP1649497B1 (de) | 2015-04-29 |
CN100444322C (zh) | 2008-12-17 |
CN1830066A (zh) | 2006-09-06 |
US8017416B2 (en) | 2011-09-13 |
TWI250667B (en) | 2006-03-01 |
DE10335080A1 (de) | 2005-03-03 |
TW200507304A (en) | 2005-02-16 |
WO2005013379A3 (de) | 2005-03-31 |
EP1649497A2 (de) | 2006-04-26 |
KR101148632B1 (ko) | 2012-05-23 |
WO2005013379A2 (de) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI524550B (zh) | 用於製造光電半導體晶片之方法及光電半導體晶片 | |
CN105637636B (zh) | 用于制造光电子半导体器件的方法和光电子半导体器件 | |
US8507935B2 (en) | Light emitting element and light emitting device | |
DE102004036295A1 (de) | Flip-Chip-Leuchtdioden-Bauelemente mit Substraten, deren Dicke verringert wurde oder die entfernt wurden | |
US20050233484A1 (en) | Radiation-emitting semiconductor chip and method for the production thereof | |
JP2012504875A (ja) | オプトエレクトロニクス半導体素子の製造方法及びオプトエレクトロニクス半導体素子 | |
CN111989777B (zh) | 用于制造具有二极管的矩阵的光电器件的方法 | |
DE102009058796A1 (de) | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements | |
JP2008504699A (ja) | Iii族/v族化合物半導体材料上に被着される複数の層を備えた反射層列 | |
US8859315B2 (en) | Epitaxial wafer and manufacturing method thereof | |
DE102013110853A1 (de) | Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips | |
JP2008515210A (ja) | 薄膜半導体チップの製造方法 | |
TWI557944B (zh) | 光電半導體晶片 | |
US9048348B2 (en) | Method of separating substrate and method of fabricating semiconductor device using the same | |
WO2013131729A1 (de) | Verfahren zur herstellung eines optoelektronischen halbleiterchips | |
TW201318209A (zh) | 用於製造光電半導體晶片之方法及光電半導體晶片 | |
JP5403870B2 (ja) | 複数のオプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ | |
JP2007500934A (ja) | 複数のオプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ | |
TWI594455B (zh) | Photoelectric semiconductor chip and its manufacturing method | |
TWI811572B (zh) | 半導體發光元件及其製造方法 | |
US20170236980A1 (en) | Optoelectronic Semiconductor Chip and Method for Producing the Same | |
KR102227999B1 (ko) | 금속 반사판 일체형 광소자 및 그 제조 방법 | |
US20230047118A1 (en) | Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip | |
JPH06105796B2 (ja) | 発光ダイオードおよびその製造方法 | |
TWI283934B (en) | Method for the production of a thin-film semiconductor chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101015 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110112 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120222 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120229 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121109 |