JP2008515210A - 薄膜半導体チップの製造方法 - Google Patents

薄膜半導体チップの製造方法 Download PDF

Info

Publication number
JP2008515210A
JP2008515210A JP2007533864A JP2007533864A JP2008515210A JP 2008515210 A JP2008515210 A JP 2008515210A JP 2007533864 A JP2007533864 A JP 2007533864A JP 2007533864 A JP2007533864 A JP 2007533864A JP 2008515210 A JP2008515210 A JP 2008515210A
Authority
JP
Japan
Prior art keywords
layer sequence
active layer
growth substrate
iii
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007533864A
Other languages
English (en)
Other versions
JP2008515210A5 (ja
Inventor
プレスル アンドレアス
シュタイン ヴィルヘルム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2008515210A publication Critical patent/JP2008515210A/ja
Publication of JP2008515210A5 publication Critical patent/JP2008515210A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本発明は、電磁ビームの形成に適している、III/V族化合物半導体材料をベースとする薄膜半導体チップの製造方法に関する。電磁ビームの形成に適しており、成長基板(2)に対向する前面(12)と成長基板とは反対側にある裏面(11)とを有する活性層列(1)が成長基板上に被着される。さらに活性層列の裏面には反射性の層列(51)の一部として少なくとも1つの誘電層(3)が被着され、この誘電層の所定の限定された体積領域(8)にはレーザによりエネルギが供給され、活性層列の裏面に対する少なくとも1つの開口部(4)が形成される。続けて反射性の層列の別の一部として少なくとも1つの金属層(5)が被着され、開口部が金属材料により充填され、活性層列の裏面に対する少なくとも1つの裏面側の導電性のコンタクト位置(6)が形成される。続いて、支持体(8)が反射性の層列に被着され、成長基板が除去される。

Description

本発明は薄膜半導体チップの製造方法に関する。
薄膜半導体チップは例えば刊行物EP 0 905 797 A2から公知である。この種の薄膜半導体チップを製造するために、電磁ビームの放射に適しているIII/V族化合物半導体材料をベースとする活性層列が成長基板上に被着される。III/V族化合物半導体材料に合わせて調整された成長基板はたいていの場合、活性層列によって形成された電磁ビームの一部を吸収するので、光効率を高めるためには活性層列が成長基板から隔てられ、他の支持体上に被着される。活性層列と支持体との間の接合は接着またははんだ付けにより行われる。
支持体と活性層列との間には反射性の層列が設けられている。反射性の層列は電磁ビームを薄膜半導体チップの電磁ビームを放射する前面へと偏向させ、チップのビーム効率を高めるというタスクを有する。通常の場合、反射性の層列は少なくとも1つの誘電層を包含する。
例えば刊行物DE 10 2004 004 780 A1に記載されているように、活性層列の裏面側の電気的な接触のために誘電層がフォトリソグラフィにより構造化され、その結果誘電層には活性層の裏側に対する開口部が生じる。続けて金属層が被着され、この金属層は開口部を充填し、また開口部と相互に結合するので、活性層列は相互に導電的に接続されている裏面側のコンタクト位置を有する。金属層は例えば実質的にAuを含有し、且つ少なくとも1つのドーパント、例えばZnを含有する。金属層を焼結することにより、III/V族化合物半導体材料へのドーパントの拡散が惹起される。つまりドーパントを適切に選択した場合には、III/V族化合物半導体材料における電荷キャリアが金属層との境界面において増加し、これにより実質的にオーム特性を備えた電気的なコンタクト位置が生じる。
さらに刊行物DE 10046 170 A1には、レーザを用いてパッシブ層を通過する太陽電池の導電性のコンタクト位置を形成する方法が記載されている。
本発明の課題は、薄膜半導体チップ、殊に活性層列の導電性のコンタクト位置を製造するための簡単な方法を提供することである。
この課題は請求項1記載に記載されているステップを有する方法、請求項4に記載されている方法および請求項5に記載されている方法により解決される。
本発明の別の構成および実施形態は従属請求項2,3および6から12に記載されている。
これにより特許請求の範囲の開示内容は明示的に本明細書に含まれるものとする。
電磁ビームの形成に適しているIII/V族化合物半導体材料をベースとする薄膜半導体チップの製造方法は以下のステップを有する:
−電磁ビームの形成に適しており、成長基板に対向する前面と成長基板とは反対側にある裏面とを有する活性層列を成長基板上に被着させるステップ、
−反射性の層列の一部として少なくとも1つの誘電層を活性層列の裏面に被着させるステップ、
−誘電層の所定の限定された体積領域にレーザを用いてエネルギを供給し、この体積領域内に活性層列の裏面に対する少なくとも1つの開口部を形成するステップ、
−反射性の層列の別の一部として少なくとも1つの金属層を被着させ、開口部を金属材料により少なくとも部分的に充填し、且つ活性層列の裏面に対する少なくとも1つの裏面側の導電性のコンタクト位置を形成するステップ、
−支持体を反射性の層列に被着させるステップ、
−成長基板を除去するステップ。
活性層列と支持体との間の反射性の層列は少なくとも1つの誘電層および少なくとも1つの金属層を包含し、誘電層は例えばSiNxを含有し、金属層は例えばAuおよびZnを含有する。さらに誘電層はホスホシリケートガラスを包含することができ、ホスホシリケートガラスを備えたその種の誘電層は例えば窒化ケイ素を含有する別の封止層によってカプセル化され、湿気がホスホシリケートガラス層に到達し、リン酸が生じることを十分に阻止する。III/V族化合物半導体材料への被着に関するその種の反射性の層系は例えば明細書DE 10 2004 040 277.9に記載されており、したがってその開示内容は参照により本明細書に含まれるものとする。
反射性の層列は少なくとも1つの誘電層を包含するので、活性層列の裏面側の電気的な接触のために、活性層列の裏面に対する、反射性の層列を貫通する少なくとも1つのコンタクト位置が形成されなければならない。
この方法によれば、活性層列の裏面へと向う誘電層内の開口部はレーザを用いて形成され、この開口部には続けて導電性のコンタクト位置が形成される。このことは、通常の場合時間と費用が掛かるフォトリソグラフィによるプロセスを薄膜半導体チップの製造の際に低減することができるという利点を有する。さらに有利には、この方法においてはレーザを用いることによりフォトリソグラフィ法を用いた場合よりも小さい構造化を実現することができるので、非常に薄い断面を有するコンタクト位置が実現される。
反射性の層系は誘電層および金属層の他に別の層も包含することができる。この別の層は例えば誘電層または金属層をカプセル化するための層であるか、反射層列の個々の層間の固着を仲介するための層である。通常の場合、レーザを用いてこれらの層も貫通する開口部を形成し、この開口部内に活性層列の裏面に対する電気的なコンタクト位置を形成することができる。
本方法の有利な実施形態においては、裏面側のコンタクト位置が後続のステップにおいて焼結される。導電性のコンタクト位置を焼結することによって、コンタクト位置の金属材料に由来する原子を裏面側のIII/V族化合物半導体材料に拡散させることができる。裏面側のIII/V族化合物半導体材料を考慮して金属材料を適切に選択した場合には、裏面側のIII/V族化合物半導体材料に対する、実質的にオーム特性を備えた導電性のコンタクト位置を製造することができる。
殊に有利には裏面側の導電性のコンタクト位置はレーザにより焼結される。
レーザを用いることによりエネルギを所期のように薄膜半導体チップの限定された体積領域にのみ注入することができる。殊にエネルギを導電性のコンタクトの領域においてIII/V族化合物半導体材料との境界面の領域に局所的に供給することができる。レーザを用いる表面処理についての方法は刊行物DE 10141352.1に記載されており、したがってその開示内容は参照により本明細書に含まれるものとする。本方法のこの実施形態は、実質的にオーム特性を備えた電気的なコンタクト位置を形成するために局所的に非常に制限されたチップ領域のみが高温に晒されるという利点を有する。
これによって有利には、焼結の際に半導体チップの他の領域も高温に晒され、金属原子が所望でない領域にそれらの金属原子が拡散することが阻止される。
反射性の層列の金属層が例えば異なる種類の金属を包含し、それらのうち一方の金属の反射特性が他方のものよりも悪く、これらの金属が焼結プロセスの際に異なる拡散特性に基づき分離する場合には、反射特性の悪い方の金属の原子が局所的に堆積し、反射性の層列の反射性が低減する可能性がある。これに関する例として、p型にドープされたIII/V族化合物半導体材料における反射性の層列が考えられ、この反射性の層列は誘電層と金属層を包含し、ここで金属層はAuおよびZnを含有する。Auは可視光の赤色のスペクトル領域における電磁ビームに対して非常に良好な反射性を有する。これに対してZnは焼結の際にp型にドープされたIII/V化合物半導体に拡散することに適しており、これにより導電性のコンタクト位置には十分なオーム特性が与えられる。反射性の層列の領域が高温に晒されると、Zn原子は誘電層との境界面に移動することもできる。しかしながらZnはAuとは異なり、殊に可視光の赤色領域における波長を有する電磁ビームに対する反射性が低いので、これによって赤色光に対する反射性層列のQは低減される。
さらに局所的でない焼結プロセスの場合には金属原子が活性層列に拡散する可能性がある。この活性層列において金属原子は通常の場合、光子の非放射性の再結合を促進し、また薄膜半導体チップの効率を低下させる妨害的なものである。通常の場合これを回避するために活性層列には非活性のIII/V族化合物半導体材料の非常に厚い層が被着される。本発明によればコンタクトがレーザにより局所的に焼結されるので、この非活性のIII/V族化合物半導体材料の厚さ、ひいては薄膜半導体チップの厚さを有利には低減することができる。
電磁ビームの形成に適しているIII/V族化合物半導体材料をベースとする薄膜半導体チップを製造するための別の方法は殊に以下のステップを有する:
−電磁ビームの形成に適しており、成長基板に対向する前面と成長基板とは反対側にある裏面とを有する活性層列を成長基板上に被着させるステップ、
−少なくとも1つの金属層および少なくとも1つの誘電層を包含する反射性の層列を活性層列の裏面に形成するステップ、
−反射性の層列の所定の限定された少なくとも1つの体積領域にレーザを用いてエネルギを供給し、この所定の限定された体積領域内に活性層列の裏面に対する少なくとも1つの裏面側の導電性のコンタクト位置を形成するステップ、
−支持体を反射性の層列に被着させるステップ、
−成長基板を除去するステップ。
この方法においては請求項1に記載されている方法とは異なり、反射性の層列の層が連続的に被着され、その後にレーザを用いてエネルギが反射性層列の限定された体積領域に供給される。レーザは誘電層および金属層を加熱し、その結果誘電層は分解または溶解するか、分解および溶解する。したがって局所的に溶解した金属層の材料は活性層列の裏面に対する導電性のコンタクト位置を形成することができる。
この方法は、請求項1に記載されている方法と同じ利点を提供する。さらにこの方法は、エネルギが局所的にIII/V族化合物半導体材料との境界面に供給され、それと同時にコンタクト位置の形成の際に金属原子をIII/V族化合物半導体材料に拡散させることができるので、通常の場合コンタクト位置を焼結する必要がないという利点を提供する。
電磁ビームの形成に適しているIII/V族化合物半導体材料をベースとする薄膜半導体チップを製造するためのさらに別の方法は殊に以下のステップを有する:
−電磁ビームの形成に適しており、成長基板に対向する前面と成長基板とは反対側にある裏面とを有する活性層列を成長基板上に被着させるステップ、
−活性層列の裏面に対する、裏面側の導電性のコンタクト位置を形成する少なくとも1つの金属性の反射層を被着させるステップ、
−裏面側の導電性のコンタクト位置をレーザにより焼結するステップ、
−支持体を反射性の層列に被着させるステップ、
−成長基板を除去するステップ。
請求項1および4に記載されている方法とは異なり、この方法においては接触すべき活性層列の裏面と反射層との間に誘電層を設ける必要は無い。しかしながら、金属層と活性層列の裏面との間に固着を仲介するための層のような別の層を設けることも考えられる。この方法によれば、実質的にオーム特性を備えたコンタクト位置を得るために、裏面側の電気的なコンタクト位置がレーザを用いて焼結される。この方法は、裏面側のコンタクト、殊に活性層列を焼結するために半導体チップ全体の焼結を回避することができるという利点を有する。
前述の3つの全ての方法の有利な実施形態においては、活性層列の前面には、少なくとも1つの誘電層を包含するコーティング層列が被着される。続けて、少なくとも部分的に、少なくとも1つの金属層がコーティング層列に被着され、エネルギがコーティング層列および金属層の所定の限定された体積領域にレーザを用いて供給され、活性層列の前面に対する少なくとも1つの前面側の導電性のコンタクト位置が形成される。
コーティング層列は例えば誘電層を包含することができ、この誘電層はガラスを有し、また薄膜半導体チップの前面における電磁ビームの出力結合が改善されるように構造化されている。さらにコーティング層列は付加的または排他的に保護的なパッシベーション機能を有することができる。
活性層列の前面に対する、少なくとも1つの誘電層を包含するコーティング層列を貫通する前面側のコンタクト位置の形成は、誘電層を包含する反射性層列を貫通する請求項4に記載されている裏面側のコンタクト位置の形成と同様に行われる。金属層およびコーティング層列の所定の限定された体積領域にレーザを用いてエネルギを供給することにより、やはり誘電層が局所的に分解または溶解されるか、分解および溶解され、この金属層の局所的に溶解した材料が活性層列の前面に対する導電性のコンタクト位置を形成する。レーザを用いる前面側のコンタクト位置の形成は、レーザを用いる裏面側のコンタクト位置の形成の場合における上述の利点と同じ利点を提供する。
さらには、半導体チップの局所的に限定された体積領域のみが高温に晒されるのでなく、例えばチップ全体が高温に晒される、前面側のコンタクトを焼結するための従来の焼結プロセスにおいては、活性層列と支持体との間の接合材料の温度耐性により焼結のための温度が制限されるという問題が生じる。したがって従来のような局所的でない焼結プロセスにおいては、チップが通常の場合コンタクト部の形成にとって好ましい温度よりも低い温度に晒される。この問題を有利には、コンタクトを事後的に焼結する必要が無い場合に回避することができる。
さらに誘電層が例えばコーティング層列の一部として活性層列の前面に設けられている場合には、コーティング層列を貫通する少なくとも1つの開口部がレーザを用いて形成されることにより、コーティング層列を貫通する前面側のコンタクト位置を形成することができる。続けてこの開口部には請求項1に記載されている方法の場合と同様に金属層が被着され、この金属層は開口部を金属材料で充填し、活性層列の前面に対する導電性のコンタクト位置を形成する。
さらにはいずれの方法においても、先ず少なくとも1つの導電性のコンタクト位置を活性層列の前面側に被着することができ、このコンタクト位置が続けてレーザを用いて焼結される。この実施形態においても、チップ全体がコンタクト位置を焼結するための温度に晒されることを有利には回避することができる。
ここで、前面側におけるコンタクトを製造するための上述の方法は残りの薄膜半導体チップの製造方法に依存せずに適用できることを言及しておく。
3つ全ての方法は殊に薄膜発光ダイオードチップの製造に適している。
薄膜発光ダイオードチップは、殊に以下の特徴を有する:
−支持体と対向しているビーム形成エピタキシャル層列の第1の主面には反射性の層または層列が被着または形成され、この層または層列はエピタキシャル層列において形成された電磁ビームの少なくとも一部をこのエピタキシャル層列に反射する;
−エピタキシャル層列は、20μmまたはそれ以下の範囲、殊に10μmの範囲の厚さを有している。
有利には、エピタキシャル層列が混合構造を有する少なくとも1つの面を備えた少なくとも1つの半導体層を包含し、理想的な場合にはこの混合構造によりエピタキシャル層列内にほぼエルゴード的な光分布が生じる。つまりこの光分布は有利には可能な限りエルゴード的な確率分散特性を有している。
薄膜発光ダイオードチップの基本原理については、例えばI. Schnitzer等によるAppl. Phys. Lett. 63 (16)、1993年10月18日、第2174〜2176頁に記載されており、したがってその開示内容は参照により本明細書に含まれるものとする。
通常の場合、薄膜発光ダイオードチップは裏面の領域においてp型にドープされたIII/V族化合物半導体材料を包含し、また前面の領域においてn型にドープされたIII/V族化合物半導体材料を包含する。しかしながらその反対も同様に考えられる。
コンタクト位置が被着される活性層列の面がp型にドープされたリン化物III/V族化合物半導体材料を含有する場合には、コンタクト位置は有利には元素AuおよびZnの内の少なくとも1つを含有する。
有利には、リン化物III/V族化合物半導体材料はドーピングに依存しないAlnGamIn1-n-mPであり、ここで0≦n≦1,0≦m≦1およびn+m≦1である。その際、この材料は必ずしも上述の式に従った数学的に正確な組成を有していなくてもよい。むしろこの材料は、AlGaIn1-n-mP材料の内の1つの物理的な特性を実質的に変化させない1つまたは複数のドーパントならびに付加的な成分を有していてもよい。しかしながら明瞭にするために、部分的に微量の他の材料に置換されている可能性があるにしろ、上述の式には結晶格子(Al,Ga,In,P)の主要な構成要素のみが含まれている。
Auは可視光の赤色の領域にある波長を有する電磁ビームに対する良好な反射特性を備えた材料である。Znはコンタクト位置の焼結の際に、p型にドープされたリン化物III/V族化合物半導体材料に拡散し、またそこでは有利には孔が形成された状態においてタイプIII型超格子の格子位置を有する。これによって電荷キャリア(正孔)の数が増加し、これにより通常の場合には電気的なコンタクト位置の特性が改善される。
コンタクト位置が被着される活性層列の面がn型にドープされたリン化物III/V族化合物半導体材料を含有する場合には、コンタクト位置は有利には元素AuおよびGeの内の少なくとも1つを含有する。
この場合においても、Auはその良好な反射特性に基づき有利にはコンタクト位置のための材料として使用される。Geはコンタクトの焼結の際に同様にタイプIII型超格子の格子位置を有するが、IV族元素としてタイプIII型超格子の原子よりも多くの電子を担持するので、この領域内の電子の数は高まる。
コンタクト位置が被着される活性層列の面がp型にドープされた窒化物III/V族化合物半導体材料を含有する場合には、コンタクト位置は有利には元素Pt,Rh,Ni,Au,Ru,Pd,ReおよびIrの内の少なくとも1つを含有する。
有利には、窒化物III/V族化合物半導体材料はドーピングに依存しないAlnGamIn1-n-mNであり、ここで0≦n≦1,0≦m≦1およびn+m≦1である。その際、この材料は必ずしも上述の式に従った数学的に正確な組成を有していなくてもよい。むしろこの材料は、AlnGamIn1-n-mN材料の内の1つの物理的な特性を実質的に変化させない1つまたは複数のドーパントならびに付加的な成分を有していてもよい。しかしながら明瞭にするために、部分的に微量の他の材料に置換されている可能性があるにしろ、上述の式には結晶格子(Al,Ga,In,N)の主要な構成要素のみが含まれている。
コンタクト位置が被着される活性層列の面がn型にドープされた窒化物III/V族化合物半導体材料を含有する場合には、コンタクト位置は有利には元素Ti,AlおよびWの内の少なくとも1つを含有する。
コンタクト位置が被着される活性層列の面がリン化物III/V族化合物半導体材料を含有する場合には、さらにこの面はリン化物III/V族化合物半導体材料に付加的または択一的にヒ化物III/V族化合物半導体材料も含有することができる。ドーピングには依存せずに有利にはコンタクト位置のために使用される材料は通常の場合上述の材料と相違しない。
コンタクト位置が被着される活性層列の面が窒化物III/V族化合物半導体材料を含有する場合には、さらにこの面は同様に窒化物III/V族化合物半導体材料に付加的にヒ化物III/V族化合物半導体材料を含有することができる。この場合においても、ドーピングには依存せずに有利にはコンタクト位置のために使用される材料は通常の場合上述の材料と相違しない。
有利には、ヒ化物III/V族化合物半導体材料はドーピングに依存しないAlnGamIn1-n-mAsであり、ここで0≦n≦1,0≦m≦1およびn+m≦1である。その際、この材料は必ずしも上述の式に従った数学的に正確な組成を有していなくてもよい。むしろこの材料は、AlGaIn1-n-mAs材料の物理的な特性を実質的に変化させない1つまたは複数のドーパントならびに付加的な成分を有していてもよい。しかしながら明瞭にするために、部分的に微量の他の材料に置換されている可能性があるにしろ、上述の式には結晶格子(Al,Ga,In,As)の主要な構成要素のみが含まれている。
さらなる利点および有利な実施形態は図1aから1f、2aから2b、3aから3b、4aから4cおよび5aから5dを参照しながら以下説明する2つの実施例より明らかになる。
ここで、
図1aから1fは本方法の内の1つによる第1の実施例の種々の方法ステップの概略図を示し、
図2aから2bは本方法の内の1つによる第1の実施例のさらなる方法ステップの概略図を示し、
図3aから3bは本方法の内の1つによる第2の実施例の2つの方法ステップの概略図を示し、
図4aから4cは本方法の内の1つによる第2の実施例のさらなる方法ステップの概略図を示し、また、
図5aから5dは本方法の内の1つによる第3の実施例のさらなる方法ステップの概略図を示す。
実施例および図面において、同一の構成要素または同じ働きをもつ構成要素にはそれぞれ同じ参照番号が付されている。図示されている要素、殊に層の厚さは基本的に縮尺通りに示されたものではなく、むしろより良い理解のために部分的には誇張して大きく示されている場合もある。
図1aから1fによる実施例においては、薄膜LEDチップを製造するために、III/V族化合物半導体材料をベースとする活性層列1が成長基板2上にエピタキシャルに被着される。成長基板2と対向する活性層列1の面を前面12と称し、この前面12とは反対側にある活性層列1の面を裏面11と称する。活性層列1は電磁ビームの放射に適しており、また例えばビーム形成pn接合部またはビーム形成単一量子井戸構造またはビーム形成多重量子井戸構造を有する。その種の構造は当業者に周知であるので、したがってここでは詳細には説明しない。活性層列1は例えばAlGaInPまたはGaInNを包含し、ここで活性層列1の前面12はn型にドープされており、裏面11はp型にドープされている。窒化物III/V族化合物半導体材料をベースとする活性層列1がエピタキシャルに成長されるべき場合には、成長基板2のための材料として例えばGaN、SiCまたはサファイアを使用することができる。リン化物III/V族化合物半導体材料をベースとする活性層列1のエピタキシャル成長に適した成長基板2は例えばGaAsを含有する。
続けて活性層列1には誘電層3が被着され、この誘電層3は例えばSiNxを含有する。誘電層3にはレーザを用いて点状の開口部4が形成され、その結果活性層列1の裏面11はこの開口部4においては露出している。これらの開口部4は通常の場合1μmから20μmの直径を有するので、後続の処理ステップにおいてはこの大きさの直径を有するコンタクト位置6が生じる。
続けて、さらなるステップにおいて金属層5が誘電層3上に例えば蒸着またはスパッタリングにより被着される。誘電層3および金属層5は一緒に1つの反射性層列51を形成する。活性層列1の裏面11がp型にドープされたリン化物III/V族化合物半導体材料、例えばAlGaInPを含有する場合には、金属層5は有利には金およびZnを含有する。これに対して活性層列1の裏面11が例えばp型にドープされた窒化物III/V族化合物半導体材料、例えばGaInNを含有する場合には、金属層5は有利にはPt,Rh,Ni,Au,Ru,Pd,ReまたはIrを含有する。
開口部4は金属材料を被着する際に充填され、またこの金属材料と相互に結合されるので、活性層1の裏面11に対する導電性のコンタクト位置6が形成され、これらは相互に導電的に結合されている。
十分なオーム特性を備えたコンタクト位置6を得るために、このコンタクト位置6が続けて焼結される。このために例えばチップ全体が炉に入れられ、チップはこの炉において450℃の周囲温度に晒される。しかしながら有利には、コンタクト位置6はレーザにより局所的に焼結される。レーザを用いる電気的なコンタクト位置6の焼結は刊行物DE 101413521に記載されており、したがってその開示内容は参照により本明細書に含まれるものとする。
裏面側または前面側のコンタクト位置6が異なる金属材料を含有すべき場合には、それぞれが金属材料を含有する複数の層を被着させることもできる。この場合有利には層厚は非常に薄い。活性層列1の裏面側を電気的に接触した後に、金属層5には支持体7が例えばはんだ付けまたは接着剤により被着される。続くステップにおいては成長基板2が除去される。
活性層列1の前面側の電気的な接触のために、活性層列1の前面側12には同様に金属材料から成る導電性のコンタクト位置6が被着される。活性層列1の前面12がn型にドープされたリン化物III/V族化合物半導体材料、例えばAlGaInPを含有する場合には、金属層5は実質的にAuおよびGeを含有する。前面12がn型にドープされた窒化物III/V族化合物半導体材料、例えばGaInNを含有する場合には、金属材料は有利にはTi,AlまたはWを含有する。裏面側のコンタクト位置6のように前面側のコンタクト位置6も同様に殊に有利にはレーザを用いて焼結される。
図3a,3bおよび4aから4cによる本方法の別の実施例においては、活性層列1の裏面側の接触に関して、活性層列1への誘電層3の被着後に金属層5が誘電層3に被着される。後続のステップにおいては誘電層3および金属層5の点状の領域8がレーザにより加熱される。これによってこの領域8においては誘電層3の材料が少なくとも部分的に分解されるか蒸発し、また金属層5の材料が溶解し、その結果、活性層列1の裏面11に対する実質的にオーム特性を備えた導電性のコンタクト位置6が形成される。ここで第1の実施例と同様に、支持体7が金属層5上に被着され、また成長基板2が除去される。
第1の実施例において説明したように、前面側のコンタクト位置6を被着させることも考えられる。
活性層列1の前面12上に、例えば活性層列1の保護に使用されるか、チップからの電磁ビームをより良好に出力結合させるために使用されるコーティング層列52の一部として1つまたは複数の誘電層3が設けられている場合には、活性層列1の前面12に対する導電的なコンタクト位置6を有利には第2の実施例による裏面側のコンタクト位置6と同様にして設けることができる。このためにやはり金属層5が誘電層3上に被着され、レーザを用いてエネルギが誘電層3および金属層5の1つまたは複数の点状の領域8に供給される。これによってこの領域8においてはやはり誘電層3の材料が少なくとも部分的に分解され、また金属層5の材料が溶解し、その結果、活性層列1の前面12に対する実質的にオーム特性を備えた導電性のコンタクト位置6が形成される。
図1aから1dによる実施例の場合のように、図5aから5dによる実施例においても活性層列1が電磁ビームの放射に適している成長基板2上に被着される(図5aを参照されたい)。上述の実施例とは異なり、活性層列1の被着後に例えばAgから成る金属性の反射層5が活性層列1の裏面11に被着される。つまり、この反射層5は誘電層3によって活性層列1と隔てられていない。この場合には、金属層5が活性層列1の裏面11に対する電気的なコンタクト位置6を表す。
しかしながら金属層5と活性層列1の裏面11との間には、例えば固着を仲介するための別の層を配置することができる。その種の固着を仲介する層は通常の場合非常に薄く、僅か数nmの厚さである。
金属層5と活性層列1の裏面11との間において電気的なコンタクト位置6の十分なオーム特性を得るために、図5bに概略的に示されているように、金属層5がレーザを用いて焼結される。
後続のステップにおいては、上述のように、活性層列1の裏面11には支持体7が例えば接着剤またははんだを含有する接合層9を用いて固定される(図5cを参照されたい)。続いて成長基板2が除去され、活性層列1の前面12に対する電気的なコンタクト位置6が設けられる。この前面側の電気的なコンタクト位置6を例えば、図2aおよび2bまたは図4aから4cによる実施例において説明したようにして設けることができる。
本願は、ドイツ連邦共和国特許出願第10 2004 047392.7 号および第10 2004 061865.8号の優先権を主張するものであり、したがってその開示内容は参照により本明細書に含まれるものとする。
実施例に基づいた本方法の説明は、本発明をこの説明に制限するものとみなすべきでないことは自明である。本発明はあらゆる新しい特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴のあらゆる組み合わせが含まれ、またこのことはそのような組み合わせが特許請求の範囲に明示的には記載されていないにしても当てはまる。
本方法の内の1つによる第1の実施例の方法ステップの概略図。 本方法の内の1つによる第1の実施例の方法ステップの概略図。 本方法の内の1つによる第1の実施例の方法ステップの概略図。 本方法の内の1つによる第1の実施例の方法ステップの概略図。 本方法の内の1つによる第1の実施例の方法ステップの概略図。 本方法の内の1つによる第1の実施例の方法ステップの概略図。 本方法の内の1つによる第1の実施例のさらなる方法ステップの概略図。 本方法の内の1つによる第1の実施例のさらなる方法ステップの概略図。 本方法の内の1つによる第2の実施例の方法ステップの概略図。 本方法の内の1つによる第2の実施例の方法ステップの概略図。 本方法の内の1つによる第2の実施例のさらなる方法ステップの概略図。 本方法の内の1つによる第2の実施例のさらなる方法ステップの概略図。 本方法の内の1つによる第2の実施例のさらなる方法ステップの概略図。 本方法の内の1つによる第3の実施例のさらなる方法ステップの概略図。 本方法の内の1つによる第3の実施例のさらなる方法ステップの概略図。 本方法の内の1つによる第3の実施例のさらなる方法ステップの概略図。

Claims (12)

  1. 電磁ビームの形成に適しているIII/V族化合物半導体材料をベースとする薄膜半導体チップの製造方法において、
    −電磁ビームの形成に適しており、成長基板(2)に対向する前面(12)と成長基板(2)とは反対側にある裏面(11)とを有する活性層列(1)を成長基板(2)上に被着させるステップと、
    −反射性の層列(51)の一部として少なくとも1つの誘電層(3)を前記活性層列(1)の前記裏面(11)に被着させるステップと、
    −前記誘電層(3)の所定の限定された体積領域(8)にレーザを用いてエネルギを供給し、前記体積領域内に前記活性層列(1)の前記裏面(11)に対する少なくとも1つの開口部(4)を形成するステップと、
    −前記反射性の層列(51)の別の一部として少なくとも1つの金属層(5)を被着させ、前記開口部(4)を金属材料により少なくとも部分的に充填し、且つ前記活性層列(1)の前記裏面(11)に対する少なくとも1つの裏面側の導電性のコンタクト位置(6)を形成するステップと、
    −支持体(8)を前記反射性の層列(51)に被着させるステップと、
    −前記成長基板(2)を除去するステップとを有することを特徴とする、薄膜半導体チップの製造方法。
  2. 前記裏面側のコンタクト位置(6)を焼結する、請求項1記載の方法。
  3. 前記裏面側のコンタクト位置(6)をレーザにより焼結する、請求項2記載の方法。
  4. 電磁ビームの形成に適しているIII/V族化合物半導体材料をベースとする薄膜半導体チップの製造方法において、
    −電磁ビームの形成に適しており、成長基板(2)に対向する前面(12)と成長基板(2)とは反対側にある裏面(11)とを有する活性層列(1)を成長基板(2)上に被着させるステップと、
    −少なくとも1つの金属層(5)および少なくとも1つの誘電層(3)を包含する反射性の層列(51)を前記活性層列(1)の前記裏面(11)に形成するステップと、
    −前記反射性の層列(51)の所定の限定された少なくとも1つの体積領域(8)にレーザを用いてエネルギを供給し、前記所定の限定された体積領域(8)内に前記活性層列(1)の前記裏面(11)に対する少なくとも1つの裏面側の導電性のコンタクト位置(6)を形成するステップと、
    −支持体(8)を前記反射性の層列(51)に被着させるステップと、
    −前記成長基板(2)を除去するステップとを有することを特徴とする、薄膜半導体チップの製造方法。
  5. 電磁ビームの形成に適しているIII/V族化合物半導体材料をベースとする薄膜半導体チップの製造方法において、
    −電磁ビームの形成に適しており、成長基板(2)に対向する前面(12)と成長基板(2)とは反対側にある裏面(11)とを有する活性層列(1)を成長基板(2)上に被着させるステップと、
    −前記活性層列(1)の前記裏面(11)に対する、裏面側の導電性のコンタクト位置(6)を形成する少なくとも1つの金属性の反射層(5)を被着させるステップと、
    −前記裏面側の導電性のコンタクト位置(6)をレーザにより焼結するステップと、
    −支持体(8)を前記反射性の層列(51)に被着させるステップと、
    −前記成長基板(2)を除去するステップとを有することを特徴とする、薄膜半導体チップの製造方法。
  6. −前記活性層列(1)の前記前面(12)に少なくとも1つの誘電層(3)を包含するコーティング層列(52)を被着させるステップと、
    −少なくとも部分的に、少なくとも1つの金属層(5)を前記コーティング層列(52)に被着させるステップと、
    −前記コーティング層列(52)および前記金属層(5)の所定の横方向に限定された体積領域(8)にレーザを用いてエネルギを供給し、前記活性層列(1)の前記前面(12)に対する少なくとも1つの前面側の導電性のコンタクト位置(6)を形成するステップとを有する、請求項1から5までのいずれか1項記載の方法。
  7. −前記活性層列(1)の前記前面(12)に少なくとも1つの前面側の導電性のコンタクト位置(6)を被着させるステップと、
    −前記前面側の導電性のコンタクト位置(6)をレーザにより焼結するステップとを有する、請求項1から5までのいずれか1項記載の方法。
  8. −前記コンタクト位置(6)が被着される前記活性層列(1)の面(11,12)はp型にドープされたリン化物III/V族化合物半導体材料および/またはp型にドープされたヒ化物III/V族化合物半導体材料を含有し、
    −前記コンタクト位置(6)は元素AuおよびZnの内の少なくとも1つを含有する、請求項1から7までのいずれか1項記載の方法。
  9. −前記コンタクト位置(6)が被着される前記活性層列(1)の面(11,12)はn型にドープされたリン化物III/V族化合物半導体材料および/またはn型にドープされたヒ化物III/V族化合物半導体材料を含有し、
    −前記コンタクト位置(6)は元素AuおよびGeの内の少なくとも1つを含有する、請求項1から8までのいずれか1項記載の方法。
  10. −前記コンタクト位置(6)が被着される前記活性層列(1)の面(11,12)はp型にドープされた窒化物III/V族化合物半導体材料を含有し、
    −前記コンタクト位置(6)は元素Pt,Rh,Ni,Au,Ru,Pd,ReおよびIrの内の少なくとも1つを含有する、請求項1から9までのいずれか1項記載の方法。
  11. −前記コンタクト位置(6)が被着される前記活性層列(1)の面(11,12)はn型にドープされた窒化物III/V族化合物半導体材料を含有し、
    −前記コンタクト位置(6)は元素Ti,AlおよびWの内の少なくとも1つを含有する、請求項1から10までのいずれか1項記載の方法。
  12. 請求項1から11までのいずれか1項記載の方法により製造された薄膜半導体チップ。
JP2007533864A 2004-09-29 2005-09-23 薄膜半導体チップの製造方法 Pending JP2008515210A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004047392 2004-09-29
DE102004061865A DE102004061865A1 (de) 2004-09-29 2004-12-22 Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
PCT/DE2005/001684 WO2006034686A2 (de) 2004-09-29 2005-09-23 Verfahren zur herstellung eines dünnfilmhalbleiterchips

Publications (2)

Publication Number Publication Date
JP2008515210A true JP2008515210A (ja) 2008-05-08
JP2008515210A5 JP2008515210A5 (ja) 2011-12-22

Family

ID=35457637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007533864A Pending JP2008515210A (ja) 2004-09-29 2005-09-23 薄膜半導体チップの製造方法

Country Status (6)

Country Link
US (2) US20080268560A1 (ja)
EP (1) EP1794816B1 (ja)
JP (1) JP2008515210A (ja)
KR (1) KR101249432B1 (ja)
DE (1) DE102004061865A1 (ja)
WO (1) WO2006034686A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007003282B4 (de) * 2007-01-23 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102007032283A1 (de) 2007-07-11 2009-01-15 Stein, Wilhelm, Dr. Dünnschichtsolarzellen-Modul und Verfahren zu dessen Herstellung
EP2176891B1 (en) * 2007-07-19 2018-12-26 Lumileds Holding B.V. Vertical led with conductive vias
DE102008024517A1 (de) * 2007-12-27 2009-07-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
DE102008035900A1 (de) * 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102009054784A1 (de) * 2009-12-16 2011-06-22 Osram Gesellschaft mit beschränkter Haftung, 81543 Halbleiterchip und Verfahren zum Herstellen eines Halbleiterchips
DE102010015520A1 (de) * 2010-04-16 2011-10-20 Pac Tech-Packaging Technologies Gmbh Verfahren und Vorrichtung zur Ausbildung von Lotdepots
DE102010049186B4 (de) * 2010-10-21 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102016120685A1 (de) * 2016-10-28 2018-05-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterlasers und Halbleiterlaser

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044222A (en) * 1976-01-16 1977-08-23 Western Electric Company, Inc. Method of forming tapered apertures in thin films with an energy beam
JP2002313914A (ja) * 2001-04-18 2002-10-25 Sony Corp 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142160A (en) * 1972-03-13 1979-02-27 Hitachi, Ltd. Hetero-structure injection laser
US4307131A (en) * 1976-01-30 1981-12-22 Thomson-Csf Method of manufacturing metal-semiconductor contacts exhibiting high injected current density
DE59814431D1 (de) * 1997-09-29 2010-03-25 Osram Opto Semiconductors Gmbh Halbleiterlichtquelle und Verfahren zu ihrer Herstellung
TWI256976B (en) * 2000-08-04 2006-06-21 Hannstar Display Corp Method of patterning an ITO layer
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
DE10046170A1 (de) * 2000-09-19 2002-04-04 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
DE10141352A1 (de) * 2001-08-23 2003-06-05 Osram Opto Semiconductors Gmbh Verfahren zur Oberflächenbehandlung eines Halbleiters
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
TW577178B (en) * 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode
US6929966B2 (en) * 2002-11-29 2005-08-16 Osram Opto Semiconductors Gmbh Method for producing a light-emitting semiconductor component
DE10307280B4 (de) 2002-11-29 2005-09-01 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines lichtemittierenden Halbleiterbauelements
JP2004235649A (ja) * 2003-01-31 2004-08-19 Osram Opto Semiconductors Gmbh 電気コンタクト領域を備えたモジュールの製造方法および半導体層列および活性ゾーンを有するモジュール
US7122841B2 (en) * 2003-06-04 2006-10-17 Kopin Corporation Bonding pad for gallium nitride-based light-emitting devices
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7291529B2 (en) * 2003-11-12 2007-11-06 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
DE102004004786B4 (de) * 2004-01-30 2017-06-22 Empacher Verwaltungs Gmbh & Co. Kg Rennzweier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044222A (en) * 1976-01-16 1977-08-23 Western Electric Company, Inc. Method of forming tapered apertures in thin films with an energy beam
JP2002313914A (ja) * 2001-04-18 2002-10-25 Sony Corp 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法

Also Published As

Publication number Publication date
WO2006034686A2 (de) 2006-04-06
KR20070068435A (ko) 2007-06-29
EP1794816A2 (de) 2007-06-13
WO2006034686A3 (de) 2006-11-02
US20120070925A1 (en) 2012-03-22
DE102004061865A1 (de) 2006-03-30
US20080268560A1 (en) 2008-10-30
KR101249432B1 (ko) 2013-04-03
EP1794816B1 (de) 2015-11-04

Similar Documents

Publication Publication Date Title
US8679869B2 (en) Contact for a semiconductor light emitting device
TW552723B (en) Group III nitride compound semiconductor light-emitting element
JP2008515210A (ja) 薄膜半導体チップの製造方法
US6787435B2 (en) GaN LED with solderable backside metal
US8928052B2 (en) Optoelectronic semiconductor chip and method for producing same
US7649193B2 (en) Semiconductor body and semiconductor chip comprising a semiconductor body
TW200403869A (en) Contacting scheme for large and small area semiconductor light emitting flip chip devices
US9705058B2 (en) Method for producing a plurality of optoelectronic semiconductor chips, and optoelectronic semiconductor chip
JP2006005369A (ja) 裏側ビアを持った透明サブマウント付き発光デバイス
TW201029232A (en) Radiation-emitting semiconductor chip
CN104409588A (zh) 半导体发光元件
TWI472063B (zh) 發光二極體晶片
US20040191939A1 (en) Semiconductor light emitting device and its manufacture
TW201027795A (en) Semiconductor light emitting device including a window layer and a light-directing structure
JP2012504875A (ja) オプトエレクトロニクス半導体素子の製造方法及びオプトエレクトロニクス半導体素子
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
JP2008515210A5 (ja)
CN100550444C (zh) 用于制造薄膜半导体芯片的方法以及薄膜半导体芯片
CN102084506A (zh) 用于半导体发光器件的反射性接触
JP2006287223A (ja) 放射放出半導体チップおよびこの形式の半導体チップに対する半導体基体の製造方法
US20170236980A1 (en) Optoelectronic Semiconductor Chip and Method for Producing the Same
TWI283934B (en) Method for the production of a thin-film semiconductor chip
US20140339498A1 (en) Radiation-emitting semiconductor chip
KR20130007212A (ko) 발광 소자, 그의 제조 방법 및 그를 포함하는 발광소자 패키지
CN111183525A (zh) 用于制造光电子器件的方法和光电子器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080716

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20111107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120808