JP2007316635A5 - - Google Patents

Claims (12)

1. 画素電極を有し、行列状に配列された画素と、
   前記画素電極にデータ電圧を供給するデータ線と、
   前記画素電極に前記データ電圧が印加される期間（充電期間）を決定するゲート信号を供給するゲート線と、
   蓄積電極線を一側電極とし、前記画素に充電された電圧を充電完了時から次の充電時まで（維持期間）維持する蓄積キャパシタと、
   前記充電期間中に第１蓄積電圧を前記蓄積電極線に印加し、前記維持期間中に第１蓄積電圧と大きさの異なる第２蓄積電圧を少なくとも２回前記蓄積電極線に印加する蓄積電極線駆動部とを含むことを特徴とする表示装置。
2. 前記蓄積電極線は、前記ゲートラインに平行して形成され、それぞれの蓄積電極線は一つの画素行に含まれた全ての画素電極と重畳することを特徴とする請求項１に記載の表示装置。
3. 前記蓄積電極線駆動部は、一つの蓄積電極線と各々接続される複数のステージを含むことを特徴とする請求項２に記載の表示装置。
4. 前記データ電圧は、最低階調から最高階調までの範囲が各々Ｖ０〜Ｖｆの第１極性及びＶｆ〜Ｖ０の第２極性を有することを特徴とする請求項３に記載の表示装置（Ｖｆ＞Ｖ０）。
5. 前記データ電圧の極性は、同じ画素行に属する全ての画素電極において同一であり、画素行ごとに反転することを特徴とする請求項４に記載の表示装置。
6. 前記第２蓄積電圧は、前記データ電圧が第１極性であれば第１蓄積電圧より大きく、前記データ電圧が第２極性であれば第１蓄積電圧より小さいことを特徴とする請求項５に記載の表示装置。
7. 前記蓄積電極線駆動部は、駆動電圧源をさらに含むことを特徴とする請求項６に記載の表示装置。
8. 前記各ステージは、前記駆動電圧源に接続された入力端子と、前記蓄積電極線に接続された出力端子と、制御信号が入力される制御端子と、前記制御信号によって前記入力端子と出力端子との電気的接続を制御するスイッチング素子とを含むことを特徴とする請求項７に記載の表示装置。
9. 前記蓄積電極駆動部は、
   第１制御端子乃至第３制御端子と、
   前記蓄積電極線に接続されたドレイン電極、前記入力端子に接続されたソース電極、及び前記第１制御端子に接続されたゲート電極を有する第１スイッチング素子と、
   前記蓄積電極線に接続されたドレイン電極、前記入力端子に接続されたソース電極、及び前記第２制御端子に接続されたゲート電極を有する第２スイッチング素子と、
   前記蓄積電極線に接続されたドレイン電極、前記入力端子に接続されたソース電極、及び前記第３制御端子に接続されたゲート電極を有する第３スイッチング素子とを含むことを特徴とする請求項８に記載の表示装置。
10. 第１乃至第３制御端子には、互いに独立的な第１乃至第３制御信号が各々入力されることを特徴とする請求項９に記載の表示装置。
11. 前記第１制御端子は、前記蓄積電極線と重畳する画素行のゲート線と接続されることを特徴とする請求項１０に記載の表示装置。
12. 前記第２制御端子は、前記蓄積電極線が重畳する画素行の下側に隣接した画素行のゲート線と接続されることを特徴とする請求項１１に記載の表示装置。