JP2007011346A - 表示装置及び表示装置用駆動装置 - Google Patents

Abstract

【課題】表示装置に供給される駆動電源を遮断する時に、残像による画質の悪化を防止することができる表示装置用駆動装置を提供すること。
【解決手段】本発明は表示装置用駆動装置に関し、前記駆動装置は、ゲートオフ電圧を生成するゲートオフ電圧生成部、及び前記ゲートオフ電圧生成部によって生成される前記ゲートオフ電圧を画素電極に接続されたスイッチング素子に出力するゲート駆動部を含む。前記ゲートオフ電圧生成部は、駆動電源が遮断される時、前記スイッチング素子に印加される前記ゲートオフ電圧を所定の大きさのオフセット電圧が加えられた電圧に高くし、スイッチング素子の出力端子と入力端子との間に流れる電流量を増加させる。これによって画素電極電圧の放電時間が減少し、駆動電源が遮断される時、放電速度が遅い画素電極電圧による画質不良が低減する。
【選択図】 図３

Description

本発明は表示装置及び表示装置用駆動装置に関し、特に、動作中断時に主要な充電性素子を放電状態に遷移させる機能を有する表示装置及び表示装置用駆動装置に関する。

一般に、液晶表示装置（ＬＣＤ）は、画素電極または共通電極がそれぞれ備えられた二つの表示板と、その間に挟持されている誘電率異方性を有する液晶層と、ゲートオン電圧とゲートオフ電圧とを有するゲート信号を出力するゲート駆動部と、データ信号を出力するデータ駆動部とを含んでいる。

画素電極は、行列状に配列されており、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子に接続されている。スイッチング素子は、ゲート駆動部からのゲートオン電圧またはゲートオフ電圧によって導通状態又は遮断状態に遷移する。従って、ゲート駆動部が一行ずつ画素電極に接続されたスイッチング素子にゲートオン電圧を順に印加すると、該当するスイッチング素子が導通する。これによって、画素電極は一行ずつ順にデータ信号の電圧の印加を受ける。共通電極は、表示板の全面に形成され、共通電圧の印加を受ける。画素電極と共通電極とそれらの間の液晶層とは、充電程度によって光学特性を変化させる充電性素子であって、回路上は液晶容量をなす。液晶容量はこれに接続されたスイッチング素子と共に画素を構成する基本単位となる。

このような液晶表示装置においては、画素電極と共通電極とにデータ信号の電圧と共通電圧とをそれぞれ印加することによって液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節し所望の画像を得ることができる。

ところで、ユーザの要求などに従って、予期しない時点でスイッチなどによって液晶表示装置に印加される駆動電源が遮断される場合、画素電極に印加された電圧である画素電極電圧が速やかに放電されず画質不良が発生することがある。つまり、スイッチの消灯動作（又は回線遮断）に応じて液晶表示装置に表示された画像が速やかに消えることが期待される。しかし、充放電経路となる駆動電源線が切り離されている場合には、次回のスイッチ点灯動作（又は回線接続）までは速やかな放電動作が実現されず、何らかのスイッチング素子を通して画素電極電圧が完全に放電されるまで液晶画素の充電状態が継続してしまう。

このような不意の終了状態に対する後始末処理は、電子計算機のメモリ装置においては広く使われている。しかし、表示装置においては、動作原理が似ているにも拘わらず、殆ど使われていなかった。

液晶表示装置では、画素電極電圧の放電は、スイッチング素子に印加されるゲートオフ電圧から影響を受ける。つまり、スイッチのＯＦＦにより約−１０Ｖ乃至−１５Ｖ前後のゲートオフ電圧が接地電圧、例えば、約０Ｖまで放電される時、このゲートオフ電圧の放電によるスイッチング素子の動作変化によって、画素電極電圧をスイッチング素子とデータ駆動部とを通して放電することが可能である。

しかし、ゲートオフ電圧が放電される時、スイッチング素子に印加される電圧の値が十分ではないため、スイッチング素子の入出力端子間に流れる電流の量が少なく、画素電極電圧の放電時間が長くなる場合が多い。

本発明の目的は、表示装置に供給される駆動電源を遮断する時、残留電界による画質悪化を軽減するための表示装置用駆動装置を提供することにある。

本発明の一つの特徴による表示装置用駆動装置は、複数のスイッチング素子と前記スイッチング素子に接続されている複数の画素電極とを含み、供給される駆動電源により動作する表示装置用駆動装置であって、ゲートオフ電圧を生成するゲートオフ電圧生成部と、前記ゲートオフ電圧生成部によって生成される前記ゲートオフ電圧を前記スイッチング素子に出力するゲート駆動部とを含み、前記ゲートオフ電圧生成部は、駆動電源の供給が遮断された後、一時的に、前記スイッチング素子に印加される前記ゲートオフ電圧生成部の出力を接地電圧以上に高くする。

前記ゲートオフ電圧生成部は、入力される電圧を所定の大きさまで負方向に低くし、前記ゲートオフ電圧を生成するチャージポンプ部と、前記チャージポンプ部からの前記ゲートオフ電圧が接地電圧まで放電される時に、オフセット電圧を生成して、前記放電されたゲートオフ電圧と前記オフセット電圧との合計電圧を前記スイッチング素子に出力するオフセット電圧生成部とを含むようにしてもよい。

前記オフセット電圧生成部は、前記チャージポンプ部の出力端と前記ゲート駆動部入力端とにカソードとアノードとをそれぞれ接続したダイオードと、前記ダイオードに並列接続された第３容量とを含むようにしてもよい。

前記オフセット電圧は、前記ダイオード、好ましくはシリコン接合型ダイオードによって決められるのが好ましい。

前記ダイオードの数は三つであり、前記三つのダイオードは直列接続されていることが良い。

前記ゲートオフ電圧生成部は、前記ゲートオフ電圧の放電経路を提供する放電部をさらに含むようにしてもよい。

前記放電部は、前記チャージポンプ部出力端と接地回線との間に並列接続された抵抗及び容量を含むようにしてもよい。

前記放電部は、前記チャージポンプ部出力端と接地回線との間に並列接続された第１容量と、第２電源と、前記チャージポンプ部出力端と接地回線とにコレクタ端子とエミッタ端子とがそれぞれ接続されているトランジスタと、前記トランジスタのエミッタ端子とベース端子との間に接続されている抵抗と、前記第２電源の出力端と前記ベース端子との間に接続されている第２容量と、を含むようにしてもよい。

前記トランジスタは、ｐｎｐ接合トランジスタであるようにしてもよい。

前記第２電源は動作用のエネルギーが外部から供給され、前記表示装置の駆動電源の供給が遮断される時に負荷時出力電圧が接地電圧になるのが好ましい。

本発明の他の特徴による表示装置は、供給される駆動電源により動作する表示装置であって、複数のスイッチング素子と、前記スイッチング素子に接続されている複数の画素電極と、前記スイッチング素子に接続されて前記スイッチング素子にゲートオフ電圧を伝達する複数のゲート線と、前記ゲートオフ電圧を生成するゲートオフ電圧生成部と、前記ゲートオフ電圧生成部によって生成された前記ゲートオフ電圧を前記スイッチング素子に出力するゲート駆動部とを含み、前記ゲートオフ電圧生成部は前記駆動電源の供給が遮断される時、前記スイッチング素子に印加される前記ゲートオフ電圧生成部の出力を接地電圧以上に高くする。

前記ゲートオフ電圧生成部は、出力される電圧を所定の大きさまで負方向に低くし、前記ゲートオフ電圧を生成するチャージポンプ部と、前記チャージポンプ部出力端からの前記ゲートオフ電圧が接地電圧まで放電される時、オフセット電圧を生成して、前記放電されたゲートオフ電圧と前記オフセット電圧との合計を前記スイッチング素子に出力するオフセット電圧生成部とを含むようにしてもよい。

前記オフセット電圧生成部は、前記チャージポンプ部の出力端と前記ゲート駆動部入力端とにそれぞれカソードとアノードとを接続したダイオードと、前記ダイオードに並列接続された容量とを含むことができる。

前記ダイオードの数は三つであり、前記三つのダイオードは直列接続されるようにしてもよい。

前記ゲートオフ電圧生成部は、前記ゲートオフ電圧の放電経路を提供する放電部をさらに含むようにしてもよい。

前記放電部は、前記チャージポンプ部に並列接続された抵抗及び容量を含むようにしてもよい。

前記放電部は、前記チャージポンプ部に並列接続された第１容量と、前記チャージポンプ部にコレクタ端子が接続されており、エミッタ端子が接地されているトランジスタと、前記トランジスタのエミッタ端子とベース端子とに接続されている抵抗と、前記抵抗に接続されている第２容量と、前記容量に接続されている第２電源とを含むようにしてもよい。

前記トランジスタは、ｐｎｐ接合トランジスタであるのが好ましい。

前記第２電源は外部から印加され、前記表示装置の駆動電源の供給が遮断される時に負荷時出力電圧が接地電圧になるのが好ましい。

本発明により、表示装置に印加される駆動電源が遮断される時、画素のスイッチング素子に印加される制御電圧を高くし、スイッチング素子を通してリークする電流のリーク量を増加させることによって画素電極電圧の放電時間を短縮できる。これによって画素電極電圧に放電遅延による画質不良を減少することができる。

また、制御電圧の放電時間を短縮することによって、短縮した制御電圧の放電時間に比例して画素電極電圧の放電時間が減少し、画素電極電圧の放電遅延による画質不良を改善することができる。

以下、添付図を参照して、本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。

図面において、種々の層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体に亘って同一部分については、同一符号を付している。層、膜、領域、基板などの部分が他の部分の“上”にあるとするときは、他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も含むことを意味する。一方、ある部分が他の部分の“直上”にあるとするときは、中間に他の部分を含まないことを意味する。

本発明による表示装置及び表示装置用駆動装置の一実施例による液晶表示装置及びその駆動装置について、添付の図面を参照して詳細に説明する。

図１及び図２を参照して本発明の一実施例による液晶表示装置について詳細に説明する。

図１は、本発明の一実施例による液晶表示装置のブロック図である。図２は、本発明の一実施例による液晶表示装置の一つの画素についての等価回路図である。

図１に図示したように、本発明の一実施例による液晶表示装置は、液晶表示板アセンブリ（組立体）３００、これに接続されたゲート駆動部４００及びデータ駆動部５００、ＤＣ-ＤＣ変換部９００、ＤＣ-ＤＣ変換部９００とゲート駆動部４００とに接続されたゲートオフ電圧生成部７１０、ＤＣ-ＤＣ変換部９００とゲート駆動部４００とに接続されたゲートオン電圧生成部７２０、データ駆動部５００に接続された階調電圧生成部８００、及びこれらを制御する信号制御部６００を含む。

液晶表示板アセンブリ３００は、等価回路から見ると、複数の信号線（Ｇ_１-Ｇ_ｎ、Ｄ_１-Ｄ_ｍ）と、これらに接続されており、ほぼ行列形態に配列された複数の画素（ＰＸ）を含む。また、図２に示すとおり、液晶表示板アセンブリ３００は、互いに対向する下部及び上部表示板１００、２００とその間に挟持されている液晶層３を含む。

信号線（ Ｇ_１-Ｇ_ｎ、Ｄ_１-Ｄ_ｍ）は、ゲート信号（走査信号）を伝達する複数のゲート線（Ｇ_１-Ｇ_ｎ）とデータ信号を伝達する複数のデータ線（Ｄ_１-Ｄ_ｍ）とを含む。ゲート線（Ｇ_１-Ｇ_ｎ）は、ほぼ行方向に延びて互いにほぼ平行しており、データ線（Ｄ_１-Ｄ_ｍ）はほぼ列方向に延びて互いにほぼ平行している。

各画素（ＰＸ）、例えば、ｉ番目（ｉ=１、２、・・・、ｎ）ゲート線（Ｇ_ｉ）とｊ番目（ｊ=１、２、・・・、ｍ）データ線（Ｄ_ｊ）とに接続された画素（ＰＸ）は、信号線（Ｇ_ｉＤ_ｊ）に接続されたスイッチング素子（Ｑ）とこれに接続された液晶容量（Ｃｌｃ）及び蓄積容量（Ｃｓｔ）とを含む。蓄積容量（Ｃｓｔ）は、必要により省略することができる。

スイッチング素子（Ｑ）は、下部表示板１００に備えられている薄膜トランジスタなどの三端子素子である。スイッチング素子（Ｑ）の制御端子はゲート線（Ｇ_ｉ）と接続されており、その入力端子はデータ線（Ｄ_ｊ）と接続されており、その出力端子は液晶容量（Ｃｌｃ）及び蓄積容量（Ｃｓｔ）と接続されている。

液晶容量（Ｃｌｃ）は、下部表示板１００の画素電極１９１と上部表示板２００の共通電極２７０とを二つの端子としている。二つの電極１９１、２７０の間の液晶層３は誘電体として機能する。画素電極１９１はスイッチング素子（Ｑ）と接続され、共通電極２７０は上部表示板２００の前面に形成されて、共通電圧（Ｖｃｏｍ）の印加を受ける。図２に示す例とは異なり、共通電極２７０を下部表示板１００に備えている場合もあり、この場合には二つの電極１９１、２７０のうち少なくとも一つが線状または棒状で形成されるようにしてもよい。

液晶容量（Ｃlc ）の補助的役割を果たす蓄積容量（Ｃｓｔ）は、下部表示板１００に備えられた別の信号線（図示せず）と画素電極１９１とが絶縁体を間に置いて重なって形成される。この別の信号線には共通電圧（Ｖｃｏｍ）などの所定の電圧が印加される。しかし、蓄積容量（Ｃｓｔ）は、画素電極１９１が絶縁体を媒介として真上の前段ゲート線と重なることによって形成されるようにしてもよい。

一方、カラー表示を実現するためには、各画素（ＰＸ）が基本色のうちの一つを固有に表示したり（空間分割）、各画素（ＰＸ）が時間に応じて交互に基本色を表示するように（時分割）したりして、これら基本色の空間的、時間的な合計によって所望の色相が認識されるようにする。基本色の例としては、赤色、緑色、青色の三原色がある。図２は、空間分割の一例として、各画素（ＰＸ）が画素電極１９１に対応する上部表示板２００の領域に基本色のうちの一つを示すカラーフィルタ２３０を備えていることを示している。図２に示す例とは異なり、カラーフィルタ２３０を下部表示板１００の画素電極１９１の上または下に形成するようにしてもよい。

液晶表示板アセンブリ３００の外側面には、光を偏光させる少なくとも一つの偏光板（図示せず）が設けられている。

再び図１を参照すると、階調電圧生成部８００は、画素（ＰＸ）の透過率と関連する二組の階調電圧集合（または基準階調電圧集合）を生成する。二組のうち一組は共通電圧（Ｖｃｏｍ）に対して正（＋）の値を有し、他の一組は共通電圧（Ｖｃｏｍ）に対して負（−）の値を有する。

ＤＣ-ＤＣ変換部９００は、動作用のエネルギーとして印加される直流（ＤＣ）電圧（図示せず）を用いて所望の大きさの複数の直流電圧（例えば、Ｖ１、Ｖ２）を生成し出力する。この時、直流電圧（Ｖ１）は接地電圧として約０Ｖの大きさを有しており、直流電圧（Ｖ２）は約８Ｖの大きさを有する。なお、ＤＣ-ＤＣ変換部９００は太陽電池であってもよく、このときの動作用エネルギーには太陽光線などの強い光を使用する。

ゲートオフ電圧生成部７１０は、ＤＣ-ＤＣ変換部９００から出力された直流電圧（Ｖ１）を所定の大きさ、例えば、約−１０Ｖの電圧に変換した後、ゲートオフ電圧（Ｖｏｆｆ）としてゲート駆動部４００のゲートオフ電圧入力端に出力する。

ゲートオン電圧生成部７２０は、ＤＣ-ＤＣ変換部９００から出力された直流電圧（Ｖ２）を所定の大きさ、例えば、約２０Ｖの電圧に変換した後、ゲートオン電圧（Ｖｏｎ）としてゲート駆動部４００のゲートオン電圧入力端に出力する。

ゲート駆動部４００は、液晶表示板アセンブリ３００のゲート線（Ｇ_１-Ｇ_ｎ）と接続されて、ゲートオフ電圧生成部７１０によって生成されるゲートオフ電圧（Ｖｏｆｆ）と、ゲートオン電圧生成部７２０によって生成されるゲートオン電圧（Ｖｏｎ）との組み合わせで構成されるゲート信号をゲート線（Ｇ_１-Ｇ_ｎ）に印加する。

データ駆動部５００は、液晶表示板アセンブリ３００のデータ線（Ｄ_１-Ｄ_ｍ）に接続されており、階調電圧生成部８００によって生成される階調電圧を選択してこれをデータ信号としてデータ線（Ｄ_１-Ｄ_ｍ）に印加する。しかし、階調電圧生成部８００が全ての階調に対する電圧の全てを供給せずに、所定の数の基準階調電圧のみを供給する場合に、データ駆動部５００は基準階調電圧を分圧し全ての階調に対する階調電圧を生成し、この中でデータ信号を選択する。

信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御する。
このような駆動装置４００、５００、６００、７１０、７２０、８００、９００は、それぞれ、少なくとも一つの集積回路チップの形態で液晶表示板アセンブリ３００上に直接装着されたり、フレキシブルプリント回路フィルム（図示せず）上に装着されてＴＣＰの形態で液晶表示板アセンブリ３００に設けられたり、別のプリント回路基板（図示せず）上に装着されるようにしてもよい。また、これら駆動装置４００、５００、６００、７１０、７２０、８００、９００が、信号線（Ｇ_１-Ｇ_ｎ、Ｄ_１-Ｄ_ｍ）及び薄膜トランジスタスイッチング素子（Ｑ）などと共に液晶表示板アセンブリ３００に集積されてもよい。また、駆動装置４００、５００、６００、７１０、７２０、８００、９００は、単一チップとして集積でき、この場合、これらのうち少なくとも一つ、またはこれらを形成する少なくとも一つの回路素子が単一チップの外側にあってもよい。

このような液晶表示装置の動作について詳細に説明する。

信号制御部６００は、外部のグラフィック制御装置（図示せず）から入力映像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号を受信する。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）及び水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、並びにデータイネーブル信号（ＤＥ）などがある。

信号制御部６００は、入力映像信号（Ｒ、Ｇ、Ｂ）と入力制御信号とに基づいて入力映像信号（Ｒ、Ｇ、Ｂ）を液晶表示板アセンブリ３００の動作条件に合うように適切に処理し、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送信し、データ制御信号（ＣＯＮＴ２）と処理した映像信号（ＤＡＴ）とをデータ駆動部５００に送信する。

ゲート制御信号（ＣＯＮＴ１）は、走査開始を指示する走査開始信号（ＳＴＶ）とゲートオン電圧（Ｖｏｎ）の出力周期を制御する少なくとも一つのクロック信号とを含む。ゲート制御信号（ＣＯＮＴ１）は、また、ゲートオン電圧（Ｖｏｎ）の持続時間を制限する出力イネーブル信号（ＯＥ）をさらに含むようにしてもよい。

データ制御信号（ＣＯＮＴ２）は、一行の画素（ＰＸ）に対する映像信号の伝送開始を知らせる水平同期開始信号（ＳＴＨ）と、データ線（Ｄ_１-Ｄ_ｍ）にデータ信号を印加することを指示するロード信号（ＬＯＡＤ）と、データクロック信号（ＨＣＬＫ）とを含む。データ制御信号（ＣＯＮＴ２）は、また、共通電圧（Ｖｃｏｍ）に対するデータ信号の電圧極性（以下「共通電圧に対するデータ信号の電圧極性」を「データ信号の極性」とする。）を反転させる反転信号（ＲＶＳ）をさらに含むようにしてもよい。

信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって、データ駆動部５００は、一行の画素（ＰＸ）に対するデジタル映像信号（ＤＡＴ）を受信して、各デジタル映像信号（ＤＡＴ）に対応する階調電圧を選択することによって、デジタル映像信号（ＤＡＴ）をアナログデータ信号に変換した後にこれを当該データ線（Ｄ_１-Ｄ_ｍ）に印加する。

ゲートオフ電圧生成部７１０は、ＤＣ-ＤＣ変換部９００からの直流電圧（Ｖ１）を用いて約−７Ｖの直流電圧に変換した後、ゲートオフ電圧（Ｖｏｆｆ）として出力する。また、ゲートオフ電圧生成部７１０は、液晶表示装置に供給される駆動電源が遮断される場合、スイッチング素子（Ｑ）を通して画素電極１９１に印加された画素電極電圧を放電させる。このようなゲートオフ電圧生成部７１０については、更に詳細に説明する。

ゲートオン電圧生成部７２０は、チャージポンプ（図示せず）を利用してＤＣ-ＤＣ変換部９００から生成された約８Ｖの直流電圧（Ｖ２）を約２０Ｖの電圧に昇圧しゲートオン電圧（Ｖｏｎ）に出力する。

ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ_１-Ｇ_ｎ）に印加して、このゲート線（Ｇ_１-Ｇ_ｎ）に接続されたスイッチング素子（Ｑ）を導通させる。そして、データ線（Ｄ_１-Ｄ_ｍ）に印加されたデータ信号が導通したスイッチング素子（Ｑ）を通して当該画素（ＰＸ）に印加される。

画素（ＰＸ）に印加されたデータ信号の電圧と共通電圧（Ｖｃｏｍ）との差は、液晶容量（Ｃlc ）の充電電圧、つまり、画素電圧となる。液晶分子は画素電圧の大きさによってその配列が変化し、これによって液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板アセンブリ３００に設けられた偏光板による光の透過率変化によって表現される。

１水平周期（「１Ｈ」ともいう。水平同期信号（Ｈｓｙｎｃ）及びデータイネーブル信号（ＤＥ）の一周期と同一である。）を単位としてこのような過程を繰り返すことによって、全てのゲート線（Ｇ_１-Ｇ_ｎ）に対して順にゲートオン電圧（Ｖｏｎ）を印加し、全ての画素（ＰＸ）にデータ信号を印加して１フレームの映像を表示する。

１フレームが終わった後に次のフレームが始まり、各画素（ＰＸ）に印加されるデータ信号の極性が直前のフレームにおける極性と反対になるようにデータ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される。所謂「フレーム反転」が行われる。この時、１フレーム内でも反転信号（ＲＶＳ）の特性によって一つのデータ線を通して流れるデータ信号の極性が変わったり（例えば、行反転、点反転）、一つの画素行に印加されるデータ信号の極性も互いに異なったり（例えば、列反転、点反転）するようにしてもよい。

図３及び図４を参照して本発明の一実施例によるゲートオフ電圧生成部７１０について説明する。

図３は、本発明の一実施例によるゲートオフ電圧生成部７１０の回路図である。図４は、液晶表示装置の駆動電源が遮断される時における、ゲートオフ電圧生成部、画素のスイッチング素子に接続されたゲート駆動部及びデータ駆動部の等価回路図である。

図３に示したように、ゲートオフ電圧生成部７１０は、チャージポンプ部７１１、チャージポンプ部７１１に接続された放電部７１２、及び放電部７１２に接続されたオフセット電圧生成部７１３を含む。

チャージポンプ部７１１は、所定の個数の直列に接続されたダイオード（図示せず）と容量（図示せず）とが並列接続されており、外部から所定の大きさのパルス信号が印加される。ここでは、ダイオードはＤＣ-ＤＣ変換部９００と逆方向に直列接続されている。

放電部７１２は、チャージポンプ部７１１の出力端と接地回線との間に並列接続された抵抗（Ｒ１）と容量（Ｃ１）とを含む。

オフセット電圧生成部７１３は、放電部７１２にカソードが接続されており、アノード端子を通してマイナスのゲートオフ電圧（Ｖｏｆｆ）を出力するダイオード（Ｄ１1）、ダイオード（Ｄ１1）のアノード端子と接地回線の間に接続された抵抗（Ｒ２）、及びダイオード（Ｄ１1）と並列に接続された容量（Ｃ２）を含む。なお、本実施例では、ダイオード（Ｄ1１）をシリコン接合型ダイオードとする。

このような構造のゲートオフ電圧生成部７１０の動作は次のとおりである。

まず、液晶表示装置に駆動電源が印加され液晶表示装置が動作している場合のゲートオフ電圧生成部７１０の動作を説明する。

ＤＣ-ＤＣ変換部９００が動作し、約０Ｖの直流電圧（Ｖ１）が印加されると、チャージポンプ部７１１は、容量（図示せず）を用いた充電動作によって入力された直流電圧（Ｖ１）を外部から印加されるパルス信号の大きさまで段階的に上昇させる。しかし、逆方向に接続されたダイオードによって負（−）方向の電圧が大きくなり、チャージポンプ部７１１は、約−１０ボルトの電圧（Ｖｏｕｔ）を放電部７１２とオフセット電圧生成部７１３とを経てゲート駆動部４００のゲートオフ電圧入力端に伝達する。

チャージポンプ部７１１によって生成された電圧（Ｖｏｕｔ）は、放電部７１２の容量（Ｃ１）とオフセット電圧生成部７１３の容量（Ｃ２）とを充電した後、ゲート駆動部４００のゲートオフ電圧入力端に伝達される。この時、オフセット電圧生成部７１３のダイオード（Ｄ１1）は遮断状態を維持する。

次に、ユーザの要求などにより駆動電源の供給が遮断され液晶表示装置の動作が停止する時のゲートオフ電圧生成部７１０の動作を説明する。

駆動電源が遮断されると、放電部７１２の容量（Ｃ１）に充電されていた電荷は抵抗（Ｒ１）を通して放電され始め、これによって、放電部７１２の出力端である“Ａ１１"での電圧は、マイナスの高電圧から徐々に放電されて約０Ｖである接地電圧レベルまで徐々に変化する。この時、ゲートオフ電圧（Ｖｏｆｆ）の放電時間は、抵抗（Ｒ１）値と容量（Ｃ１）との静電容量によるＲＣ時定数によって決定される。

しかし、オフセット電圧生成部７１３の容量（Ｃ２）によって、ダイオード（Ｄ１1）両端にはシリコン接合型ダイオード（Ｄ１1）のしきい電圧（約０．７Ｖ）ほどの電圧差（以下「オフセット電圧」という。）が発生する。このオフセット電圧は、オフセット電圧生成部７１３の出力端（Ａ１２）の電圧に加えて印加される。従って、オフセット電圧生成部７１３から出力される電圧は、放電部７１２の出力端（Ａ１１）における電圧よりオフセット電圧だけ高い電圧となり、ゲート駆動部４００に印加される。

駆動電源が遮断される時における、ゲートオフ電圧生成部７１０、画素電極１９１に接続されたスイッチング素子（Ｑ）、ゲート駆動部４００及びデータ駆動部５００の等価回路は、図４に示すとおりである。つまり、ゲート駆動部４００は導通状態であり、データ駆動部５００は接地状態となる。この時、抵抗（Ｒ１１）は、ゲート線の配線抵抗であり、抵抗（Ｒ１２）はデータ線の配線抵抗である。

従って、約０．７Ｖのゲートオフ電圧（Ｖｏｆｆ）（以下「制御電圧」という。）は、ゲート駆動部４００を通して抵抗（Ｒ１１）を経てスイッチング素子（Ｑ）の制御端子（Ｇ）に印加される。これによって、スイッチング素子（Ｑ）の制御端子（Ｇ）と出力端子（Ｄ）との間の電圧（Ｖｇｄ）が決定され、この電圧（Ｖｇｄ）に対応する電流（Ｉｄｓ）がスイッチング素子（Ｑ）の出力端子（Ｄ）から入力端子（Ｓ）に流れ始め、"Ｐ２"地点の電圧である画素電極電圧がスイッチング素子（Ｑ）を通してデータ駆動部５００に放電される。この時、オフセット電圧生成部７１３の動作によって、スイッチング素子（Ｑ）の制御端子（Ｇ）に印加される制御電圧が放電部７１２の出力端（Ａ１１）の電圧である約０Ｖより所定のオフセット電圧だけ高くなる。そのため、スイッチング素子（Ｑ）の出力端子（Ｄ）と制御端子（Ｇ）との間に流れる電流（Ｉｄｓ）は、出力端（Ａ１１）の電圧が０Ｖの時より増加し画素電極電圧の放電速度を加速する。

このようなスイッチング素子（Ｑ）の制御端子と（Ｇ）出力端子（Ｄ）との間の電圧（Ｖｇｄ）に対する出力端子（Ｄ）と入力端子（Ｓ）との間の電流（Ｉｄｓ）の変化を図５を参照して説明する。

図５は、スイッチング素子であるアモルファスシリコン薄膜トランジスタ（ａ-Ｓｉ ＴＦＴ）の制御端子（Ｇ）と出力端子（Ｄ）との間の電圧（Ｖｇｄ）に対する出力端子（Ｄ）と入力端子（Ｓ）との間の電流（Ｉｄｓ）の関係を示したグラフである。

図５に示すように、Ｖｇｄが約−５Ｖから約＋２０Ｖの間ではＶｇｄが増加するほどＩｄｓが増加する。例えば、スイッチング素子（Ｑ）の制御端子（Ｇ）に約０Ｖの制御電圧が印加される時より約０．２Ｖ高い制御電圧が印加される時であっても、Ｉｄｓの量は著しく増加するので、画素電極電圧の放電時間が顕著に短縮される。

図６及び図７を参照して、本発明の他の実施例によるゲートオフ電圧生成部７１０ａについて説明する。

図６は本発明の他の実施例によるゲートオフ電圧生成部の回路図である。図７は液晶表示装置の駆動電源が遮断される時における、図６のゲートオフ電圧生成部、画素のスイッチング素子に接続されたゲート駆動部及びデータ駆動部の等価回路図である。

図６に示すように、本発明の他の実施例によるゲートオフ電圧生成部７１０ａは、オフセット電圧生成部７１３ａを除いて図３に示したゲートオフ電圧生成部７１０と同じ構造である。従って、ここでは、同じ構造の部分については図３と同じ符号を付し、それらについての詳細な説明は省略する。

本実施例によるオフセット電圧生成部７１３ａは、図３に示したオフセット電圧生成部７１３と比較するとき、容量（Ｃ３）の間に接続されたダイオード（Ｄ２-Ｄ４）の数だけが相異している。つまり、図３では一つのダイオード（Ｄ１1）が接続されているが、図６では３つのダイオード（Ｄ２-Ｄ４）が直列に並んで接続されている。

従って、液晶表示装置に駆動電源が印加され液晶表示装置が動作中である場合には、図３を参照して既に説明したように、ＤＣ-ＤＣ変換部９００からの直流電圧（Ｖ１）をチャージポンプ部７１１によって約−１０Ｖまで負（−）方向に低くした後、充電部７１２とオフセット電圧生成部７１３ａの容量（Ｃ１、Ｃ３）とを充電した後、ゲート駆動部４００にゲートオフ電圧（Ｖｏｆｆ）を伝達する。

ユーザの要求などにより駆動電源が遮断され液晶表示装置の動作が停止すると、図３について説明したように、放電部７１２の容量（Ｃ１）に蓄積された電荷が抵抗（Ｒ１）を通して放電され始め、放電部７１２の出力端（Ａ１１）における電圧は約０Ｖの接地電圧レベルまで徐々に増加する。

しかし、オフセット電圧生成部７１３ａの出力端Ａ１２ａにおける電圧は、容量（Ｃ３）の充電動作とダイオード（Ｄ２-Ｄ４）とによって、放電部７１２の出力端Ａ１１より三つのダイオード（Ｄ２-Ｄ４）それぞれのしきい値電圧（約０．７Ｖ）の合計だけ高い約２．１Ｖになりゲート駆動部４００に印加される。

また、図７に示すように、駆動電源の供給が遮断されると負荷時出力電圧が短絡レベルとなり、ゲート駆動部４００は導通状態となってデータ駆動部５００は接地状態となる。従って、スイッチング素子（Ｑ）のゲート端子（Ｇ）には、接地電圧まで放電されたチャージポンプ部出力電圧と、容量（Ｃ３）とダイオード（Ｄ２-Ｄ４）とによって生成された約２．１Ｖのオフセット電圧との合計電圧が印加される。この電圧によって、スイッチング素子（Ｑ）の制御端子（Ｇ）と出力端子（Ｄ）との間の電圧（Ｖｄｓ）が増加してスイッチング素子（Ｑ）の出力端子（Ｄ）と入力端子（Ｓ）との間に大量のリーク電流（Ｉｄｓ）が流れ、制御端子（Ｇ）に印加された制御電圧の大きさに比例して流れる電流量も増加する。これによって、オフセット電圧生成部７１３ａがない場合より画素電極電圧の放電時間が短縮される。

図８を参照して、このようにオフセット電圧生成部７１３、７１３ａが存在する場合と存在しない場合のスイッチング素子（Ｑ）に印加される制御電圧と画素電極電圧との変化について説明する。

図８は、本発明の実施例における液晶表示装置の駆動電源が遮断される時、制御電圧と画素電極電圧の変化を示したグラフである。ＧＣ１及びＰＣ１は、それぞれ、従来技術によるスイッチング素子に印加される制御電圧と画素電極電圧との変化を示したグラフである。ＧＣ２及びＰＣ２は、それぞれ、本発明の第１実施例のオフセットダイオード１個によってスイッチング素子に印加される制御電圧と画素電極電圧との変化を示したグラフである。ＧＣ３及びＰＣ３は、それぞれ、本発明の第２実施例のオフセットダイオード３個によってスイッチング素子に印加される制御電圧と画素電極電圧との変化を示したグラフである。

図８においてＧＣ１-ＧＣ３は、スイッチング素子（Ｑ）の制御端子（Ｇ）に印加された制御電圧変化を示したグラフであり、ＰＣ１-ＰＣ３は画素電極電圧、つまり、"Ｐ１"地点での電圧変化を示したグラフである。

図８に示したように、駆動電源が遮断された後、スイッチング素子（Ｑ）の制御端子（Ｇ）に印加される制御電圧（ＧＣ１＜ＧＣ２＜ＧＣ３）が、約０Ｖ、約０．２Ｖ、更に約２．１Ｖと増加するに従って画素電極電圧（ＰＣ１、ＰＣ２、ＰＣ３）の放電時間が減少することが分かる。つまり、従来技術による画素電極電圧（ＰＣ１）の放電時間（約７５ｍｓ）に比べて、本発明の第１実施例による画素電極電圧（ＰＣ２）の放電時間（約６０ｍｓ）は約１０ｍｓ減少し、第２実施例による画素電極電圧（ＰＣ３）の放電時間（約２０ｍｓ）は約５０ｍｓ減少すた。この時、ゲート駆動部４００に印加されるゲートオフ電圧（Ｖｏｆｆ）と制御端子（Ｇ）に印加される制御電圧との間の差は、配線抵抗（Ｒ１１）などによる電圧降下によるものである。

図９を参照して本発明の他の実施例によるゲートオフ電圧生成部７１０ｂについて説明する。

図９は、本発明の他の実施例によるゲートオフ電圧生成部の回路図である。

図９に示したゲートオフ電圧生成部７１０ｂは、図６に示したゲートオフ電圧生成部７１０ａと比較する時、放電部７１２ａを除いて全て同じ構造からなる。従って、ここでは、同じ構造の部分については図６と同一の符号を付し、これらについての詳細な説明は省略する。

図９に示したように、放電部７１２ａはチャージポンプ部７１１の出力端と接地回線との間に接続された容量（Ｃ１）、チャージポンプ部７１１の出力端にコレクタ端子（Ｃ）が接続され、接地回線にエミッタ端子（Ｅ）が接続されているトランジスタ（Ｑ１）、トランジスタ（Ｑ１）のベース端子（Ｂ）とエミッタ端子（Ｅ）との間に接続された抵抗（Ｒ４）、及びトランジスタ（Ｑ１）のベース端子（Ｂ）と第２電源（Ｖｄｄ）との間に接続された容量（Ｃ５）を含む。トランジスタ（Ｑ）はｐｎｐ型トランジスタである。

この時、第２電源（Ｖｄｄ）は、ＤＣ-ＤＣ変換部９００から供給されるようにしてもよく、また、他の装置から供給されるようにしてもよい。

このような放電部７１２ａの動作は次の通りである。

液晶表示装置に駆動電源が供給され液晶表示装置が動作している間、第２電源（Ｖｄｄ）の電圧が正常に供給される。従って、トランジスタ（Ｑ１）のベース端子（Ｂ）の電位がエミッタ端子（Ｅ）の電位より高いため、スイッチング素子（Ｑ１）は遮断状態を維持する。これによって、放電部７１２ａの容量（Ｃ１）に充電された電荷の放電経路が形成されず、チャージポンプ部７１１から出力されたゲートオフ電圧（Ｖｏｆｆ）はオフセット電圧生成部７１３ａを経てゲート駆動部４００に伝達される。

しかし、液晶表示装置に供給される駆動電源が遮断されると、第２電源（Ｖｄｄ）の負荷時出力電圧は接地電圧である０Ｖとなる。これによって、容量（Ｃ５）に充電された電荷が抵抗（Ｒ４）を通して放電され、ベース端子（Ｂ）の電圧は接地電圧である０Ｖに変下する。この時、放電時間は、容量（Ｃ５）と抵抗（Ｒ４）とによって決まるＲＣ時定数によって決定される。この時、抵抗（Ｒ４）を通して放電動作が完了する時までトランジスタ（Ｑ１）のベース端子（Ｂ）の電位が接地と接続されたエミッタ端子（Ｅ）の電位より低いため、トランジスタ（Ｑ１）は導通状態となる。これによって、チャージポンプ部７１１から出力され容量（Ｃ１）に充電された電荷が、導通したトランジスタ（Ｑ１）を通して放電される。これによって、図３及び図６に示した抵抗（Ｒ１）値と容量（Ｃ１）との静電容量によって決まるＲＣ時定数ほどの遅延時間は生じず、制御電圧の放電が行われて制御電圧の放電時間が減少し短縮され、減少した放電時間だけスイッチング素子（Ｑ）（図８に図示）を通した画素電極電圧の放電時間も減少する。

本実施例においては、このような放電部７１２ａを図６に示したゲートオフ電圧生成部７１０ａに適用したが、図３に示したゲートオフ電圧生成部７１０にも適用することができる。

次に、このような放電部７１２ａを従来技術、本発明の第１及び第２実施例に適用する場合における、スイッチング素子（Ｑ）の制御端子（Ｇ）に印加された制御電圧（ＧＣ１´-ＧＣ３´）の変化と画素電極電圧（ＰＣ１´-ＰＣ３´）との変化を図１０と既に説明した図８を参照して説明する。

図１０は、図９の放電部を適用する場合における、画素電極と接続されたスイッチング素子の制御端子に印加された制御電圧の変化と画素電極電圧の変化とを示したグラフである。

図８に示したように、制御電圧が目標電圧である０Ｖまで変化する時、放電部７１２の抵抗（Ｒ１）と容量（Ｃ１）とによるＲＣ時定数によって遅延現象が発生することがわかる。

しかし、図１０を参照すると、ＲＣ時定数による遅延現象が発生しないため、電源供給の遮断とほぼ同時に制御電圧（ＧＣ１´-ＧＣ３´）が目標電圧に変化することがわかる。ここで、ＧＣ１´は、従来のゲートオフ電圧生成部において、放電部を図９に示した放電部７１２ａに置き換えた場合における駆動電源が遮断される時の制御の変化を示したグラフである。また、ＧＣ２´は、図３に示したゲートオフ電圧生成部７１０において、放電部７１２を図９に示した放電部７１２ａに置き換えた場合における駆動電源が遮断される時の制御電圧の変化を示したグラフである。ＧＣ３´は、図９に示したゲートオフ電圧生成部７１０ａにおいて、駆動電源が遮断される時の制御電圧の変化を示したグラフである。

このように、制御電圧（ＧＣ１´-ＧＣ３´）の放電時間が短縮すると、画素電極電圧（ＰＣ１´-ＰＣ２´）の放電時間も短縮する。図１０と図８とを比較しながらこれをより詳細に説明する。

図１０において、ＰＣ１´は、従来のゲートオフ電圧生成部において、放電部を図９に示した放電部７１２ａに置き換えた場合における駆動電源が遮断される時の画素電極電圧の変化を示したグラフである。ＰＣ２´は、図３に示したゲートオフ電圧生成部７１０において、放電部７１２を図９に示した放電部７１２ａに置き換えた場合における駆動電源が遮断される時の画素電極電圧の変化を示したグラフである。ＰＣ３´は、図９に示したゲートオフ電圧生成部７１０ｂにおいて、駆動電源が遮断される時の画素電極電圧の変化を示したグラフである。

図１０から分かるように、図８に示した従来技術による画素電極電圧（ＰＣ１）の放電時間（約７５ｍｓ）に比べて、図１０では画素電極電圧（ＰＣ１´）の放電時間は約７０ｍｓとなり約５ｍｓ減少し、図８に示した第１実施例による画素電極電圧（ＰＣ２）の放電時間（約６０ｍｓ）に比べて、図１０では画素電極電圧（ＰＣ２´）の放電時間は約５５ｍｓとなり約５ｍｓ減少した。また、図８に示した第２実施例による画素電極電圧（ＰＣ３）の放電時間（約２０ｍｓ）に比べて、図１０では画素電極電圧（ＰＣ３´）の放電時間は約１８ｍｓとなり約２ｍｓ減少した。

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるわけではない。特許請求の範囲で定義している本発明の基本概念を用いた当業者の種々の変形及び改良形態も本発明の権利範囲に属する。

本発明の一実施例による液晶表示装置のブロック図である。 本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図である。 本発明の第１実施例によるゲートオフ電圧生成部の回路図である。 液晶表示装置の駆動電源が遮断される時における、図３のゲートオフ電圧生成部、画素のスイッチング素子に接続されたゲート駆動部及びデータ駆動部の等価回路図である。 アモルファスシリコン薄膜トランジスタの制御端子と出力端子との間の電圧に対する出力端子と入力端子との間の電流の関係を示したグラフである。 本発明の第２実施例によるゲートオフ電圧生成部の回路図である。 液晶表示装置の駆動電源が遮断される時における、図６のゲートオフ電圧生成部、画素のスイッチング素子に接続されたゲート駆動部及びデータ駆動部の等価回路図である。 本発明の実施例による液晶表示装置の駆動電源が遮断される時における、制御電圧と画素電極電圧の変化を示したグラフである。 本発明の第３実施例によるゲートオフ電圧生成部の回路図である。 図９の放電部を適用する時における、画素電極と接続されたスイッチング素子の制御端子に印加された制御電圧の変化と画素電極電圧の変化を示したグラフである。

符号の説明

３ 液晶層
１００、２００ 表示板
１９１ 画素電極
２３０ カラーフィルタ
２７０ 共通電極
３００ 液晶表示板アセンブリ
４００ ゲート駆動部
５００ データ駆動部
６００ 信号制御部
７１０、７１０ａ、７１０ｂ ゲートオフ電圧生成部
７２０ ゲートオン電圧生成部
７１１ チャージポンプ部
７１２、７１２ａ 放電部
７１３、７１３ａ オフセット電圧生成部
８００ 階調電圧生成部
９００ ＤＣ-ＤＣ変換部
Ｒ１-Ｒ４、Ｒ１１、Ｒ１２ 抵抗
Ｃ１-Ｃ４ 容量
Ｄ１１-Ｄ１４ ダイオード
Ｇ１-Ｇｎ ゲート線
Ｄ１-Ｄｍ データ線
ＰＸ 画素
Ｑ、Ｑ１ スイッチング素子
Ｃｌｃ 液晶容量
Ｃｓｔ 蓄積容量
Ｒ、Ｇ、Ｂ 入力映像信号
ＣＯＮＴ１ ゲート制御信号
ＣＯＮＴ２ データ制御信号
ＤＡＴ 映像信号
Ｖｏｎ ゲートオン電圧
Ｖｏｆｆ ゲートオフ電圧
ＯＥ 出力イネーブル信号
ＳＴＶ 走査開始信号
ＳＴＨ 水平同期開始信号
ＬＯＡＤ ロード信号
ＨＣＬＫ データクロック信号
ＭＣＬＫ メインクロック
Ｖｃｏｍ 共通電圧
Ｖｏｕｔ 昇圧電圧（チャージポンプ出力電圧）
ＲＶＳ 反転信号
Ｖ１、Ｖ２ 直流電圧

Claims (20)

1. 複数のスイッチング素子と前記スイッチング素子に接続されている複数の画素電極を含み、供給される駆動電源により動作する表示装置用駆動装置であって、
   ゲートオフ電圧を生成するゲートオフ電圧生成部と、
   前記ゲートオフ電圧生成部によって生成された前記ゲートオフ電圧を前記スイッチング素子に出力するゲート駆動部と、
   を含み、
   前記ゲートオフ電圧生成部は、前記駆動電源の供給が遮断された後、一時的に、前記スイッチング素子に印加される前記ゲートオフ電圧生成部の出力を接地電圧以上に高くすることを特徴とする表示装置用駆動装置。
2. 前記ゲートオフ電圧生成部は、
   入力される電圧を所定の大きさまで負方向に低くし前記ゲートオフ電圧を生成するチャージポンプ部と、
   前記チャージポンプ部によって生成された前記ゲートオフ電圧が接地電圧まで放電される時、オフセット電圧を生成して前記放電されたゲートオフ電圧と前記オフセット電圧との合計電圧を前記スイッチング素子に出力するオフセット電圧生成部とを含むことを特徴とする請求項１に記載の表示装置用駆動装置。
3. 前記オフセット電圧生成部は、
   前記チャージポンプ部の出力端と前記ゲート駆動部入力端とにカソードとアノードとをそれぞれ接続したダイオードと、
   前記ダイオードに並列接続された容量と、
   を含むことを特徴とする請求項２に記載の表示装置用駆動装置。
4. 前記オフセット電圧は、前記ダイオードによって決められることを特徴とする請求項３に記載の表示装置用駆動装置。
5. 前記ダイオードの数は三つであり、前記三つのダイオードは直列接続されていることを特徴とする請求項４に記載の表示装置用駆動装置。
6. 前記ゲートオフ電圧生成部は、前記ゲートオフ電圧の放電経路を提供する放電部をさらに含むことを特徴とする請求項２に記載の表示装置用駆動装置。
7. 前記放電部は、前記チャージポンプ部に並列接続された抵抗及び容量を含むことを特徴とする請求項６に記載の表示装置用駆動装置。
8. 前記放電部は、
   前記チャージポンプ部に並列接続された第１容量と、
   前記チャージポンプ部にコレクタ端子が接続されており、エミッタ端子が接地されているトランジスタと、
   前記トランジスタのエミッタ端子とベース端子との間に接続されている抵抗と、
   前記ベース端子と前記第２電源との間に接続されている第２容量と、
   を含むことを特徴とする請求項６に記載の表示装置用駆動装置。
9. 前記トランジスタは、ｐｎｐ型トランジスタであることを特徴とする請求項８に記載の表示装置用駆動装置。
10. 前記駆動電源は動作用のエネルギーを外部から供給され、前記エネルギーが遮断された後に、前記駆動電源の負荷時出力電圧が接地電圧になることを特徴とする請求項１乃至９の何れか１項に記載の表示装置用駆動装置。
11. 供給される駆動電源により動作する表示装置であって、
    複数のスイッチング素子と、
    前記スイッチング素子に接続されている複数の画素電極と、
    前記スイッチング素子に接続されており、前記スイッチング素子にゲートオフ電圧を伝達する複数のゲート線と、
    前記ゲートオフ電圧を生成するゲートオフ電圧生成部と、
    前記ゲートオフ電圧生成部によって生成された前記ゲートオフ電圧を前記スイッチング素子に出力するゲート駆動部と、
    を含み、
    前記ゲートオフ電圧生成部は、前記駆動電源の供給が遮断された後、一時的に、前記スイッチング素子に印加される前記ゲートオフ電圧生成部出力を接地電圧以上に高くすることを特徴とする表示装置。
12. 前記ゲートオフ電圧生成部は、
    入力される電圧を決められた大きさまで負方向に低くし前記ゲートオフ電圧を生成するチャージポンプ部と、
    前記チャージポンプ部からの前記ゲートオフ電圧が接地電圧まで放電される時、オフセット電圧を生成して前記放電されたゲートオフ電圧と前記オフセット電圧との合計電圧を前記スイッチング素子に出力するオフセット電圧生成部を含むことを特徴とする請求項１１に記載の表示装置。
13. 前記オフセット電圧生成部は、
    前記チャージポンプ部の出力端と前記ゲート駆動部の入力端にカソードとアノードとをそれぞれ接続したダイオードと、
    前記ダイオードに並列接続された容量と、
    を含むことを特徴とする請求項１２に記載の表示装置。
14. 前記ダイオードの数は三つであり、前記三つのダイオードは直列接続されていることを特徴とする請求項１３に記載の表示装置。
15. 前記ゲートオフ電圧生成部は、前記ゲートオフ電圧の放電経路を提供する放電部をさらに含むことを特徴とする請求項１２に記載の表示装置。
16. 前記放電部は、前記チャージポンプ部に並列接続された抵抗及び容量を含むことを特徴とする請求項１５に記載の表示装置。
17. 前記放電部は、
    前記チャージポンプ部に並列接続された第１容量と、
    前記チャージポンプ部にコレクタ端子が接続されており、エミッタ端子が接地されているトランジスタと、
    前記トランジスタのエミッタ端子とベース端子とに接続されている抵抗と、
    前記抵抗と前記第２電源とに接続されている第２容量と、
    を含むことを特徴とする請求項１５に記載の表示装置。
18. 前記トランジスタは、ｐｎｐ型トランジスタであることを特徴とする請求項１７に記載の表示装置。
19. 前記駆動電源は動作用のエネルギーを外部から供給され、前記エネルギーが遮断される時に前記駆動電源の負荷時出力電圧が接地電圧になることを特徴とする請求項１１乃至１８の何れか１項に記載の表示装置。
20. 前記ダイオードはシリコン接合型ダイオードであることを特徴とする請求項４に記載の表示装置用駆動装置。

Images