JP2007294897A - バルクシリコン上に１ｔ−ｄｒａｍを製造するための方法 - Google Patents

バルクシリコン上に１ｔ−ｄｒａｍを製造するための方法 Download PDF

Info

Publication number
JP2007294897A
JP2007294897A JP2007067107A JP2007067107A JP2007294897A JP 2007294897 A JP2007294897 A JP 2007294897A JP 2007067107 A JP2007067107 A JP 2007067107A JP 2007067107 A JP2007067107 A JP 2007067107A JP 2007294897 A JP2007294897 A JP 2007294897A
Authority
JP
Japan
Prior art keywords
integrated circuit
bulk
silicon layer
region
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007067107A
Other languages
English (en)
Other versions
JP2007294897A5 (ja
Inventor
Albert Wu
ウー アルバート
Roawen Chen
チェン ローウェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of JP2007294897A publication Critical patent/JP2007294897A/ja
Publication of JP2007294897A5 publication Critical patent/JP2007294897A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

【課題】絶縁膜上に形成する１Ｔ−ＤＲＡＭを提供する。
【解決手段】 集積回路は、バルクシリコン層及びバルクシリコン層の上に製造された相補型ＭＯＳＦＥＴ（ＣＭＯＳ）トランジスタを有するバルク技術集積回路（バルクＩＣ）を備えている。この集積回路はまた、バルクＩＣに隣接して設けられ且つ一体化された単一トランジスタのダイナミックランダムアクセスメモリ（１Ｔ−ＤＲＡＭ）セル２１２を備えている。
【選択図】 図１Ｅ

Description

関連出願の相互参照
[0001]本出願は、２００６年３月１５日に出願された米国仮特許出願第６０／７８２，４７９号の利益を主張するものである。上記出願の開示内容を、その全体を参照することによって本出願に援用する。
[0002]本開示内容は、メモリアレイに関するものであり、より詳細にはバルクシリコン上に製造されるメモリアレイに関するものである。
[0003]本明細書に提供する背景説明は、本開示の内容を大まかに提示することを目的としている。本発明者の業績は、この背景の項で説明される範囲では、出願時に先行技術として通常はみなされない詳細な説明の態様と共に、明示または黙示を問わず本開示内容に対する先行技術として認められるものではない。
[0004]幾つかのダイナミックランダムアクセスメモリ（ＤＲＡＭ）のメモリセルは、電界効果トランジスタ（ＦＥＴ）、及びキャパシタを備えている。キャパシタは、二進数の１および０を、充電した状態または放電した状態として記憶する。キャパシタは、対応するＦＥＴのスイッチングによって制御され、このＦＥＴはまた、メモリセルに蓄えられたデータの読み出しを制御する。
[0005]メモリ記録容量の向上に対する要求によって、セル密度の大幅な増加がもたらされている。セル密度が高まるにつれて、セルのキャパシタンスを低減して、メモリアレイ内の隣接するセル間の絶縁が維持されている。しかしながら、セルのキャパシタンスを減少することは、メモリセルの出力をも低下させ、読み出しをより困難にさせている。
[0006]単一トランジスタ（１Ｔ）のキャパシタレスのＤＲＡＭセルが、セルサイズを更に縮小させている。１Ｔ−ＤＲＡＭセルは、電荷蓄積用にトランジスタ本体（ボディ）を使用して、ドレイン電流をバイアスするビット線を介してメモリ状態を読み出すことが可能である。したがって、１Ｔ−ＤＲＡＭセルは、各セル内にキャパシタを必要とせず、密度を高めることが可能でなる。しかし、１Ｔ−ＤＲＡＭ技術は、シリコン・オン・インシュレータ（ＳＯＩ）ウェハを必要とするものであり、当該ＳＯＩウェハは、高価で供給が不足しており、従来のバルクシリコン相補型ＭＯＳ（ＣＭＯＳ）デバイスと互換性が無い。
概要
[0007]集積回路が、バルク技術集積回路（バルクＩＣ）を備えており、当該バルクＩＣは、バルクシリコン層と、バルクシリコン層の上に製造された相補型ＭＯＳＦＥＴ（ＣＭＯＳ）トランジスタを有している。この集積回路はまた、バルクＩＣに隣接して設けられ且つ一体化された第１の単一トランジスタのダイナミックランダムアクセスメモリ（１Ｔ−ＤＲＡＭ）セルを備えている。第１の１Ｔ−ＤＲＡＭセルは、アモルファスシリコン層と、当該アモルファスシリコン層に隣接して設けられた第１及び第２のゲート酸化層を含む第１及び第２のゲートを有している。また、第１及び第２のゲートはまた、第１及び第２ゲート酸化層内に設けられた第１及び第２のゲートポリシリコン層を有している。
[0008]別の特徴では、第１の１Ｔ−ＤＲＡＭセルは、アモルファスシリコン層並びに第１及び第２のゲートに隣接して設けられた第１の層間誘電体（ＩＬＤ）を有している。バルクＩＣのバルクシリコン層は、第１及び第２のドープ領域を含むＮウェル（井戸）と、第３及び第４ドープ領域を含むＰウェルと、を有している。バルクＩＣは、更に第３及び第４のゲートを有し、当該第３及び第４のゲートは、バルクシリコン層に隣接して設けられた第３及び第４のゲート酸化層を有している。バルクＩＣは、第３及び第４のゲート酸化層内に設けられた第３及び第４のゲートポリシリコン層を更に備えている。
[0009]別の特徴では、集積回路は、バルクシリコン層並びに第３及び第４のゲートに隣接して設けられた第２のＩＬＤを備える。第１および第２のコンタクトが、第２のＩＬＤ内に設けられており、バルクシリコン層の第１及び第４ドープ領域に接続している。第３及び第４のコンタクトが、第１のＩＬＤ内に設けられており、第１及び第２のコンタクトに接続している。メタルビット線が、第３及び第４のコンタクトに接続している。
[0010]別の特徴では、アモルファスシリコン層は、第１、第２、及び第３のドープ領域を有している。第１のゲートは、第１のドープ領域の一部、及び第２のドープ領域の一部に隣接して設けられており、第２のゲートは、第２のドープ領域の一部、及び第３のドープ領域の一部に隣接して設けられている。第５のコンタクトが、第１のＩＬＤ内に設けられており、アモルファスシリコン層の第２のドープ領域に接続している。ビット線が、ＣＭＯＳトランジスタ及び第１の１Ｔ−ＤＲＡＭセルに接続している。第１の１Ｔ−ＤＲＡＭセルは、ゲート領域を有する第１のトランジスタを備えている。第１のトランジスタはまた、本体（ボディ）領域、及びソース領域を備えている。本体領域は、データを記憶するものであり、アモルファスシリコン層を備えている。
[0011]別の特徴では、集積回路は、第２の１Ｔ−ＤＲＡＭセルを備えており、当該第２の１Ｔ−ＤＲＡＭセルは、第１の１Ｔ−ＤＲＡＭセルのトランジスタとソ−ス領域を共有する第２のトランジスタを有している。第１の１Ｔ−ＤＲＡＭセル及び第２の１Ｔ−ＤＲＡＭセルは、２ビットのデータを記憶する。第１の１Ｔ−ＤＲＡＭセルは、ソ−ス領域と、本体（ボディ）領域と、ドレイン領域とを備えている。ソ−ス領域と、本体領域と、ドレイン領域とは、バルクＩＣに隣接して設けられたドープアモルファスシリコン層内に形成されている。
[0012]別の特徴では、第１の１Ｔ−ＤＲＡＭセルのソース領域は、ニッケルでシード形成された結晶化シリコンを備えている。第１の１Ｔ−ＤＲＡＭセルのソース領域は、シード形成された結晶化シリコンのアイランドを有している。結晶化シリコンのアイランド及びバルクＩＣは、共通の配向を有する。
[0013]別の特徴において、集積回路の製造方法は、バルクシリコン層を有するバルク技術集積回路（バルクＩＣ）上に相補型ＭＯＳＦＥＴ（ＣＭＯＳ）トランジスタを製造する工程を含んでいる。この方法はまた、第１の単一トランジスタダイナミックランダムアクセスメモリ（１Ｔ−ＤＲＡＭ）セルをバルクＩＣに隣接し且つ一体化して設ける工程を含んでいる。この方法は、第１及び第２のゲート酸化層を有する第１及び第２のゲートを、第１の１Ｔ−ＤＲＡＭセルのアモルファスシリコン層に隣接して設ける工程を更に含んでいる。この方法は、第１及び第２のゲートポリシリコン層を、第１及び第２のゲート酸化層内に設ける工程を更に含んでいる。
[0014]別の特徴では、この方法は、第１の１Ｔ−ＤＲＡＭセルの第１の層間誘電体（ＩＬＤ）を、アモルファスシリコン層並びに第１及び第２のゲートに隣接して設ける工程を含んでいる。この方法は、第３及び第４のゲート酸化層を有するバルクＩＣの第３及び第４のゲートを、バルクシリコン層に隣接して設ける工程を更に含んでいる。この方法は、第３及び第４のゲートポリシリコン層を、第３及び第４のゲート酸化層内に設けるステップを更に含んでいる。バルクＩＣのバルクシリコン層は、第１及び第２のドープ領域を有するＮウェルと、第３及び第４のドープ領域を有するＰウェルを備えている。
[0015]別の特徴では、この方法は、第２のＩＬＤを、バルクシリコン層並びに第３及び第４のゲートに隣接して設ける工程を含んでいる。この方法は、バルクシリコン層の第１及び第４のドープ領域に通じる第１及び第２のコンタクトを、第２のＩＬＤ内に設ける工程を更に含んでいる。この方法は、第３及び第４のコンタクトを第の１ＩＬＤ内に設ける工程を更に含んでいる。第１及び第２のコンタクトは、第３及び第４のコンタクトに通じている。この方法は、メタルビット線を、第３及び第４のコンタクトに通ずるように設ける工程を更に含んでいる。この方法は、第１のゲートを、アモルファスシリコン層の第１のドープ領域の一部及び第２のドープ領域の一部に隣接して設ける工程を更に含んでいる。この方法は、第２のゲートをアモルファスシリコン層の第２のドープ領域の一部及び第３のドープ領域の一部に隣接して設ける工程を更に含んでいる。
[0016]別の特徴では、この方法は、第５のコンタクトを、アモルファスシリコン層の第２のドープ領域に通ずるように第１のＩＬＤ内に設ける工程を含んでいる。この方法は、ビット線を、ＣＭＯＳトランジスタ及び第１の１Ｔ−ＤＲＡＭセルに通ずるように設ける工程を更に含んでいる。第１の１Ｔ−ＤＲＡＭセルは、ゲート領域を有する第１のトランジスタを備えている。第１の１Ｔ−ＤＲＡＭセルは、本体領域及びソース領域を有する第１のトランジスタを備えている。
[0017]別の特徴では、この方法は、データを本体領域に蓄える工程を含んでいる。本体領域は、アモルファスシリコン層を備えている。この方法は、第１の１Ｔ−ＤＲＡＭセルのトランジスタのソース領域を、第２の１Ｔ−ＤＲＡＭセル用の第２のトランジスタと共有させる工程を更に含んでいる。この方法は、２ビットのデータを第１の１Ｔ−ＤＲＡＭセル及び第２の１Ｔ−ＤＲＡＭセルに蓄える工程を更に含んでいる。この方法は、第１の１Ｔ−ＤＲＡＭのソース領域、本体領域、及びドレイン領域を、ドープアモルファスシリコン層内に形成する工程を更に含んでいる。この方法は、第１の１Ｔ−ＤＲＡＭセルのソース領域の結晶化シリコンをニッケルでシード形成する工程を更に含んでいる。
[0018]別の特徴では、この方法は、第１の１Ｔ−ＤＲＡＭセルのソース領域をシード形成する工程を更に含んでいる。この方法は、第１の１Ｔ−ＤＲＡＭセルのソース領域内にシリコンのアイランドを結晶化させる工程を更に含んでいる。この方法は、結晶化シリコンのアイランド、及びバルクＩＣを共通の配向に構成する工程を更に含んでいる。
[0019]本開示内容が適用可能な更なる領域は、以下に提供する詳細な説明から明らかになるであろう。詳細な説明および特定の実施例は、本開示内容の好適な実施の形態を表してはいるが、説明のためだけのものであり、本開示内容の範囲を限定する意図はないことが理解されるべきである。
[0020]本開示内容は、以下の詳細な説明、及び添付の図面からより完全に理解されるようになろう。
詳細な説明
[0035]以下の説明は、本質的には単なる例示であり、本開示内容、その応用又は利用を限定することは全く意図しないものである。明確化のために、同一の参照番号を図面において使用して、同様の要素を特定する。本明細書で使用されるように、モジュール、回路及び／又はデバイスという用語は、特定用途向集積回路（ＡＳＩＣ）、電子回路、一つ又は複数のソフトウェア又はファームウェアプログラムを実行するプロセッサ（共用、専用、又はグループ）及びメモリ、組合せ論理回路、及び／又は説明する機能を提供する他の適切なコンポーネントを指すものである。また、方法におけるステップは、本開示内容の原理を変更することなく異なる順序で実行されてもよいことを理解されたい。
[0036]本開示内容に従って、バルクシリコン集積回路上に設けられる単一トランジスタのキャパシタレスのダイナミックランダムアクセスメモリ（１Ｔ−ＤＲＡＭ）セルを含むメモリアレイの製造方法を説明する。ここで、図１Ａを参照する。バルク技術集積回路（バルクＩＣ）３０は、バルクシリコン層３２を備えている。相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタ３６、３８といった半導体コンポーネントが、任意の適切な方法を使用して、バルクＩＣ３０内に製造される。
[0037]バルクＩＣ３０は、以下のステップを使用して製造することができる。ｎ型ウェル４０及びｐ型ウェル４２を、パターニング及び拡散プロセスを使用して、バルクシリコン層３２内に形成する。バルクシリコン層３２をこの時点で及び／又は後に加熱して、イオン注入による欠陥をアニールし、ｎ型ウェル４０及びｐ型ウェル４２内に十分にドーパントを送り込んでもよい。
[0038]ｎウェル４０及びｐウェル４２をバルクシリコン層３２内に形成した後に、一連のパターニングス工程及び注入工程を用いて、ホール高濃度（ｐ＋＋）領域４４及び４６、電子高濃度（ｎ＋＋）領域４８及び５０、並びに、低濃度領域（ｐ＋）５２及び低濃度領域（ｎ＋）５４を画成する。イオン注入装置は、これらのステップにおいて、選択されたドーパントイオンをバルクシリコン層３２の表面の選択的に露出された部分上に向けて、当該露出された部分のドーピングを変更する。アニーリングを、ドーピングに先立って及び／又はその後に行なってもよい。
[0039]バルクシリコン層３２がドープされた後に、酸化物層を、バルクシリコン層３２上に成長させる。この酸化物層を選択された領域にパターニングして、第１のゲート酸化膜部５８及び６０を生成する。ポリシリコンの層を、この酸化物層の上に堆積させてパターニングし、選択された領域にゲート６２及び６４が生成する。また、イオンをポリシリコン内に注入して、必要に応じてゲート抵抗を低減させてもよい。コンタクト６６、６７は、同様にパターニングすることができる。コンタクト６６、６７は、（ｐ＋）領域５２及び（ｎ＋）領域５４の上にそれぞれ形成して、（ｐ＋）領域５２及び（ｎ＋）領域５４にそれぞれ接続する。そして、第１の層間誘電体（ＩＬＤ）７０を、バルクＩＣ３０の露出した上側の面上に設ける。
[0040]次に、図１Ｂを参照する。アモルファスシリコン（αＳｉ）７２の薄層を、第１のＩＬＤ７０上に堆積する。部分７３、７４を、このαＳｉ７２から残部７５を残して除去する。次いで、ゲート酸化膜８０又は第２のポリシリコンゲート酸化膜を、αＳｉ７２の残部７５上に堆積する。ゲート酸化膜８０を低温（たとえば４００℃未満）で堆積して、αＳｉ７２をアモルファス状態に維持することができる。そして、ゲート酸化膜８０の上に第２のポリシリコン層８９を堆積する。
[0041]次に図１Ｃを参照する。ポリシリコン層８９及びゲート酸化層８０をパターニングして、ゲート酸化膜によって絶縁されたポリシリコンを有するゲート８２及び８４を形成する。次に、ゲート８２及び８４に隣接して画成された領域１０２、１０４、及び１０６にイオン１０７を注入又は衝突させて、選択された不純物、即ちドーパントを導入する。領域１０２、１０４、１０６は、ｎ＋ドープ領域１０８、１１０、１１２になるように示されている。領域１０８は、ゲート８２及び８４に共有されるソース領域になる。領域１１０、１１２は、αＳｉ７２のｐ＋領域１１４及び１１６（即ち、トランジスタ本体領域）によってソース領域１０８から分離されたドレイン領域になる。
[0042]イオン注入領域は、所望の薄膜トランジスタ（ＴＦＴ）がＰ型金属酸化膜半導体電界効果トランジスタ（ＰＭＯＳ）であるか、Ｎ型金属酸化膜半導体電界効果トランジスタ（ＮＭＯＳ）であるかに応じて、それぞれｎ＋又はｐ＋のいずれかとなることができる。
[0043]次に、図１Ｄを参照する。第２の層間誘電体１２０（ＩＬＤｎ＋１）を、ゲート８２及び８４、αＳｉ７２、並びに、コンタクト６６及び６７の上に堆積する。次いで、孔１７０を、ＩＬＤｎ＋１１２０において、ソース領域１０８のｎ型αＳｉ７２の層の上に、及び、コンタクト６６及び６７の上に、開口させ、即ちエッチング形成する。孔１７０内には、ニッケル（Ｎｉ）のようなシード材料１７４を堆積させる。この材料１７４は、αＳｉ７２の上に低温固相エピタキシを生じさせ、結晶化層１７７、１７８、１７９、即ちアイランドを形成する。これら結晶化層は、結晶配向がαＳｉ７２の基板の結晶配向と同じ状態でαＳｉ７２の上に成長する。材料１７４は、ｎ型αＳｉ７２の上面又は底面にシード形成してもよい。固相エピタキシは、ＩＬＤｎ＋１の孔内のαＳｉ７２を結晶化シリコンのアイランドに変換し、図１Ｃで注入されたイオンを活性化する。
[0044]次に、図１Ｅを参照する。第２段のコンタクト１９８、２００、２０１は、第１、第２、及び第３のコンタクトと称することもあるものであり、孔１７０を埋める。次いで、コンタクト１９８、２００、２０１の上端およびＩＬＤｎ＋１１２０の上面を、例えば化学機械研磨（ＣＭＰ）を使用して、平滑化、即ち研磨する。次いで、研磨した領域の上に、第１のメタルビット線２０４をさせる。次に、残りの金属層を従来のプロセスを経て付加する。即ち、第１のメタルビット線２０４、又はメタライゼーション層（Ｍ１）を、続いてその上に付けてパターニングする。
[0045]ビット線２０４は、第２段のコンタクト１９８、２００及び２０１に接続され、したがって、結晶化層１７７、１７９を介して第１段のコンタクト６６及び６７と接続され、結晶化層１７８を介してソース領域１０８と接続される。このようにして、メモリシステム２１０、即ちメモリアレイが、薄膜トランジスタ２１２及び２１４から形成される。これらのトランジスタは、それぞれ、第１及び第２の１Ｔ−ＤＲＡＭトランジスタとなることができるものである。これらのトランジスタは、薄膜トランジスタ２１２及び２１４のｐ＋本体領域１１４及び１１６にデータを蓄えることができる。
[0046]図１Ｂから１Ｅの上記のステップは、３次元（３Ｄ）メモリ「立方体」またはメモリセルの３Ｄアレイを形成するために複数回繰り返されてもよい。
[0047]次に、図２を参照する。この図は、バルクシリコング技術に基づく１Ｔ−ＤＲＡＭを製造する方法３５０を示している。ステップ３５２においては、ＣＭＯＳ又は他の半導体コンポーネントがバルクシリコン上に形成され、第１のＩＬＤによって絶縁される。コンタクトが、ＣＭＯＳの動作を制御するために第１のＩＬＤ内に設けられる。
[0048]ステップ３５４では、αＳｉの薄層が、第１のＩＬＤ上に堆積される。ステップ３５６では、ゲート酸化膜が、αＳｉのアモルファス特性を維持するために、低温で該αＳｉの上に堆積される。ステップ３５８では、ポリシリコンが、ゲート酸化膜の上に堆積される。ステップ３６０では、１Ｔ−ＤＲＡＭトランジスタ用のゲートが、ゲート酸化膜及びポリシリコンからパターニングされる。
[0049]ステップ３６２では、イオンが酸化膜及びαＳｉ内に注入され、薄膜トランジスタ用のイオン高濃度領域が形成される。これらの領域では、トランジスタのタイプに応じて電子又はホールが高濃度となることができる。ステップ３６４では、誘電体膜が、ゲート、及びイオン高濃度領域の上に堆積される。ステップ３６６では、孔が、ステップ３６４で堆積された誘電体膜内に開口される、即ち、パターニングされる。ステップ３６８では、ステップ３６６の孔を通して、シードメタルが、第１段のコンタクトの上側領域、及びゲート間のαＳｉの部分にシード形成される。このシード形成のプロセスは結晶化シリコンのアイランドを生成する。
[0050]ステップ３７０では、コンタクトが、ステップ３６６の孔の内部の残った空間を埋める。ステップ３７２では、化学機械研磨が、ステップ３６４及び３７０の誘電体の上側層並びにコンタクトに対して実施される。ステップ３７４では、メタライゼーション層が、ステップ３６４及び３７０の誘電体及びコンタクトの上に堆積される。次に、メタライゼーション層がパターニングされてもよく、高容量メモリ装置を生成するためにステップ３５４から３７２が繰り返されてもよい。
[0051]ここで図３Ａから図３Ｈを参照する。これらの図は、バルクシリコン上の１Ｔ−ＤＲＡＭの様々な例示の実装形態を示している。まず、図３Ａを参照する。バルクシリコン上１Ｔ−ＤＲＡＭは、ラップトップコンピュータシステム４００のメモリ４０４内に実装され得る。このコンピュータシステム４００は、バス４０１を介してメモリ４０４に結合されたプロセッサ４０２を備えている。当該メモリ４０４は、モジュールコントローラ４１６によって制御されるバルクシリコンアレイ上の１Ｔ−ＤＲＡＭ４０５を有している。コンピュータシステム４００は、大容量記憶装置４０６を備えている。キーボードコントローラ４１０が、キーボード、マウス、又は類似の入力装置を介して入力される命令又はデータを受信するために、バス４０１に接続される。また、ディスプレイデバイスコントローラ４１２が、適切に接続されたディスプレイデバイス４１４を通して出力を提供するために、バス４０１に接続されている。バス４０１にはまた、プロセッサ４０２をネットワークインターフェース装置等のような他の装置にインターフェースするための入出力コントローラ４０８が接続されている。
[0052]コンピュータシステム４００は、携帯情報端末（ＰＤＡ）、携帯電話、メディアプレーヤ、又はＭＰ３プレーヤ等のモバイルコンピューティング装置、及び／又は他の装置を含むホスト装置（図示せず）と、一つまたは複数の有線又は無線通信リンクを介して、通信することができる。
[0053]次に図３Ｂを参照する。バルクシリコン上の１Ｔ−ＤＲＡＭは、ハードディスクドライブ４２０のメモリ４２９内に実装され得る。メモリ４２９は、図３Ｂでは大まかに参照符号４２２で特定されている信号処理回路及び／又は制御回路の何れかまたは両者、並びに／若しくは、電源４２３と共に動作する。幾つかの実装形態では、ＨＤＤ４２０の信号処理及び／又は制御回路４２２、並びに／若しくは他の回路（図示せず）は、データを処理し、符号化及び／又は暗号化を実行し、計算を行い、並びに／若しくは、磁気記憶媒体４２６に出力され及び／又は磁気記録媒体４２６から受信されるデータをフォーマットすることができる。
[0054]ＨＤＤ４２０は、コンピュータ、携帯情報端末、携帯電話、メディアプレーヤ又はＭＰ３プレーヤ等のようなモバイルコンピューティング装置、並びに／若しくは、他の装置を含むホスト装置（図示せず）と、一つ又は複数の有線又は無線通信リンク４２８を介して通信することができる。
[0055]次に図３Ｃを参照する。バルクシリコン上の１Ｔ−ＤＲＡＭは、デジタル多用途ディスク（ＤＶＤ）ドライブ５１０のメモリ５１９内に実装され得る。メモリ５１９は、図３Ｃでは参照符号５１２で大まかに特定されている信号処理回路及び／又は制御回路の何れか又は両者、ＤＶＤドライブ５１０の大容量データ記憶装置５１８、並びに／若しくは電源５１３と共に動作する。ＤＶＤ５１０の信号処理及び／又は制御回路５１２、並びに／若しくは他の回路（図示せず）は、データを処理し、符号化および／または暗号化を行い、計算を行い、並びに／若しくは、光学式記憶媒体５１６から読まれるデータ及び／又は光学式記憶媒体５１６に書き込まれるデータをフォーマットすることができる。また、幾つかの実装形態では、ＤＶＤ５１０の信号処理及び／又は制御回路５１２、並びに他の回路（図示せず）は、符号化及び／又は復号化、並びに／若しくは、ＤＶＤドライブに関連する任意の他の信号処理機能のような他の機能を実行することができる。
[0056]次に図３Ｄを参照する。バルクシリコン上の１Ｔ−ＤＲＡＭは、高精細度テレビジョン（ＨＤＴＶ）６２０用のメモリ６２８として実装され得る。メモリ６２８は、図３Ｄでは参照符号６２２で大まかに特定されている信号処理回路及び／又は制御回路の何れか又は両者、無線ＬＡＮインターフェース、ＨＤＴＶ６２０の大容量データ記憶装置、並びに／若しくは、電源６２３を実装することができ、及び／又は、それらと共に実装され得る。ＨＤＴＶ６２０は、ＨＤＴＶ入力信号を有線又は無線フォーマットの何れかの状態で受信し、ディスプレイ６２６用のＨＤＴＶ出力信号を生成する。幾つかの実装形態では、ＨＤＴＶ６２０の信号処理及び／又は制御回路６２２、並びに／若しくは他の回路（図示せず）は、データを処理し、符号化及び／又は暗号化を行い、計算を行い、データをフォーマットし、並びに／若しくは、必要とされて得る任意の他のタイプのＨＤＴＶ処理を行うことができる。
[0057]ＨＤＴＶ６２０は、大容量データ記憶装置６２７と通信することができる。ＨＤＤは、約１．８インチ（４．５７ｃｍ）より小さい直径を有する一以上のプラッタを有するミニＨＤＤであることができる。ＨＤＴＶ６２０は、メモリ６２８に接続され得る。また、ＨＤＴＶ６２０は、無線ＬＡＮネットワークインターフェース６２９を介した無線ＬＡＮとの接続をサポートすることができる。
[0058]次に図３Ｅを参照する。バルクシリコン上の１Ｔ−ＤＲＡＭは、車両制御システム７３０のメモリ７４７を実現し、及び／又はその中に実装され得る。メモリ７４７は、パワートレイン制御システム７３２と共に機能するものであり、当該パワートレイン制御システム７３２は、温度センサ、圧力センサ、回転センサ、空気流センサ、及び／又は任意の他の適切なセンサのような一以上のセンサからの入力を受信し、並びに／若しくは、エンジン操作パラメータ、変速機操作パラメータ、及び／又は他の制御信号のような一以上の出力制御信号を生成する。
[0059]バルクシリコン上の１Ｔ−ＤＲＡＭはまた、他の車両制御システム７４０内に実装され得る。制御システム７４０は、入力センサ７４２からの信号を受信し、及び／又は、制御信号を一以上の出力装置７４４に出力することができる。幾つかの実装形態では、制御システム７４０は、アンチロックブレーキシステム（ＡＢＳ）、ナビゲーションシステム、テレマティックシステム、車両テレマティックシステム、車線逸脱防止システム、適応クルーズコントロールシステム、並びに、ステレオ、ＤＶＤ、コンパクトディスク等のような車両エンターテイメントシステムの一部となり得る。更に別の実装形態も考えられる。
[0060]パワートレイン制御システム７３２は、大容量データ記憶装置７４６と通信することができる。動力伝達機構制御システム７３２は、メモリ７４７に接続されていてもよい。また、パワートレイン制御システム７３２は、無線ＬＡＮネットワークインターフェース７４８を介して無線ＬＡＮとの接続をサポートすることができる。また、制御システム７４０は、大容量データ記憶装置、メモリ、及び／又は無線ＬＡＮインターフェース（すべて図示せず）を備えていてもよい。
[0061]次に図３Ｆを参照する。バルクシリコン上の１Ｔ−ＤＲＡＭは、セルラーアンテナ８５１を有する携帯電話８５０のメモリ８６６として実装され得る。メモリ８６６は、図３Ｆでは参照符号８５２で大まかに特定されている信号処理回路及び制御回路の何れか又は両者、無線ＬＡＮインターフェース、携帯電話８５０の大容量データ記憶装置８６４、並びに／若しくは、電源８５３と共に機能することができる。幾つかの実装形態では、携帯電話８５０は、マイクロフォン８５６、スピーカ及び／又はオーディオ出力ジャックのようなオーディオ出力８５８、ディスプレイ８６０、並びに／若しくは、キーパッド、ポインティングデバイス、音声駆動装置、及び／又は他の入力デバイスのような入力装置８６２を備える。携帯電話８５０の信号処理回路及び／又は制御回路８５２、並びに／若しくは他の回路（図示せず）は、データを処理し、符号化および／または暗号化を行い、計算を行い、データをフォーマットし、並びに／若しくは、他の携帯電話機能を実行することができる。
[0062]携帯電話８５０は、大容量データ記憶装置８６４と通信することができる。携帯電話８５０はまた、無線ＬＡＮネットワークインターフェース８６８を介した無線ＬＡＮとの接続をサポートすることができる。
[0063]次に図３Ｇを参照する。バルクシリコン上の１Ｔ−ＤＲＡＭは、セットトップボックス９８０のメモリ９９４として実装され得る。メモリ９９４は、図３Ｇでは参照符号９８４で大まかに特定されている信号処理回路及び／又は制御回路の何れか又は両者、無線ＬＡＮインターフェース、セットトップボックス９８０の大容量データ記憶装置、並びに／若しくは、電源９８３と共に機能することができる。セットトップボックス９８０は、ブロードバンドソースのようなソース９８５からの信号を受信し、テレビジョン及び／又はモニタのようなディスプレイ９８８並びに／若しくは他のビデオ及び／又はオーディオ出力装置に適した標準の及び／又は高精細度のオーディオ／ビデオ信号を出力する。セットトップボックス９８０の信号処理回路及び／又は制御回路９８４、並びに／若しくは他の回路（図示せず）は、データを処理し、符号化及び／又は暗号化を行い、計算を行い、データをフォーマットし、並びに／若しくは、任意の他のセットトップボックス機能を実行することができる。
[0064]セットトップボックス９８０は、不揮発性の方式でデータを蓄える大容量データ記憶装置９９０と通信することができる。セットトップボックス９８０はまた、無線ＬＡＮネットワークインターフェース９９６を介した無線ＬＡＮとの接続をサポートすることができる。
[0065]次に図３Ｈを参照する。バルクシリコン上の１Ｔ−ＤＲＡＭは、メディアプレーヤ１０００のメモリ１０１４として実装され得る。メモリ１０１４は、図３Ｈでは参照符号１００４で大まかに特定されている信号処理回路及び／又は制御回路の何れか又は両者、無線ＬＡＮインターフェース１０１７、メディアプレーヤ１０００の大容量データ記憶装置１０１０、並びに／若しくは、電源１０１３と共に機能することができる。幾つかの実装形態では、メディアプレーヤ１０００は、ディスプレイ１００７、及び／又は、キーパッド、タッチパッド等のようなユーザ入力装置１００８を備える。幾つかの実装形態では、メディアプレーヤ１０００は、メニュー、ドロップダウンメニュー、及びアイコンを一般に使用するグラフィカルユーザインターフェース（ＧＵＩ）、並びに／若しくは、ディスプレイ１００７及び／又はユーザ入力装置１００８を用いるポイントクリックインターフェースを採用することができる。メディアプレーヤ１０００は、スピーカ及び／又はオーディオ出力ジャックのようなオーディオ出力１００９を更に備える。メディアプレーヤ１０００の信号処理回路及び／又は制御回路１００４、並びに／若しくは他の回路（図示せず）は、データを処理し、符号化及び／又は暗号化を行い、計算を行い、データをフォーマットし、並びに／若しくは、任意の他のメディアプレーヤ機能を実行することができる。
[0066]メディアプレーヤ１０００は、圧縮されたオーディオ及び／又はビデオコンテンツのようなデータを不揮発性の方式で蓄える大容量データ記憶装置１０１０と通信することが可能である。幾つかの実装形態では、圧縮されたオーディオファイルは、ＭＰ３フォーマット又は他の適切に圧縮されたオーディオ及び／又はビデオフォーマットに準拠したファイルを含む。メディアプレーヤ１０００はまた、無線ＬＡＮネットワークインターフェース１０１７を介した無線ＬＡＮとの接続をサポートすることもできる。更に別の実装形態も、上述したものに加えて、考えられる。
[0067]当業者であれば、上述の説明から、本開示内容の広範な教示が様々な形態で実施可能であることを理解することができよう。したがって、本開示内容は、特定の実施例を含んでいるが、他の変形態様が、図面、明細書、及び特許請求の範囲を検討すれば当業者に明らかになることから、本開示内容の真の範囲はこれらの実施例に限定されるべきではない。
バルクシリコンＣＭＯＳ ＩＣの断面図である。 本開示内容に係るバルクシリコンＣＭＯＳ上に製造された１Ｔ−ＤＲＡＭの部分断面図である。 本開示に係るバルクシリコンＣＭＯＳ上に製造された１Ｔ−ＤＲＡＭの部分断面図である。 本開示に係るバルクシリコンＣＭＯＳ上に製造された１Ｔ−ＤＲＡＭの部分断面図である。 本開示に係るバルクシリコンＣＭＯＳ上に製造された１Ｔ−ＤＲＡＭの部分断面図である。 本開示に係るバルクシリコン技術に基づく１Ｔ−ＤＲＡＭの製造方法を示す図である。 ラップトップコンピュータシステムの機能ブロック図である。 ハードディスクドライブ（ＨＤＤ）の機能ブロック図である。 デジタル多用途ディスク（ＤＶＤ）の機能ブロック図である。 高精細度テレビジョンの機能ブロック図である。 車両制御システムの機能ブロック図である。 携帯電話の機能ブロック図である。 セットトップボックスの機能ブロック図である。 メディアプレーヤの機能ブロック図である。
符号の説明
３０…バルクＩＣ、３２…バルクシリコン層、３６…相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタ、３８…相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタ、４０…ｎ型ウェル、４２…ｐ型ウェル、４４，４６…ホール高濃度（ｐ＋＋）領域、４８，５０…電子高濃度（ｎ＋＋）領域、５２…ホール低密度領域（ｐ＋）、５４…電子高濃度領域（ｎ＋）、５８，６０…第１ゲート酸化膜部、６２，６４…ゲート、６６，６７…コンタクト、７０…第１の層間誘電体（ＩＬＤ）、７２…アモルファスシリコン（αＳｉ）、７３，７４…アモルファスシリコンの部分、７５…アモルファスシリコンの残部、８０…ゲート酸化膜、８２，８４…ゲート、８９…第２のポリシリコン層、１０２，１０４，１０６…領域、１０７…イオン、１０８…ソース領域、１１０，１１２…ドレイン領域、１１４，１１６…ｐ＋領域、１２０…第２の層間誘電体ＩＬＤｎ＋１、１７０…孔、１７４…シード材料、１７７，１７８，１７９…結晶化層、１９８，２００，２０１…第２段のコンタクト、２０４…第１のメタルビット線、２１０…メモリシステム、２１２，２１４…薄膜トランジスタ。

Claims (21)

  1. バルクシリコン層、及び該バルクシリコン層上に製造された相補型ＭＯＳＦＥＴ（ＣＭＯＳ）トランジスタを有するバルク技術集積回路（バルクＩＣ）と、
    前記バルクＩＣに隣接して設けられ且つ一体化された第１の単一トランジスタダイナミックランダムアクセスメモリ（１Ｔ−ＤＲＡＭ）セルと、
    を備える集積回路。
  2. 前記第１の１Ｔ−ＤＲＡＭセルが、
    アモルファスシリコン層と、
    前記アモルファスシリコン層に隣接して設けられた第１及び第２のゲート酸化層、並びに、前記第１及び第２のゲート酸化層内に設けられた第１及び第２のゲートポリシリコン層を有する第１及び第２のゲートと、
    を備える、請求項１に記載の集積回路。
  3. 前記第１の１Ｔ−ＤＲＡＭセルが、前記アモルファスシリコン層並びに前記第１及び第２のゲートに隣接して設けられた第１の層間誘電体（ＩＬＤ）を有する、請求項２に記載の集積回路。
  4. 前記バルクＩＣの前記バルクシリコン層が、第１及び第２のドープ領域を有するＮウェル、並びに第３及び第４のドープ領域を有するＰウェルを備え、
    前記バルクＩＣが、前記バルクシリコン層に隣接して設けられた第３及び第４のゲート酸化層、並びに、前記第３及び第４のゲート酸化層内に設けられた第３及び第４のゲートポリシリコン層を有する第３及び第４のゲートを更に備える、
    請求項３に記載の集積回路。
  5. 前記バルクシリコン層並びに前記第３及び第４のゲートに隣接して設けられた第２のＩＬＤを更に備える、請求項４に記載の集積回路。
  6. 前記第２のＩＬＤの内に設けられ、且つ、前記バルクシリコン層の前記第１及び第４のドープ領域に接続する第１及び第２のコンタクトを更に備える、請求項５に記載の集積回路。
  7. 前記第１のＩＬＤ内に設けられた第３及び第４のコンタクトを更に備え、前記第１及び第２のコンタクトが前記第３及び第４のコンタクトに接続する、請求項６に記載の集積回路。
  8. 前記第３及び第４のコンタクトに接続するメタルビット線を更に備える、請求項７に記載の集積回路。
  9. 前記アモルファスシリコン層が、第１、第２、及び第３のドープ領域を有し、前記第１のゲートが前記第１のドープ領域の一部及び第２のドープ領域の一部に隣接して設けられており、前記第２のゲートが前記第２のドープ領域の一部及び第３のドープ領域の一部に隣接して設けられている、請求項２に記載の集積回路。
  10. 前記第１のＩＬＤ内に設けられ、且つ、前記アモルファスシリコン層の前記第２のドープ領域に接続する第５のコンタクトを更に備える、請求項９に記載の集積回路。
  11. 前記ＣＭＯＳトランジスタ及び前記第１の１Ｔ−ＤＲＡＭセルに接続するビット線を更に備える、請求項１に記載の集積回路。
  12. 前記第１の１Ｔ−ＤＲＡＭセルが、ゲート領域を有する第１のトランジスタを備える、請求項１１に記載の集積回路。
  13. 前記第１の１Ｔ−ＤＲＡＭセルが、本体領域及びソース領域を有する第１のトランジスタを備える、請求項１に記載の集積回路。
  14. 前記本体領域がデータを蓄える、請求項１３に記載の集積回路。
  15. 前記本体領域がアモルファスシリコン層を有する、請求項１４に記載の集積回路。
  16. 前記ソ−ス領域を前記第１の１Ｔ−ＤＲＡＭセルの前記トタンジスタと共有する第２のトランジスタを有する第２の１Ｔ−ＤＲＡＭセルを更に備える、請求項１３に記載の集積回路。
  17. 前記第１の１Ｔ−ＤＲＡＭセル及び前記第２の１Ｔ−ＤＲＡＭセルが２ビットのデータを蓄える、請求項１６に記載の集積回路。
  18. 前記第１の１Ｔ−ＤＲＡＭが、
    ソ−ス領域と、
    本体領域と、
    ドレイン領域と、
    を備え、
    前記ソ−ス領域と、前記本体領域と、前記ドレイン領域とが、前記バルクＩＣに隣接して設けられたドープアモルファスシリコン層内に形成されている、請求項１に記載の集積回路。
  19. 前記第１の１Ｔ−ＤＲＡＭセルの前記ソース領域が、ニッケルを用いてシード形成された結晶化シリコンを備える、請求項１８に記載の集積回路。
  20. 前記第１の１Ｔ−ＤＲＡＭセルの前記ソース領域が、シード形成された結晶化シリコンのアイランドを備える、請求項１８に記載の集積回路。
  21. 前記結晶化シリコンのアイランドと前記バルクＩＣとが、共通の配向を有する、請求項２０に記載の集積回路。
JP2007067107A 2006-03-15 2007-03-15 バルクシリコン上に１ｔ−ｄｒａｍを製造するための方法 Pending JP2007294897A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78247906P 2006-03-15 2006-03-15
US11/674,008 US8008137B2 (en) 2006-03-15 2007-02-12 Method for fabricating 1T-DRAM on bulk silicon

Publications (2)

Publication Number Publication Date
JP2007294897A true JP2007294897A (ja) 2007-11-08
JP2007294897A5 JP2007294897A5 (ja) 2010-04-22

Family

ID=38077174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007067107A Pending JP2007294897A (ja) 2006-03-15 2007-03-15 バルクシリコン上に１ｔ−ｄｒａｍを製造するための方法

Country Status (5)

Country Link
US (1) US8008137B2 (ja)
EP (1) EP1835535A3 (ja)
JP (1) JP2007294897A (ja)
CN (1) CN101038919B (ja)
TW (1) TWI423422B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039101A (ja) * 2010-07-16 2012-02-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012256821A (ja) * 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
JP2012256835A (ja) * 2011-01-26 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
US8378403B2 (en) 2010-07-02 2013-02-19 Semiconductor Energy Laboratory Semiconductor device
JP2014041689A (ja) * 2010-04-07 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015029111A (ja) * 2009-12-28 2015-02-12 株式会社半導体エネルギー研究所 半導体装置
JP2016213506A (ja) * 2010-12-28 2016-12-15 株式会社半導体エネルギー研究所 半導体装置
US9990965B2 (en) 2011-12-15 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Storage device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714401B1 (ko) * 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
US8278167B2 (en) 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
TWI433302B (zh) 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
WO2011114919A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012029638A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI614747B (zh) 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
US9012993B2 (en) * 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102446958B (zh) * 2011-11-08 2014-11-05 上海华力微电子有限公司 绝缘体上碳硅-锗硅异质结1t-dram结构及形成方法
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
US9287257B2 (en) 2014-05-30 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating for three dimensional integrated circuits (3DIC)
US9281305B1 (en) * 2014-12-05 2016-03-08 National Applied Research Laboratories Transistor device structure
JP6901831B2 (ja) 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム
JP6773453B2 (ja) 2015-05-26 2020-10-21 株式会社半導体エネルギー研究所 記憶装置及び電子機器
US10147722B2 (en) * 2016-08-12 2018-12-04 Renesas Electronics America Inc. Isolated circuit formed during back end of line process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774358A (ja) * 1993-06-30 1995-03-17 Fujitsu Ltd ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004039690A (ja) * 2002-06-28 2004-02-05 Seiko Epson Corp 半導体素子
JP2005251791A (ja) * 2004-03-01 2005-09-15 Toshiba Corp 半導体記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675185A (en) * 1995-09-29 1997-10-07 International Business Machines Corporation Semiconductor structure incorporating thin film transistors with undoped cap oxide layers
US8779597B2 (en) * 2004-06-21 2014-07-15 Sang-Yun Lee Semiconductor device with base support structure
KR100450595B1 (ko) * 2000-02-09 2004-09-30 히다찌 케이블 리미티드 결정실리콘 반도체장치 및 그 장치의 제조방법
US6635552B1 (en) 2000-06-12 2003-10-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US6881994B2 (en) * 2000-08-14 2005-04-19 Matrix Semiconductor, Inc. Monolithic three dimensional array of charge storage devices containing a planarized surface
AU2003255254A1 (en) 2002-08-08 2004-02-25 Glenn J. Leedy Vertical system integration
JP2004079696A (ja) * 2002-08-14 2004-03-11 Renesas Technology Corp 半導体記憶装置
US7042756B2 (en) 2002-10-18 2006-05-09 Viciciv Technology Configurable storage device
US7541614B2 (en) 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
JP3898715B2 (ja) 2004-09-09 2007-03-28 株式会社東芝 半導体装置およびその製造方法
KR100655664B1 (ko) * 2005-07-08 2006-12-08 삼성전자주식회사 스택형 반도체 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774358A (ja) * 1993-06-30 1995-03-17 Fujitsu Ltd ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004039690A (ja) * 2002-06-28 2004-02-05 Seiko Epson Corp 半導体素子
JP2005251791A (ja) * 2004-03-01 2005-09-15 Toshiba Corp 半導体記憶装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490370B2 (en) 2009-12-28 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015029111A (ja) * 2009-12-28 2015-02-12 株式会社半導体エネルギー研究所 半導体装置
JP2014041689A (ja) * 2010-04-07 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置
US9780093B2 (en) 2010-07-02 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8637865B2 (en) 2010-07-02 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8378403B2 (en) 2010-07-02 2013-02-19 Semiconductor Energy Laboratory Semiconductor device
US11233055B2 (en) 2010-07-02 2022-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10319723B2 (en) 2010-07-02 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461586B2 (en) 2010-07-16 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847326B2 (en) 2010-07-16 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012039101A (ja) * 2010-07-16 2012-02-23 Semiconductor Energy Lab Co Ltd 半導体装置
US9042161B2 (en) 2010-09-13 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP2015146422A (ja) * 2010-09-13 2015-08-13 株式会社半導体エネルギー研究所 記憶装置の作製方法
US9263116B2 (en) 2010-09-13 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP2016187047A (ja) * 2010-09-13 2016-10-27 株式会社半導体エネルギー研究所 記憶装置
JP2012256821A (ja) * 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
US9954004B2 (en) 2010-12-28 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016213506A (ja) * 2010-12-28 2016-12-15 株式会社半導体エネルギー研究所 半導体装置
JP2012256835A (ja) * 2011-01-26 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
US9990965B2 (en) 2011-12-15 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Storage device

Also Published As

Publication number Publication date
CN101038919A (zh) 2007-09-19
EP1835535A3 (en) 2010-07-14
EP1835535A2 (en) 2007-09-19
TWI423422B (zh) 2014-01-11
TW200742039A (en) 2007-11-01
US20070215906A1 (en) 2007-09-20
CN101038919B (zh) 2012-01-04
US8008137B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
US8008137B2 (en) Method for fabricating 1T-DRAM on bulk silicon
US7944743B2 (en) Methods of making a semiconductor memory device
JP4431401B2 (ja) 極薄垂直ボデイトランジスタを有する折り返しビットラインｄｒａｍ
JP2023178501A (ja) 半導体装置
US7566620B2 (en) DRAM including a vertical surround gate transistor
US6723589B2 (en) Method of manufacturing thin film transistor in semiconductor device
US8481416B2 (en) Semiconductor devices having contact plugs with stress buffer spacers and methods of fabricating the same
US20050164454A1 (en) Selective epitaxy vertical integrated circuit components and methods
US20020137271A1 (en) Flash memory with ultra thin vertical body transistors
US20100006941A1 (en) Intergration of a floating body memory on soi with logic transistors on bulk substrate
JP2004527901A (ja) キャビティ内に部分的に製造されたコンデンサ構造を備えたｄｒａｍセル及びその作動方法
US11569243B2 (en) Stacked-substrate DRAM semiconductor devices
JP2006012878A (ja) 半導体記憶装置
JPWO2005036638A1 (ja) 半導体基板、半導体装置及び半導体基板の作製方法
JP5364108B2 (ja) 半導体装置の製造方法
JPH11238860A (ja) 半導体集積回路装置およびその製造方法
JP2004165197A (ja) 半導体集積回路装置およびその製造方法
US11980037B2 (en) Memory cells with ferroelectric capacitors separate from transistor gate stacks
JP2005251776A (ja) 半導体装置とその製造方法
JP7065831B2 (ja) 半導体記憶素子、半導体記憶装置、半導体システム及び制御方法
US20220319567A1 (en) Fft-dram
US11916032B2 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
US20230389275A1 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
JP2005094025A (ja) 半導体装置及びトランジスタ
TW202303987A (zh) 三維（３ｄ）雙閘半導體

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200407