JP2007294579A - GaN系半導体発光素子の製造方法及びGaN系半導体発光素子、並びにランプ - Google Patents

GaN系半導体発光素子の製造方法及びGaN系半導体発光素子、並びにランプ Download PDF

Info

Publication number
JP2007294579A
JP2007294579A JP2006119208A JP2006119208A JP2007294579A JP 2007294579 A JP2007294579 A JP 2007294579A JP 2006119208 A JP2006119208 A JP 2006119208A JP 2006119208 A JP2006119208 A JP 2006119208A JP 2007294579 A JP2007294579 A JP 2007294579A
Authority
JP
Japan
Prior art keywords
layer
gan
bonding
type semiconductor
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006119208A
Other languages
English (en)
Other versions
JP5446059B2 (ja
Inventor
Hiroshi Osawa
弘 大澤
Takashi Hodota
高史 程田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2006119208A priority Critical patent/JP5446059B2/ja
Publication of JP2007294579A publication Critical patent/JP2007294579A/ja
Application granted granted Critical
Publication of JP5446059B2 publication Critical patent/JP5446059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】接合強度が高く接合界面の抵抗成分を充分に低くすることができるGaN系半導体発光素子の製造方法及びGaN系半導体発光素子、並びにランプを提供する。
【解決手段】第1の基板上に少なくともn型半導体層、発光層、及びp型半導体層のGaN系半導体からなる各層を順に積層し、次いで、前記n型半導体層、発光層、及びp型半導体層を覆う保護膜を形成し、前記p型半導体層上あるいは該p型半導体層上に形成される電極層上に、前記保護膜よりも突き出るようにして第1の接合層を積層することにより、第1の積層体を形成する工程と、導電性を有する第2の基板上に少なくとも導電体からなる第2の接合層を積層することにより、第2の積層体を形成する工程と、前記第1の積層体と第2の積層体とを、前記第1の接合層と第2の接合層とを接合させることにより一体化させる工程と、前記第1の積層体から第1の基板を除去する工程とを備えている。
【選択図】図1

Description

本発明は、GaN系半導体発光素子の製造方法及びGaN系半導体発光素子、並びにランプに関する。
近年、短波長光発光素子用の半導体材料として窒化物系半導体であるGaN系化合物半導体材料が注目を集めている。GaN系化合物半導体は、サファイア単結晶をはじめ、種々の酸化物やIII−V族化合物を基板として、この基板上に有機金属気相化学反応法(MOCVD法)や分子線エピタキシー法(MBE法)等によって形成される。
サファイア単結晶基板は、GaNとは格子定数が10%以上も異なるが、AlNやAlGaNなどのバッファ層を形成することにより、その上に良好な窒化物半導体を形成することができ、一般的に広く用いられている。サファイア単結晶基板を用いた場合、n型半導体層、発光層、p型半導体層が、この順で積層される。サファイア基板は絶縁体であるので、その素子構造は一般的に、p型半導体層上に形成された正極とn型半導体層上に形成された負極が存在することになる。このようなGaN系半導体発光素子には、ITOなどの透明電極を正極に使用してp型半導体側から光を取り出すフェイスアップ方式、Agなどの高反射膜を正極に使用してサファイア基板側から光を取り出すフリップチップ方式の2種類がある。
このように、サファイア単結晶基板は一般的に広く用いられているが、絶縁体であるためにいくつかの問題点がある。
第1に、負極を形成するために、発光層をエッチング等により除去してn型半導体層を露出させることから、負極の部分だけ発光層の面積が減ってしまい、その分だけ発光出力が低下してしまうという問題がある。
第2に、正極と負極が同一面に配されるために電流の流れが水平方向となり、局部的に電流密度の高い箇所が発生し、素子が発熱してしまうという問題がある。
第三に、サファイア基板の熱伝導率は低いので、発生した熱が拡散せず、素子の温度が上昇してしまうという問題がある。
以上のような問題点を解決するため、サファイア単結晶基板上にn型半導体層、発光層、p型半導体層をこの順で積層した発光素子に導電性基板を接合し、その後、サファイア単結晶基板を除去して、正極と負極を上下に配置させる方法(以下、上下電極構造と称する)が開示されている(例えば、特許文献1)。
さらに、発光素子の光取り出し効率高めるためには、上下電極構造の側面にテーパ形状が形成されていることが好ましいが、基板貼付け後にテーパ形状を形成することは、加工面側から見た場合には逆テーパ加工となるために加工が困難となる。従って、基板貼付け前に上下電極構造の側面をテーパ形状に加工することが好ましい。
また、上下電極構造の側面に保護膜を付けることは、短絡を防ぐ点で好ましいが、テーパ形状を形成すると、加工面側から見た場合には逆テーパ形状になっているため、保護膜を側面に形成することが困難となる。このため、基板貼付け前に、上下電極構造の側面に保護膜を形成することが好ましい。
保護膜を形成する場合、上下電極構造の側面にのみ形成すれば、短絡防止の目的は達成できるが、側面にのみ形成することは位置精度の問題で難しく、上下電極構造側面から正極上面にかけて保護膜を形成することが好ましい。
しかしながら、保護膜を正極上面に設けた場合、図17に示す発光素子100のように、基板105の貼付け時に、絶縁体である保護膜104が基板105と接合してしまい、基板105と正極103との導通をとることができなくなってしまうという問題がある。
特許第3511970号公報
本発明は上記事情に鑑みてなされたものであり、GaN系半導体発光素子に導電性基板を接合し、その後、基板を除去して、正極と負極を上下に配置させる上下電極構造の製造方法において、接合強度が高く接合界面の抵抗成分を充分に低くすることができるGaN系半導体発光素子の製造方法及びGaN系半導体発光素子、並びにランプを提供することを目的とする。
本発明者等は、上記問題を解決するために鋭意努力検討した結果、第1の基板上に少なくともn型半導体層、発光層、p型半導体層を有するGaN系半導体発光素子の半導体層側と、導電性を有する第2の基板とを接合させて、前記第1の基板を除去するGaN系半導体発光素子の製造方法において、前記第1の基板上に、n型半導体層、発光層、p型半導体層を覆うようにして保護膜を形成するとともに、前記第2の基板側と接合する第1の接合層を金属等の導電体から形成し、前記第1の接合層を、前記保護膜よりも前記第2の基板側に突き出るようにして形成することにより、接合強度が高く接合界面の抵抗成分が充分に低くなることを見出した。
即ち、本発明は以下に関する。
[1] GaN系半導体からなる各層を備えるGaN系半導体発光素子の製造方法であって、第1の基板上に少なくともn型半導体層、発光層、及びp型半導体層のGaN系半導体からなる各層を順に積層し、次いで、前記n型半導体層、発光層、及びp型半導体層を覆い、且つ、p型半導体層表面の少なくとも一部に開口部を有するように保護膜を形成した後、前記開口部から露出するp型半導体層上あるいは該p型半導体層上に形成される電極層上に、前記保護膜よりも突き出るようにして導電体からなる第1の接合層を積層することにより、第1の積層体を形成する工程と、導電性を有する第2の基板上に少なくとも導電体からなる第2の接合層を積層することにより、第2の積層体を形成する工程と、前記第1の積層体と第2の積層体とを、前記第1の接合層と第2の接合層とを接合させることにより一体化させる工程と、前記第1の積層体から第1の基板を除去する工程と、を備えていることを特徴とするGaN系半導体発光素子の製造方法。
[2] 前記第1の接合層と前記第2の接合層を実質的に同一材質とし、且つ、接合面垂直方向の結晶方位が互いに略同一となるようにして形成することを特徴とする[1]に記載のGaN系半導体発光素子の製造方法。
[3] 前記第1の接合層と前記第2の接合層を同一の結晶構造とし、且つ、接合面垂直方向及び接合面内方向の結晶方位が互いに略同一となるようにして形成することを特徴とする[1]に記載のGaN系半導体発光素子の製造方法。
[4] 前記第1の積層体と第2の積層体とを一体化させる工程は、前記第1の接合層及び第2の接合層の各接合面に真空中で不活性ガスイオンビーム又は不活性ガス中性原子ビームを照射した後、前記第1の接合層及び第2の接合層の各接合面を重ね合わせることによって行なわれることを特徴とする[1]〜[3]の何れかに記載のGaN系半導体発光素子の製造方法。
[5] 前記保護膜を、前記p型半導体層上あるいは該p型半導体層上に形成される電極層上の一部を覆うようにして形成することを特徴とする[1]〜[4]の何れかに記載のGaN系半導体発光素子の製造方法。
[6] 前記第1の積層体を形成する工程は、前記第1の基板にサファイアからなる基板を用いて行なわれることを特徴とする[1]〜[5]の何れかに記載のGaN系半導体発光素子の製造方法。
[7] GaN系半導体からなる各層を備えるGaN系半導体発光素子であって、少なくともn型半導体層、発光層、及びp型半導体層のGaN系半導体からなる各層が順に積層され、且つ、前記n型半導体層、発光層、及びp型半導体層を覆うように保護膜が形成されているとともに、前記p型半導体層上あるいは該p型半導体層上に形成される電極層上に、導電体からなる第1の接合層が形成されている第1の積層体と、導電性基板上に各層が積層され、少なくとも導電体からなる第2の接合層が形成されている第2の積層体とを有し、前記第1の接合層と第2の接合層とが接合されることにより、前記第1の積層体と第2の積層体とが一体化されてなることを特徴とするGaN系半導体発光素子。
[8] 前記第1の接合層と第2の接合層が実質的に同一材質からなり、且つ、接合面垂直方向の結晶方位が略同一となるように形成されていることを特徴とする[7]に記載のGaN系半導体発光素子。
[9] 前記第1の接合層と前記第2の接合層が同一の結晶構造であり、且つ、接合面垂直方向及び接合面内方向の結晶方位が略同一となるように形成されていることを特徴とする[8]に記載のGaN系半導体発光素子。
[10] 前記保護膜が、酸化シリコン、酸化アルミニウム、窒化シリコン、及び窒化アルミニウムの内、少なくとも何れか1種以上からなることを特徴とする[7]〜[9]の何れかに記載のGaN系半導体発光素子。
[11] 前記第1の接合層が、Au、Ag、Cu、Pt、Pd、Rh、Cu、Ir、Ru、及びReの内、少なくとも何れか1種以上の金属からなることを特徴とする[7]〜[10]の何れかに記載のGaN系半導体発光素子。
[12] 前記導電性基板がシリコンからなることを特徴とする[7]〜[11]の何れかに記載のGaN系半導体発光素子。
[13] 前記導電性基板が金属からなることを特徴とする[7]〜[11]の何れかに記載のGaN系半導体発光素子。
[14] 前記導電性基板をなす金属がCu系合金であることを特徴とする[13]に記載のGaN系半導体発光素子。
[15] 上記[1]〜[6]の何れかに記載の製造方法によって得られるGaN系半導体発光素子。
[16] 上記[7]〜[15]の何れかに記載のGaN系半導体発光素子を備えたことを特徴とするランプ。
本発明のGaN系半導体発光素子の製造方法によれば、上述の構成により、基板接合時に、上下電極構造の側面及び正極上面に形成された保護膜よりも第1の接合層の方が第2の基板側に突き出すように形成するので、接合強度が高く接合界面の抵抗成分が充分に低減された、上下に正極と負極が配置されてなるGaN系半導体発光素子が得られる。
以下に、本発明のGaN系半導体発光素子の製造方法及びGaN系半導体発光素子、並びにランプの一実施形態について、図1〜11を適宜参照しながら説明する。
但し、本発明は以下の実施形態の各々に限定されるものではなく、例えば、これら実施形態の構成要素同士を適宜組み合わせても良い。
図1は本発明のGaN系半導体発光素子の製造方法を説明する工程図である。
本発明のGaN系半導体発光素子の製造方法は、第1の基板11上に少なくともn型半導体層13、発光層14、及びp型半導体層15のGaN系半導体からなる各層を順に積層し、次いで、n型半導体層13、発光層14、及びp型半導体層15を覆い、且つ、p型半導体層15表面の少なくとも一部に開口部(図2の符号41を参照)を有するように保護膜10を形成した後、前記開口部から露出するp型半導体層上15あるいは該p型半導体層15上に形成される電極層(符号16、17及び18参照)上に、保護膜10よりも突き出るようにして導電体からなる第1の接合層19を積層することにより、第1の積層体1Aを形成する工程(図1(a))と、導電性を有する第2の基板71上に少なくとも導電体からなる第2の接合層73を積層することにより、第2の積層体2Aを形成する工程(図1(b))と、第1の積層体1Aと第2の積層体2Aとを、第1の接合層19と第2の接合層73とを接合させることにより一体化させる工程(図1(c))と、第1の積層体1Aから第1の基板11を除去する工程(図1(d))と、を備えて概略構成されている。
また、図2、図7及び図9は、上記方法で得られるGaN系半導体発光素子(以下、発光素子と略称することがある)の、各工程における断面を模式的に示した図である。
図2は、上記方法(図1(a)の工程)で得られる第1の積層体1Aの断面を示す図であり、図中、符号11は第1の基板、12はGaN層、13はn型半導体層、14は発光層、15はp型半導体層、16はオーミックコンタクト層、17は反射層、18は相互拡散防止層、19は導電体からなる第1の接合層であり、10は保護膜である。
図7は、上記方法(図1(b)の工程)で得られる第2の積層体2Aの断面を示す図であり、図中、符号21は第2の基板、22は格子整合層、23は第2の接合層である。
また、図9は、上記方法(図1(c)、(d)の工程)で得られる本発明の発光素子1の断面を示す図である。この発光素子1は、図2に示すようなn型半導体層13、発光層14、及びp型半導体層15のGaN系半導体からなる各層が順に積層され、且つ、n型半導体層13、発光層14、及びp型半導体層15を覆うように保護膜10が形成されているとともに、p型半導体層15上あるいは該p型半導体層15上に形成される電極層(図2の符号16、17及び18を参照)上に、導電体からなる第1の接合層が形成されている第1の積層体1Aと、図7に示すような導電性を有する第2の基板21上に各層が積層され、少なくとも導電体からなる第2の接合層23が形成されている第2の積層体2Aとを有し、第1の接合層19と第2の接合層73とが接合されることにより、第1の積層体1Aと第2の積層体2Aとが一体化されてなり、概略構成されている。また、図9に示す例では、p型半導体層15と第1の接合層19との間に、オーミックコンタクト層16、反射層17、及び相互拡散防止層18がこの順で積層されており、n型半導体層13上には負極25が形成され、第2の基板21表面には正極24が形成されている。
そして、図2(及び図3〜4)に示す例のように、本発明の発光素子の製造方法では、図1(a)に示す工程で得られる第1の積層体1Aが、第1の接合層19が保護膜10よりも突き出るようにして、つまり、図9における第2積層体2A側(第2の接合層73側)に突き出るように構成されている。
[発光素子の構成]
以下、本発明の製造方法で得られるGaN系半導体発光素子の基本構成について、図2〜11を引用しながら詳述する。
「基板」
第1の基板11に用いられる基板としては、サファイア単結晶(Al;A面、C面、M面、R面)、スピネル単結晶(MgAl)、ZnO単結晶、LiAlO単結晶、LiGaO単結晶、MgO単結晶等の酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶、AlN単結晶、GaN単結晶及びZrB等のホウ化物単結晶、等の基板材料が周知である。本発明においても、これら周知の基板材料を含めて、如何なる基板材料を何ら制限なく用いることができる。これらの中でも、サファイア単結晶及びSiC単結晶が特に好ましい。
なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いしオフ角を付与した基板であっても良い。
「窒化物系化合物半導体」
上述の基板11上には、通常、バッファ層を介して、窒化物系半導体からなるn型半導体層13、発光層14及びp型半導体層15が積層される。また、使用する基板やエピタキシャル層の成長条件によっては、バッファ層が不要な場合がある。図1に示す例では、基板11上にGaN層12を介してn型半導体層12が積層されている。
GaN系半導体としては、例えば一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされるGaN系半導体が多数知られており、本発明においても、それら周知のGaN系半導体を含めて一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされるGaN系半導体を何ら制限なく用いることができる。
GaN系半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P、As及びBなどの元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
GaN系半導体の成長方法は特に限定されず、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)等、GaN系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からMOCVD法である。
MOCVD法では、キャリアガスとして水素(H)または窒素(N)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH)またはジシラン(Si)を、Ge原料としてゲルマンガス(GeH)や、テトラメチルゲルマニウム((CHGe)やテトラエチルゲルマニウム((CGe)等の有機ゲルマニウム化合物を利用できる。
MBE法では、元素状のゲルマニウムもドーピング源として利用できる。p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウム(CpMg)またはビスエチルシクロペンタジエニルマグネシウム(EtCpMg)を用いる。
n型半導体層13は、通常、下地層、nコンタクト層およびnクラッド層から構成される。nコンタクト層は下地層および/またはnクラッド層を兼ねることができる。
下地層はAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。下地層の膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。膜厚を1μm以上とすることにより、結晶性の良好なAlGa1―XN層が得られやすくなる。
下地層には、n型不純物を1×1017〜1×1019/cmの範囲内であればドープしても良いが、アンドープ(<1×1017/cm)の方が、良好な結晶性を維持する点から好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。
下地層を成長させる際の成長温度は、800〜1200℃が好ましく、1000〜1200℃の範囲に調整することがより好ましい。この温度範囲内で成長させれば、結晶性の良い下地層が得られる。また、MOCVD成長炉内の圧力は15〜40kPaに調整することが好ましい。
nコンタクト層としては、下地層と同様にAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm、好ましくは1×1018〜1×1019/cmの濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、Ge及びSn等が挙げられ、好ましくはSiおよびGeである。成長温度は下地層と同様である。
nコンタクト層を構成する窒化物系化合物半導体は、下地層と同一組成であることが好ましく、これらの合計の膜厚を1〜20μm、好ましくは2〜15μm、さらに好ましくは3〜12μmの範囲に設定することが好ましい。nコンタクト層と下地層との合計の膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
nコンタクト層と発光層14との間には、nクラッド層を設けることが好ましい。nクラッド層を設けることにより、nコンタクト層の最表面に生じた、平坦性の悪化した箇所を埋めることできる。nクラッド層はAlGaN、GaN、GaInN等によって形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光層のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
nクラッド層の膜厚は、特に限定されないが、好ましくは0.005〜0.5μmの範囲であり、より好ましくは0.005〜0.1μmの範囲である。
また、nクラッド層のn型ドープ濃度は1×1017〜1×1020/cmの範囲が好ましく、より好ましくは1×1018〜1×1019/cmの範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
n型半導体層13上に積層される発光層14としては、GaN系半導体、好ましくはGa1−sInN(0<s<0.4)のGaN系半導体からなる発光層が通常用いられる。
発光層14の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましく、例えば1〜10nmの範囲であり、より好ましくは2〜6nmの範囲である。膜厚が上記範囲であると、発光出力の点で好ましい。
また、発光層は、上記のような単一量子井戸(SQW)構造の他、上記Ga1−sInNを井戸層として、この井戸層よりバンドギャップエネルギーが大きいAlGa2BN(0≦c<0.3かつb>c)障壁層とからなる多重量子井戸(MQW)構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
AlGa2BN障璧層の成長温度は700℃以上が好ましく、800〜1100℃の温度で成長させると結晶性が良好になるため、より好ましい。また、GaInN井戸層は600〜900℃、好ましくは700〜900℃の温度で成長させる。すなわちMQWの結晶性を良好にするためには、層間で成長温度を変化させることが好ましい。
p型半導体層15は、通常、pクラッド層およびpコンタクト層から構成される。しかし、pコンタクト層がpクラッド層を兼ねてもよい。
pクラッド層としては、発光層14のバンドギャップエネルギーより大きくなる組成であり、発光層14へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。pクラッド層が、このようなAlGaNからなると、発光層13へのキャリアの閉じ込めの点で好ましい。
pクラッド層の膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
pクラッド層のp型ドープ濃度は、1×1018〜1×1021が好ましく、より好ましくは1×1019〜1×1020/cmである。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
pコンタクト層としては、少なくともAlGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化物系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極との良好なオーミック接触の点で好ましい。
また、p型ドーパントを1×1018〜1×1021の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cmの範囲である。
p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。
pコンタクト層の膜厚は、特に限定されないが、0.01〜0.5μmが好ましく、より好ましくは0.05〜0.2μmである。膜厚がこの範囲であると、発光出力の点で好ましい。
「第1の接合層」
第1の接合層19は、図2に示すように、保護膜10よりも第2の基板側(図9参照)に突き出して形成されている必要がある。この際の突き出し量は特には限定されないが、1nmから10μmの範囲であることが好ましい。突き出し量を1nm未満に調整することは困難であるので、1nm以上が好ましい。また、上限は特には限定されないが、生産性の観点から10μm以下が好ましい。さらには、10nmから1μmの範囲がより好ましい。
第1の接合層は、図2に示す例では、保護膜10よりも突き出ているとともに保護膜10の上面を覆うように形成されているが、これには限定されず、図3に示す第1の接合層39のように、後述の正極上面に形成された保護膜10の開口部内側に形成しても良い。
正極上面に形成された保護膜の面積が小さい場合は、正極上面に形成された保護膜の開口部内側に第1の接合層を形成することが好ましい。この際、正極上面に形成された保護膜を覆うように第1の接合層を形成すると、保護膜上に形成された部分が第2の基板側に突き出した状態となるので、この部分でのみの接合となって接合面積が減少し、接合強度が低下してしまう。
正極上面に形成された保護膜の面積が大きい場合は、正極上面に形成された保護膜を覆うように第1の接合層を形成することが好ましい。この際、正極上面に形成された保護膜を覆うように第1の接合層を形成すると、保護膜上に形成された部分が第2の基板側に突き出した状態となるが、保護膜の面積が大きければ図3に示す例のように接合時の面性が増加し、接合強度を向上させることができる。
なお、本発明では、正極上面に形成された保護膜10の面積が、正極全体の面積に対して50%以下の場合は保護膜の面積が小さいとし、50%を超える場合は保護膜の面積が大きいとする。
さらに、第1の接合層の接合面積を増加させるためには、図4に示す例のように、第1の接合層59を、正極上面に形成された保護膜10を覆うように形成した後、平坦化することが好ましい。
第1の接合層を平坦化する方法としては、エッチバックによって行なうことが好ましい。例えば、第1の接合層をスパッタ装置内で成膜後、スパッタ装置中でアルゴンイオンを用いて逆スパッタすることにより、第1の接合層を平坦化することができる。
また、第1の接合層の膜厚を厚くすることが、平坦化するための方法として好ましい。膜厚を厚くしてゆくと、接合層表面が平坦化されていくので、第1の接合層を2〜10μmの厚さで成膜することが好ましい。
第1の接合層には、接合時に、真空中で不活性ガスイオンビーム又は不活性ガス中性原子ビームを照射した際に、容易に表面が活性化する金属を用いることが好ましい。なお、本発明では、活性化するとは表面の不純物が取れ、ダングリングボンドが剥き出しになっている状態を示す。金属は、大気中では表面が酸化されていることが多いために、酸素との親和力が小さい方が容易に酸化皮膜を除去することができる。従って、第1の接合層には、貴金属を用いることが好ましい。
第1の接合層に用いられる導電体しては、金属と用いることが好ましく、例えば、Au、Ag、Ir、Pt、Pd、Rh、Ru,Re、Cu等の単体金属を用いるか、あるいは、これら金属をすくなくとも2種類以上含む合金を用いることが好ましい。
また、第1の接合層と、後述の第2の接合層との接合界面の結晶構造、及び結晶方位が揃っているほど、接合時の安定性は高まり、接合強度が増加する。理想的には、第1の接合層と第2の接合層とは、同一物質で同一の結晶構造を有し、結晶方位が面垂直方向及び面内方向でほぼ揃っていれば、接合界面において結晶ひずみ等は発生しないので、バルク、つまり塊の状態と同等の強度が発生するものと考えられる。
従って、第1の接合層及び第2の接合層が実質的に同一物質であり、かつ、接合面垂直方向の結晶方位が略同一であれば、接合強度が向上するので好ましい。
また、第1の接合層及び第2の接合層が同じ結晶構造を有し、かつ、接合面垂直方向と接合面内方向の結晶方位が共に略同一であれば、一層接合強度が向上するのでより好ましい。
さらに、第1の接合層及び第2の接合層が、同じ物質及び同じ結晶構造を有し、且つ、接合面垂直方向及び接合面内方向の結晶方位がともに略同一であれば、接合強度が向上するのでより好ましい。
なお、半導体層はGaN系単結晶であるので、第1の接合層19の結晶方位を制御するためには、オーミックコンタクト層16、反射層17の結晶方位も制御する必要性がある。
GaNの結晶構造はウルツ鉱構造であり、格子定数はa=3.16Å、c=5.13Åである。オーミックコンタクト層16が接するp型半導体層15は、Alが添加されているので格子定数は変動するが、その添加量は多くとも10%程度であるので、格子定数はほぼa=3.16Åであると言える(AlNの結晶構造もウルツ鉱構造であり、格子定数はa=3.08Å、c=4.93Åであるので、10%程度の添加量では格子定数はほぼ同じである)。
サファイアからなる第1の基板11上に積層されたGaN系単結晶のGaN層12は(00・1)配向であるので、その上に積層されるオーミックコンタクト層16、反射層17、第1の接合層19は六方晶系の(00・1)面を有するか、面心立方晶系の(111)面を有していることが好ましい。
なお、本例の説明中、結晶面表記の中の文字「・」は、結晶面を表すミラーブラベー指数の省略形を示す。すなわち、結晶面を表わすのにGaNのような六方晶系では、通常(hkil)と4つの指数で表わすが、この中で「i」に関してはi=−(h+k)と定義されており、この「i」の部分を省略した形式では、(hk・l)と表記する。
GaN系単結晶の(00・1)配向上に六方晶系の(00・1)面が配向するためには、格子定数の差が20%以内であることが好ましい。この範囲内であれば、接合面垂直方向に結晶方向を揃えることができる。GaNの格子定数がa=3.16Åであるので、オーミックコンタクト層16、反射層17、第1の接合層19に用いる六方晶系の格子定数はa=2.53Å〜3.79Åであることが好ましい。なお、配向が(00・1)であるので、格子定数cはどのような値をとっても構わない。
GaN系半導体は単結晶であるので、接合面内方向を見た場合、図5(a)に示すように、6角形が規則した配列になっている。従って、接合面内方向に結晶方位を揃えるためには、もともと面内方向に結晶方位が揃っている単結晶を用いることが好ましい。また、接合面内方向に結晶方位を揃えるため、接合面垂直方向同様、格子定数の差が20%以内であることが好ましい。
面心立方晶系の(111)面は、図5(b)に示すように、六方晶系の(00・1)面(図5(a))と同じ配列の結晶面を取る。面心立方晶系の格子定数aの1/√2が六方晶系の格子定数aに相当する。六方晶系の場合と同様、格子定数の差が20%以内であることが好ましいので、オーミックコンタクト層16、反射層17、第1の接合層19に用いる面心立方晶系の格子定数はa=3.58Å〜5.36Åであることが好ましい。この範囲であれば、GaN系単結晶を使用する上では、接合面垂直および接合面内の結晶方位を揃えることができる。
第1の接合層に用いる金属として、Au(面心立方晶構造,a=4.08Å)、Ag(面心立方晶構造,a=4.09Å)、Ir(面心立方晶構造,a=3.84Å)、Pt(面心立方晶構造,a=3.93Å)、Pd(面心立方晶構造,a=3.89Å)、Rh(面心立方晶構造,a=3.80Å)、Ru(六方最密充填構造,a=2.70Å),Re(六方最密充填構造,a=2.76Å)、CuPd(面心立方晶構造,a=3.62Å)は、上記の範囲に入っているので、第1の接合層として好適に用いることができる。
「オーミックコンタクト層」
オーミックコンタクト層16に要求される性能としては、p型半導体層との接触抵抗が小さいことが必須であるが、第1の接合層19の結晶配向を揃えるために、結晶構造および格子定数が上述の範囲であることが好ましい。
オーミックコンタクト層16の材料としては、p型半導体層15との接触抵抗の観点と、結晶構造および格子定数の観点から、Pt、Ru、Re、Os(六方最密充填構造 a=2.74Å)、Rh、Ir、Pd等の白金族、又はAgを用いることが好ましい。さらに好ましくは、Pt,Ir,Rh及びRuであり、Ptが特に好ましい。
オーミックコンタクト層16にAgを用いることは、良好な反射を得るためには好ましいが、接触抵抗はPtよりも大きい。したがって、接触抵抗がそれほど要求されない用途にはAgを用いることも可能である。
オーミックコンタクト層16の厚さは、低接触抵抗を安定して得るため、0.1nm以上とすることが好ましい。さらに好ましくは1nm以上であり、この厚さであれば均一な接触抵抗が得られる。また、オーミックコンタクト層16は、Ag合金等と比較すると反射率が低いので、膜厚は30nm以下とすることが好ましい。さらに好ましくは10nm以下である。
「反射層」
反射層17には、Ag、Al(面心立方晶構造 a=4.05Å)等を用いることができる。また、Agには、耐食性や耐温度性向上させるため、Mo、Cu、Nd等を添加することが効果的である。これらの元素の添加量は、何れの元素も5at%以下であるので、格子定数は大きく変わらない。
また、Alには、平坦性を向上させるためにNdなどを添加することが効果的であるが、添加量は5at%以下であるので、格子定数が大きく変わることは無い。
「相互拡散防止層」
反射層17と第1の接合層19の間には、該反射層17と第1の接合層19の間の密着性向上や相互拡散防止のための相互拡散防止層18を設けても良い。また、第1の接合層19の結晶方位を揃えるために、その層を構成する単体金属、或いは合金の格子構造および格子定数が、六方晶系でa=2.53Å〜3.79Å、或いは面心立方晶系でa=3.58Å〜5.36Åの範囲であることが好ましい。
例えば、反射層17にAg、第1の接合層19にAuを用いる場合、AgとAuは全率固溶するので相互拡散が生じてしまう。これを防ぐため、相互拡散防止層18としてPt、Ru、Re、Os、Rh、Ir、Pd、Ti(六方最密充填構造 a=2.95Å)、Hf(六方最密充填構造 a=3.20Å)、Zr(六方最密充填構造 a=3.23Å)等を用いることができる。
「第2の基板」
図6は、図7に示す積層体の例と同様、図1(b)の工程によって得ることができる第2の積層体2Bを示す断面図であり、図中、符号61は第2の基板、62は第2のアモルファス層、63は第2の接合層である。
第2の基板61には、導電性を有していればどのような物質を用いることもできるが、金属、又は導電性を有するシリコンを用いることが好ましい。金属であれば、どのような物質を用いることもできるが、熱伝導率の高いCu又はCu合金を用いることが好ましい。シリコンは、熱伝導率ではCu等の金属に劣るが、シリコン(111)を使用すると結晶配向性を制御しやすいことや、GaN系半導体発光素子を素子に分割する際の加工性の良さ等の利点を有している。
第2の基板61に金属単結晶基板を用いることも可能であるが、コストが高くなってしまうという問題がある。従って、多結晶で結晶方位の揃っていない金属基板を使用することが好ましい。しかしながら、多結晶で結晶方位の揃っていない金属基板に直接、第2の接合層63を形成すると、金属の結晶面の影響をうけてしまい、六方晶系の(00・1)面、又は面心立方晶系の(111)面を優先的に成長させることができない。
多結晶で結晶方位の揃っていない金属基板の影響を抑えるためには、第2の接合層63を形成する前に、第2のアモルファス層62を形成することが好ましい。
第2のアモルファス層62には、アモルファス化する金属であればどのような物質を使用することも可能であるが、第2の接合層63の六方晶系の(00・1)面、又は面心立方晶系の(111)面を優先的に成長させる特性を有していることが好ましい。
具体的には、Co、Ni及びFeから選ばれる何れか1種類以上と、W、Mo、Ta及びNbから選ばれる何れか1種類以上とを含む金属であるか、又は、Ru及びReから選ばれる何れか1種類以上と、W、Mo、Ta及びNbから選ばれる何れか1種類以上とを含むこと金属であることが好ましい。さらに具体的には、CoW系合金、CoMo系合金、CoTa系合金、CoNb系合金、NiW系合金、NiMo系合金、NiTa系合金、NiNb系合金、FeW系合金、FeMo系合金、FeTa系合金、FeNb系合金、RuW系合金、RuMo系合金、RuTa系合金、RuNb系合金、ReW系合金、ReMo系合金、ReTa系合金、ReNb系合金であることが好ましい。
第2の接合層63は導電体からなり、第1の接合層と同様の理由で金属を用いることが好ましく、例えば、Au、Ag、Ir、Pt、Pd、Rh、Ru,Re、Cu等の単体金属か、或いはこれらの金属を少なくとも2種類以上含む合金を用いることが好ましい。
第2のアモルファス層62と第2の接合層63との間には、該第2の接合層63の結晶性を高めるために、図示略の結晶性向上層を設けても良い。しかしながら、これらの層を設ける場合においても、その層を構成する単体金属或いは合金の格子構造、及び格子定数が、六方晶系でa=2.53Å〜3.79Å、或いは面心立方晶系でa=3.58Å〜5.36Åである必要がある。結晶性向上層にはPt、Ru、Re、Os、Rh、Ir、Pd、Ti、Hf、Zrなどもちいることができるが、特にPtを用いることが良子な(111)が得られるので好ましい。
アモルファス層を用いた場合、面垂直方向の結晶性を制御することは可能であるが、面内方向の結晶性を制御することはできない。面垂直方向に加えて、面内方向の結晶性を制御することにより、さらに接合強度を向上させることができる。
このような面垂直方向と面内方向の制御は、単結晶基板を用いることにより可能であるが、第1の接合層との接合を考慮すると、シリコン単結晶の(111)面を用いることが好ましい。
図7に示す第2の積層体2Aは、シリコン単結晶の(111)面を用いた例である。
第2の基板21には、導電性を有し、且つ、単結晶を有していれば、どのような物質も用いることができるが、導電性を有するシリコン単結晶の(111)面を用いることが好ましい。
シリコン単結晶の(111)面の原子配列は、GaN(00・1)面の原子配列と同じであるので、Au,Ag,Cu,Pt,Pd,Rh,Cu,Ir等の面心立方構造(111)面、Ru,Re等の六法最密充填の(00・1)を配向させやすい。しかしながら、面心立方構造のAuの格子定数aが4.08Åなのに対して、Siの格子定数aは5.43Åと25%もずれているために、面心立方構造の(111)面を配向させることは容易ではない。Ru,Re等の六法最密充填に関しても、格子定数が大きく異なるため、(00・1)を配向させることは容易ではない。
Au,Ag,Cu,Pt,Pd,Rh,Cu,Ir等の面心立方構造(111)面、及びRu,Re等の六法最密充填の(00・1)を、Si(111)上に成長させるための方法として、以下に説明する2つの方法が挙げられる。
一つ目の方法として、(111)面を有するシリコン単結晶基板をRCA洗浄等で十分に基板表面を洗浄した後、希フッ酸などで表面を水素終端させ、その後、超高真空を有する成膜装置を用いて成膜することが挙げられる。
希フッ酸の濃度は、0.1〜2wt%程度の範囲が好ましく、1〜20分程度の処理を行なうことにより、(111)面を有するシリコン単結晶基板表面を水素終端させることができる。この際、成膜中に酸素や窒素等の不純物ガスあると、きれいな洗浄面が保たれないので、真空装置の到達真空度は高いほう好ましく、1.0×10−4〜1.0×10−8Paの範囲であることが好ましい。より好ましい到達真空度は、5.0×10−5〜1.0×10−6Paの範囲である。
なお、高真空であればあるほど、エピタキシャル成長がしやすくなるものの、真空装置で1.0×10−8Paを達成するためには、大きな排気量を有する排気系が必要になり、また、真空装置を長時間ベーキングしなければならない等、効率性に欠けることから、到達真空度は上記範囲とすることが好ましい。
(111)面を有するシリコン単結晶基板表面が水素終端されている場合、1.0×10−4よりも高真空、より好ましくは5.0×10−5Paより高真空であれば、良好なエピタキシャル成長を実現することができる。
また、AgはSiとはシリサイドを形成しないので、この組み合わせであれば、(111)面を有するシリコン単結晶基板表面上に、良好なエピタキシャル成長を最も容易に実現することができる。
(111)面を有するシリコン単結晶基板表面上にAgを成膜する場合、そのままでも接合層として使用することができるが、接合層に用いる材料としては、より酸化されにくいAuを用いることがより好ましい。この場合、AgとAuは全率固溶するので相互拡散が生じてしまう。これを防ぐために、相互拡散防止層として、Pt、Ru、Re、Os、Rh、Ir、Pd、Ti(六方最密充填構造 a=2.95Å)、Hf(六方最密充填構造 a=3.20Å)、Zr(六方最密充填構造 a=3.23Å)等を用いることができる。
もう一つの方法としては、格子整合層(図7の符号22参照)を用いることが挙げられる。
格子整合層22は、六方最密充填構造を有し、Si(111)面の対応する一辺の長さa/√2の3.84Åとのずれが20%以内であることが、Si(111)面上に六方最密充填構造の(00・1)が配向するので好ましい。また、Siは単結晶を使用するので、格子定数の差が20%以内であれば、接合面内方向に結晶方位を揃えることができる。
格子整合層22としては、Hf(六方最密充填構造、a=3.20Å)、Mg(六方最密充填構造、a=3.21Å)、Zr(六方最密充填構造、a=3.23Å)を用いることがSi(111)面の対応する一辺の長さa/√2の3.84Åとのずれが20%以内であるので好ましい。
格子整合層22を成膜する前に、Si基板(第2の基板21)上から表面酸化膜を除去することが好ましい。Si基板上に表面酸化膜が存在すると、Si(111)面を反映した結晶成長が著しく阻害されるので、除去することが好ましい。表面酸化膜を除去する方法としては、真空装置内でバイアスエッチング等の方法を用いて行うことが好ましい。
また、格子整合層としてHf,Mg,Zrを用いた場合、格子整合層Hf,Mg,Zrの(00・1)配向上に六方晶系の(00・1)面が配向するためには、格子定数の差が20%以内であることが好ましい。この範囲内であれば、接合面垂直方向に結晶方向を揃えることができる。従って、第2の接合層に用いる六方晶系の格子定数はa=2.58Å〜3.84Åが好ましい。なお、配向が(00・1)であるので、格子定数cはどのような値をとっても構わない。
面心立方晶系の(111)面は、図5(b)に示すように、六方晶系の(00・1)面(図5(a))と同じ配列の結晶面を取る。面心立方晶系の格子定数aの1/√2が、六方晶系の格子定数aに相当する。六方晶系の場合と同様、格子定数の差が20%以内であることが好ましいので、第2の接合層に用いる面心立方晶系の格子定数はa=3.65Å〜5.42Åであることが好ましい。この範囲であれば、格子整合層上に、接合面垂直及び接合面内の結晶方位を揃えることができる。
第2の基板21にシリコン単結晶基板を用いた場合でも、第2の接合層23には、Au,Ag,Ir,Pt,Pd,Rh,Ru,Re,Cuなどの単体金属、或いはこれら金属を少なくとも2種類以上含む合金を用いることが好ましいが、格子整合層22との配向性を考慮すると、Au,Ag,Ir,Pt,Pd,Rh,Ru,Re等の単体金属、或いはこれら金属を少なくとも2種類以上含む合金を用いることがさらに好ましい。但し、Cuを成膜する場合は、格子整合層上にAu等を成膜し、その後、Cuを成膜することにより第2の接合層2として用いることができる。
オーミックコンタクト層、反射層、相互拡散防止層、第1の接合層、第2の接合層、格子整合層の成膜方法としては、蒸着法、スパッタ法、CVD法等、公知の成膜方法を用いることができるが、良好な結晶得るためには、成膜時のエネルギーの大きいスパッタ法を用いることが好ましい。
反射層、相互拡散防止層、第1の接合層、第2の接合層、格子整合層の膜厚は、特に限定されないが、良好な結晶性を得るためには1nm以上であることが好ましい。膜厚が厚くなることにより、特に結晶性が劣化するようなことは無いので上限は限定されないが、生産性の観点から10μm以下であることが好ましい。
上述したオーミックコンタクト層、反射層、相互拡散防止層、第1の接合層、第2の接合層、格子整合層の成膜方法としては、蒸着法、スパッタ法、CVD法等、公知の成膜方法を用いることができるが、良好な結晶得るためには、成膜時のエネルギーの大きいスパッタ法を用いることが好ましい。
また、反射層、相互拡散防止層、第1の接合層、第2の接合層、格子整合層の膜厚は特に限定されないが、良好な結晶性を得るためには1nm以上であることが好ましい。膜厚が厚くなることによって結晶性が劣化することは特に無いので、上限は限定されないが、生産性の観点から、膜厚は10μm以下であることが好ましい。
「正極及び負極」
第1の基板11を剥離した後、研磨法、エッチング法などによってバッファ層を除去し、n型半導体層13を露出させた後、該n型半導体層13上に負極25を形成する。負極としては、各種組成及び構造の負極が公知であり、これら公知の負極を何ら限なく用いることが出来る。
また、第2の基板21の表面(図9において下側)には正極24を形成する。
正極24としては、Au、Al、Ni及びCu等の材料を用いた各種構造が公知であり、これら公知の材料を何ら制限なく用いることが出来る。
正極及び負極の各電極を形成した後、素子を分割する。分割方法としてはレーザスクライブ法、ダイシング法など公知の技術を何ら制限なく用いることが出来る。
[GaN系半導体発光素子の製造方法]
本発明のGaN系半導体発光素子の製造方法は、上述した図1の工程図に示すように、第1の基板11上に少なくともn型半導体層13、発光層14、及びp型半導体層15のGaN系半導体からなる各層を順に積層し、次いで、n型半導体層13、発光層14、及びp型半導体層15を覆い、且つ、p型半導体層15表面の少なくとも一部に開口部(図2の符号41を参照)を有するように保護膜10を形成した後、前記開口部から露出するp型半導体層上15あるいは該p型半導体層15上に形成される電極層(符号16、17及び18参照)上に、保護膜10よりも突き出るようにして導電体からなる第1の接合層19を積層することにより、第1の積層体1Aを形成する工程(図1(a))と、導電性を有する第2の基板21上に少なくとも導電体からなる第2の接合層23を積層することにより、第2の積層体2Aを形成する工程(図1(b))と、第1の積層体1Aと第2の積層体2Aとを、第1の接合層19と第2の接合層23とを接合させることにより一体化させる工程(図1(c))と、第1の積層体1Aから第1の基板11を除去する工程(図1(d))と、を備えて概略構成されている。
本発明の製造方法では、図2(及び図3〜4)に示すように、第1の接合層19を保護膜10よりも第2の基板側(図9参照)に突き出して形成している(図1(a)の工程)。
これにより、第1の積層体1Aに備えられた第1の接合層19と、第2の積層体2Aに備えられた第2の接合層23とを接合する際、保護膜10よりも突き出るようにして形成された第1の接合層19が、第2の接合層23と高い接合強度で確実に接合され、第1の積層体1Aと第2の積層体2Aとが強固に一体化されるとともに、両積層体間を確実に導通させることができる。
なお、図2〜4、図6、7、9に示す例では、説明の都合上、GaN系半導体発光素子が単体に分割された状態のものを示しているが、工業的生産的には、例えば図10に示すように、第1の基板11A上に上記各層が複数並んで積層されてなる第1の積層体1Dと、第2の基板31上に上記各層が積層されてなる第2の積層体2Cとを接合した後、ダイシング等によって分割し、単体のGaN系半導体発光素子とすることができる。
本発明の製造方法では、例えば、図2に示す第1の接合層19と第2の接合層23を実質的に同一材質とし、且つ、接合面垂直方向の結晶方位が互いに同一となるようにして形成する方法としても良い。また、第1の接合層19と第2の接合層23を同一の結晶構造とし、且つ、接合面垂直方向及び接合面内方向の結晶方位を同一方位となるようにして形成する方法としても良い。
上述の構成とすることにより、第1の接合層と第2の接合層との接合強度が、より一層高められる。
なお、本発明の製造方法では、保護膜10を、前記p型半導体層上あるいは該p型半導体層上に形成される電極層上の一部を覆うようにして形成する方法としても良い。
また、第1の積層体19を形成する工程は、第1の基板19にサファイアからなる基板を用いて行う方法とすることができる。
図8(a)、(b)は、図2に示すような第1の積層体1Aと、図7に示すような第2の積層体2A(あるいは、図6に示すような第2の積層体2B)とを接合して一体化する際の工程を説明する模式図である。図中、81は基板ホルダー、82は接合するサンプル(例えば、図2に示す第1の積層体1A、及び図7に示す第2の積層体2A等)、83は不活性ガス中性原子ビーム源である。
第1の積層体と第2の積層体とを接合する方法としては、第1の接合層と第2の接合層とを、真空中で各接合層表面が活性化された状態(ダングリングボンドが剥き出しになった状態)で接合する方法であれば、どのような方法を用いることも可能であるが、不活性ガスイオンビーム、又は不活性ガス中性原子ビームを照射した後、接合面を重ね合わせる方法とすることが好ましい。
各接合面に不活性ガスイオンビーム、又は不活性ガス中性原子ビームを照射した後、接合面同士を重ね合わせるまでには一定時間(例えば1秒〜60秒)を要するので、ガスの再付着による接合層表面の汚染が心配される。このため、真空装置内の到達真空度を10−4Pa以下として、不純物ガス量を低減させることが好ましい。さらに好ましくは10−5Pa以下である。
また、第1の接合層と第2の接合層とを接合する際には、加圧することが接合強度を向上させる点で好ましい。加圧圧力は0.1〜100MPaの範囲であることが好ましい。加圧圧力が0.1MPa未満では、圧力が弱すぎて十分な接合強度が得られない。また、加圧圧力が100MPaを超えると、基板を損傷する恐れがある。加圧圧力は、さらに好ましくは1〜10MPaの範囲である。
不活性ガスには、不活性であればどのようなガスも使用することが可能であるが、He、Ne、Ar、Kr、Xeを用いることが好ましい。中でも、Arは低コストで入手できるので、さらに好ましい。
接合時の接合強度、及び接合界面の抵抗成分を低くするためには、第1の接合層と第2の接合層が実質的に同一物質であり、且つ、接合面垂直方向の結晶方位が同一であることが好ましい。
本発明において、実質的に同一物質とは、第1の接合層及び第2の接合層における同一物質の濃度がともに50at%以上であり、且つ、同じ結晶構造を有し、その格子定数差が5%以内であるものと定義される。
また、第1の接合層と第2の接合層は、結晶構造が同一で、第1の接合層の格子定数と第2の接合層の格子定数の差が5%以内であることがより好ましい。さらに、第1の接合層と第2の接合層が同一物質であれば、より好ましい。
例えば、第1の接合層がAu(111)面であれば、第2の接合層がAu(111)であることが最も好ましい。
第1の基板を剥離する方法としては、研磨法、エッチング法、レーザリフトオフ法等、公知の技術を何ら制限なく用いることが出来る。
レーザリフトオフ法を用いる場合は、KrFエキシマレーザ(波長248nm)、又はArFエキシマレーザ(波長193nm)を用いることが好ましい。
[ランプの構成]
本発明の発光素子は、当業者周知の方法を用いてなんら制限無くLEDランプとして構成することができる。
図11は、本発明のランプの一例を模式的に示した断面図であり、このランプ7は、図9に示す本発明の上下電極型のGaN系半導体からなる発光素子1が砲弾型に実装されたものである。図11において、符号71、72はフレームを示し、符号73はワイヤー、符号74はモールドを示している。
図11に示すランプ7は、図9に示す本発明のGaN系半導体発光素子1を用いて、従来公知の方法により製造することができる。具体的には、例えば、2本のフレームの内の一方(図11ではフレーム72)に発光素子1を銀ペーストなどの導電性接着材で接着し、発光素子1の負極(図9に示す符号25参照)を、金等の材質からなるワイヤー73でフレーム71に接合した後、透明な樹脂からなるモールド74で発光素子1の周辺をモールドすることにより、図11に示すような砲弾型のランプを作成することができる。
なお、本発明のランプは上記の構成には限定されず、例えば、本発明の発光素子と蛍光体を有するカバーとを組み合わせることにより、白色のランプを構成することもできる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
次に、本発明の発光素子及びそれを用いたランプを、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
[実施例1]
(GaN系半導体発光素子の作製方法)
図2に示すようなサファイアからなる第1の基板11上に、AlNからなる図示略のバッファ層を介して、窒化ガリウム系化合物半導体層を積層した。この窒化ガリウム系化合物半導体層は、厚さ4μmのアンドープGaNからなる下地層(GaN層12)、厚さ2μmのGeドープn型GaNコンタクト層及び厚さ0.02μmのn型In0.1Ga0.9Nクラッド層がこの順序で積層されたn型半導体層13、厚さ16nmのSiドープGaN障壁層および厚さ2.5nmのIn0.06Ga0.94N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層14、および厚さ0.01μmのMgドープp型Al0.07Ga0.93Nクラッド層と厚さ0.18μmのMgドープp型Al0.02Ga0.98Nコンタクト層がこの順序で積層されたp型半導体層15からなり、各層をこの順で積層して形成した。
この構造において、n型GaNコンタクト層のキャリア濃度は1×1019cm−3であり、GaN障壁層のSiドープ量は1×1017cm−3であり、p型AlGaNコンタクト層のキャリア濃度は5×1018cm−3であり、p型AlGaNクラッド層のMgドープ量は5×1019cm−3であった。
また、窒化ガリウム系化合物半導体層の積層(図1の符号12、13、14、15)は、MOCVD法により、当該技術分野においてよく知られた通常の条件で行なった。
次に、p型コンタクト層上に、厚さ1.5nmのPt層を、オーミックコンタクト層16としてスパッタ法により成膜した。
次に、反射層17としてAgを20nm、相互拡散防止層18としてPtを20nm、この順番でスパッタ法により成膜した。
次に、公知のフォトリソグラフィー法を用いて、ドライエッチングによりバッファ層に至るまで窒化物系半導体を掘り、分割した。この際、レジストをテーパ状にすることにより、窒化物系半導体側面もテーパ形状とした。
次に、公知のフォトリソグラフィー法を用いて、保護膜10としてAlをCVD法により50nm成膜した。この際、相互拡散防止層18上の外周部を、Alからなる保護膜10によって、面積比で20%覆うようにして形成した。
そして、公知のフォトリソグラフィー法を用いて、第1の接合層19として、Auを70nm成膜した。Auは、相互拡散防止層18上の、保護膜10(Al)が形成されている以外の部分に形成した。
このようにして、図2に示すような、第1の積層体1Aを作製した。
次に、図7に示すような、表面に(111)面を有するSi単結晶からなる第2の基板21に、Agを50nm、相互拡散防止層としてPtを20nm、第2の接合層23としてAuを20nm、この順でスパッタにより成膜した。なお、Si基板(第2の基板61)にAgを成膜する前にRCA洗浄を実施し、希フッ酸(0.5wt%)を用いて10分間処理した。また、スパッタ装置の到達真空度は1.0×10−5Paであった。
このようにして作製した、図7に示すような第2の積層体2Aについて、Si(111)に成膜したAgの配向性を調べるため、Si(111)にAgを20nm成膜した段階でのin−plane X線測定を実施した。図14のグラフに、2θ/Φの測定結果を示す。Ag(220)ピークが確認できるので、面垂直方向にAg(111)配向しているといえる。また、図15のグラフに、2θをAg(220)ピークに固定したときのΦ測定の結果を示す。6つのピークが等間隔であり、6回対象性を示していることが分かる。このことから、Si(111)上にAgがエピタキシャル成長しているといえる。
次に、第1の積層体1Aと、第2の積層体2Aとを、真空装置内において、各接合面同士(第1の整合層19及び第2の接合層23)を重ね合わせて接合させた。この際、真空装置内の到達真空度は1.0×10−5Pa、Arガス中性原紙ビームを1分間照射した後、5MPaの圧力で加圧して接合させた。なお、接合時及び接合前後の何れにおいても、加温処理は施さなかった。
次に、上述の状態で接合された各積層体から、レーザリフトオフ法を用いてサファイア基板(第1の基板11)を除去した。レーザリフトオフにはArFエキシマレーザを用い、1ショットあたりのレーザ照射面積を700μm×700μmとして、1000mJ/cmのエネルギー密度で実施した。
次いで、ドライエッチング法により、厚さ4μmのアンドープGaNからなる下地層(GaN層12)を除去し、n型半導体層13を露出させた。
次いで、n型半導体層13の表面に、図示略のITO(SnO:10wt%)を400nm、蒸着により成膜した。次いで、ITO表面上の中央部に、Cr(40nm)、Ti(100nm)、Au(1000nm)からなる負極25を、蒸着法により成膜した。なお、負極25のパターンは、公知のフォトリソグラフィー技術及びリフトオフ技術を用いて形成した。
また、第2の基板21表面には、Au(1000nm)からなる正極24を、蒸着法により成膜した。
そして、上述の積層体をダイシングにより分割し、350μm角の窒化物系半導体素子とした。
(配向性の測定)
第一の接合層19の配向性をしらべるため、相互拡散防止層18を成膜後、Auを70nm成膜した試料のin−plane X線測定を実施した。これは、基板等からの情報が入らないようにAuを全面に成膜する必要性があるからである。図12のグラフに、2θ/Φの測定結果を示す。Au(220)ピークが確認できるので、面垂直方向にAu(111)配向しているといえる。また、図13のグラフに、2θをAu(220)ピークに固定した際のΦ測定の結果を示す。6つのピークが等間隔であり、6回対象性を示していることが分かる。このことから、p型コンタクト層上に、Auがエピタキシャル成長しているといえる。
(素子特性の評価)
得られた窒化物系半導体発光素子について、TO−18缶パッケージに実装して、テスターを用いて印加電流20mAにおける発光出力を測定した。
また、密着性を評価するため、ダイシングによって窒化物系半導体素子に分割する前に、膜剥離試験を実施した。剥離試験はJISに規定された方法(JIS H8062−1992)に、ヒートショック試験を組み合わせた加速試験を採用した。
まず、窒化物系半導体素子に、カッターナイフを用いて直線状の引っかき傷を1mm間隔の碁盤目状に入れた。この引っかき傷の深さは、第2の基板21表面に到達する深さとした。次いで、これを400℃の温度のオーブン内で30分加熱した後、20℃の温度に水中で急冷し、乾燥させた。
次いで、引っかき傷を入れた窒化物系半導体素子表面部分に粘着テープ(ニチバン製、セロハンテープ、幅12mm)を貼り付け、これを隙間無く密着させた後、テープを窒化物系半導体素子表面から引き剥がした。この際、引っかき傷によって区画された1mm四方の窒化物系半導体素子表面区画100個の内、引き剥がされずに残った区画を計数した。即ち、残った区画が100個であれば、膜剥がれが無いものと判断できる。
実施例1の発光素子の発光出力は17mW、駆動電圧は3.2V、剥離試験残留区画数は100であった。
[実施例2]
第1の接合層としてAuを150nmスパッタにより成膜した。Auは、Al成膜部も含めて相互拡散防止膜上に公知のフォトリソグラフィー技術を用いて成膜した。
次いで、スパッタ装置内で逆スパッタすることによりAuの平坦化を実施した。この際、Auを逆スパッタにより80nmエッチングして平坦化した。
上記以外は、実施例1と同様に窒化物系半導体発光素子を作製し、実施例1と同様に評価した。
Auの配向性を調べるため、in−plane X線測定を実施して2θ/Φを測定したところ、実施例1と同様、Au(220)ピークが確認できるので、面垂直方向にAu(111)配向しているといえる(図12のグラフ参照)。また、2θをAu(220)ピークに固定した際のΦを測定したところ、6つのピークが等間隔であり、6回対象性を示していることが分かる(図13のグラフ参照)。このことから、p型コンタクト層上に、Auがエピタキシャル成長しているといえる。
また、実施例2の発光素子の発光出力は17mW、駆動電圧は3.0V、剥離試験残留区画数は100であった。
[比較例1]
第1の接合層としてAuを成膜した後、公知のフォトリソグラフィー法を用いて、保護膜としてAlをCVD法により50nm成膜した。第1の接合層上の外周部には、Alからなる保護膜を、面積比で20%覆うように形成した(図17を参照)。
上記以外は、実施例1と同様にして窒化物系半導体発光素子を作製し、実施例1と同様に評価した。
比較例1の発光素子の発光出力は10mW、駆動電圧は6.2V、剥離試験残留区画数は20であった。
[比較例2]
表面に(111)面を有するSi単結晶からなる第2の基板に、Crを50nm、第2の接合層としてAuを20nm、この順でスパッタにより成膜した以外は、実施例1と同様にして窒化物系半導体発光素子を作製し、実施例1と同様に評価した。
Auの配向性を調べるため、in−plane X線測定を実施し、2θをAu(220)に固定した際のΦの測定の結果を図16のグラフに示す。図16のグラフにおいて、ピークが観察されないことから、6回対象性を示していないことが分かる。また、out−plane X線測定(θ/2θ法)により、Au(111)、Au(220)、Au(200)のピークが観察され、面垂直方向にも一軸配向性を示していないことが分かる。
また、比較例2の発光素子の発光出力は13mW、駆動電圧は4.6V、剥離試験残留区画数は58であった。
実施例1に示すように、保護膜よりも第2の基板側に突き出して第1の接合層を成膜し、また、第1の接合層及び第2の接合層が同一材料(Au)であるとともに、接合面垂直方向の結晶方位が互いに略同一とされた本発明の発光素子は、良好な発光出力、駆動電圧、密着性を示していることが分かる。
さらに、実施例2に示すように、接合層同士の接合面積を増加させた発光素子は、駆動電圧が低くなっていることがわかる。
これに対し、保護膜を第1の接合層上に形成した比較例1の発光素子では、接合層同士の密着性が悪く、且つ、ほとんど金属部分が接触していないために駆動電圧が大幅に上昇していることが分かる。
また、第1の接合層(Au)と第2の接合層(Cr)とを異なる材料から構成し、また、接合面垂直方向の結晶方位がそれぞれ異なる比較例2の発光素子では、接合層同士の密着性が悪く、実施例1及び2の発光素子に比べて発光出力が低くなっているとともに、駆動電圧が大幅に上昇していることが分かる。
以上の結果により、本発明のGaN系半導体発光素子が、接合層間の密着性に優れ、高い素子特性を有していることが明らかである。
本発明のGaN系半導体発光素子の製造方法の一例を説明する図であり、工程図を示す概略図である。 本発明のGaN系半導体発光素子の一例を模式的に説明する図であり、第1の積層体の断面構造を示す概略図である。 本発明のGaN系半導体発光素子の他例を模式的に説明する図であり、第1の積層体の断面構造を示す概略図である。 本発明のGaN系半導体発光素子の他例を模式的に説明する図であり、第1の積層体の断面構造を示す概略図である。 本発明のGaN系半導体発光素子の一例を模式的に説明する図であり、接合層の結晶構造を示す概略図である。 本発明のGaN系半導体発光素子の一例を模式的に説明する図であり、第2の積層体の断面構造を示す概略図である。 本発明のGaN系半導体発光素子の他例を模式的に説明する図であり、第2の積層体の断面構造を示す概略図である。 本発明のGaN系半導体発光素子の製造方法の一例を説明する図であり、第1の接合層と第2の接合層とを接合させて一体化させる工程を示す概略図である。 本発明のGaN系半導体発光素子の一例を模式的に説明する図であり、第1の積層体と第2の積層体とを結合させた発光素子の断面構造を示す概略図である。 本発明のGaN系半導体発光素子の製造方法の一例を模式的に説明する図であり、結合前の第1の積層体及び第2の積層体を示す断面図である。 本発明のランプの一例を模式的に説明する図であり、図9に示すGaN系半導体発光素子を用いて構成したランプを示す概略図である。 本発明のGaN系半導体発光素子の実施例について説明する図であり、X線測定装置で2θ/Φを測定し、Auの配向性を調べた結果を示すグラフである。 本発明のGaN系半導体発光素子の実施例について説明する図であり、X線測定装置で、2θをAu(220)ピークに固定してΦを測定し、Auの配向性を調べた結果を示すグラフである。 本発明のGaN系半導体発光素子の実施例について説明する図であり、X線測定装置で2θ/Φを測定し、Auの配向性を調べた結果を示すグラフである。 本発明のGaN系半導体発光素子の実施例について説明する図であり、X線測定装置で、2θをAu(220)ピークに固定してΦを測定し、Auの配向性を調べた結果を示すグラフである。 本発明のGaN系半導体発光素子の実施例について説明する図であり、比較例の発光素子を用いて、X線測定装置で、2θをAu(220)ピークに固定してΦを測定し、Auの配向性を調べた結果を示すグラフである。 従来のGaN系半導体発光素子を説明する概略図である。
符号の説明
1…発光素子、1A、1B、1C、1D…第1の積層体、2A、2B、2C…第2の積層体、7…ランプ、10…保護膜、11、11A…第1の基板、13…n型半導体層、14…発光層、15…p型半導体層、19、39、59…第1の接合層、21、61…第2の基板、23、63…第2の接合層、41、42、43…開口部

Claims (16)

  1. GaN系半導体からなる各層を備えるGaN系半導体発光素子の製造方法であって、
    第1の基板上に少なくともn型半導体層、発光層、及びp型半導体層のGaN系半導体からなる各層を順に積層し、次いで、前記n型半導体層、発光層、及びp型半導体層を覆い、且つ、p型半導体層表面の少なくとも一部に開口部を有するように保護膜を形成した後、前記開口部から露出するp型半導体層上あるいは該p型半導体層上に形成される電極層上に、前記保護膜よりも突き出るようにして導電体からなる第1の接合層を積層することにより、第1の積層体を形成する工程と、
    導電性を有する第2の基板上に少なくとも導電体からなる第2の接合層を積層することにより、第2の積層体を形成する工程と、
    前記第1の積層体と第2の積層体とを、前記第1の接合層と第2の接合層とを接合させることにより一体化させる工程と、
    前記第1の積層体から第1の基板を除去する工程と、
    を備えていることを特徴とするGaN系半導体発光素子の製造方法。
  2. 前記第1の接合層と前記第2の接合層を実質的に同一材質とし、且つ、接合面垂直方向の結晶方位が互いに略同一となるようにして形成することを特徴とする請求項1に記載のGaN系半導体発光素子の製造方法。
  3. 前記第1の接合層と前記第2の接合層を同一の結晶構造とし、且つ、接合面垂直方向及び接合面内方向の結晶方位が互いに略同一となるようにして形成することを特徴とする請求項1に記載のGaN系半導体発光素子の製造方法。
  4. 前記第1の積層体と第2の積層体とを一体化させる工程は、前記第1の接合層及び第2の接合層の各接合面に真空中で不活性ガスイオンビーム又は不活性ガス中性原子ビームを照射した後、前記第1の接合層及び第2の接合層の各接合面を重ね合わせることによって行なわれることを特徴とする請求項1〜3の何れか1項に記載のGaN系半導体発光素子の製造方法。
  5. 前記保護膜を、前記p型半導体層上あるいは該p型半導体層上に形成される電極層上の一部を覆うようにして形成することを特徴とする請求項1〜4の何れか1項に記載のGaN系半導体発光素子の製造方法。
  6. 前記第1の積層体を形成する工程は、前記第1の基板にサファイアからなる基板を用いて行なわれることを特徴とする請求項1〜5の何れか1項に記載のGaN系半導体発光素子の製造方法。
  7. GaN系半導体からなる各層を備えるGaN系半導体発光素子であって、
    少なくともn型半導体層、発光層、及びp型半導体層のGaN系半導体からなる各層が順に積層されており、且つ、前記n型半導体層、発光層、及びp型半導体層を覆うように保護膜が形成されているとともに、前記p型半導体層上あるいは該p型半導体層上に形成される電極層上に、導電体からなる第1の接合層が形成されている第1の積層体と、
    導電性基板上に各層が積層され、少なくとも導電体からなる第2の接合層が形成されている第2の積層体とを有し、
    前記第1の接合層と第2の接合層とが接合されることにより、前記第1の積層体と第2の積層体とが一体化されてなることを特徴とするGaN系半導体発光素子。
  8. 前記第1の接合層と第2の接合層が実質的に同一材質からなり、且つ、接合面垂直方向の結晶方位が略同一となるように形成されていることを特徴とする請求項7に記載のGaN系半導体発光素子。
  9. 前記第1の接合層と前記第2の接合層が同一の結晶構造であり、且つ、接合面垂直方向及び接合面内方向の結晶方位が略同一となるように形成されていることを特徴とする請求項7に記載のGaN系半導体発光素子。
  10. 前記保護膜が、酸化シリコン、酸化アルミニウム、窒化シリコン、及び窒化アルミニウムの内、少なくとも何れか1種以上からなることを特徴とする請求項7〜9の何れか1項に記載のGaN系半導体発光素子。
  11. 前記第1の接合層が、Au、Ag、Cu、Pt、Pd、Rh、Cu、Ir、Ru、及びReの内、少なくとも何れか1種以上の金属からなることを特徴とする請求項7〜10の何れか1項に記載のGaN系半導体発光素子。
  12. 前記導電性基板がシリコンからなることを特徴とする請求項7〜11の何れか1項に記載のGaN系半導体発光素子。
  13. 前記導電性基板が金属からなることを特徴とする請求項7〜11の何れか1項に記載のGaN系半導体発光素子。
  14. 前記導電性基板をなす金属がCu系合金であることを特徴とする請求項13に記載のGaN系半導体発光素子。
  15. 請求項1〜6の何れか1項に記載の製造方法によって得られるGaN系半導体発光素子。
  16. 請求項7〜15の何れか1項に記載のGaN系半導体発光素子を備えたことを特徴とするランプ。
JP2006119208A 2006-04-24 2006-04-24 GaN系半導体発光素子の製造方法 Active JP5446059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006119208A JP5446059B2 (ja) 2006-04-24 2006-04-24 GaN系半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006119208A JP5446059B2 (ja) 2006-04-24 2006-04-24 GaN系半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007294579A true JP2007294579A (ja) 2007-11-08
JP5446059B2 JP5446059B2 (ja) 2014-03-19

Family

ID=38764917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006119208A Active JP5446059B2 (ja) 2006-04-24 2006-04-24 GaN系半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP5446059B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088498A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び半導体装置の作製方法
JP2009158939A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010251390A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 発光ダイオード及びその製造方法
JP2011119383A (ja) * 2009-12-02 2011-06-16 Stanley Electric Co Ltd 半導体発光装置および半導体発光装置の製造方法
JP2011187737A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体発光装置および半導体発光装置の製造方法
JP2011187556A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP2012028779A (ja) * 2010-07-23 2012-02-09 Lg Innotek Co Ltd 発光素子、これを含む発光素子パッケージ及び照明システム
JP2013122943A (ja) * 2011-12-09 2013-06-20 Stanley Electric Co Ltd 半導体素子とその製造方法
WO2013188574A2 (en) 2012-06-14 2013-12-19 Tivra Corporation Multilayer substrate structure and method and system of manufacturing the same
JP2014032985A (ja) * 2012-08-01 2014-02-20 Rohm Co Ltd 半導体装置およびその製造方法
JP2014041964A (ja) * 2012-08-23 2014-03-06 Sharp Corp 窒化物半導体発光素子の製造方法および窒化物半導体発光素子
JP2015082628A (ja) * 2013-10-24 2015-04-27 スタンレー電気株式会社 半導体発光装置
US9487885B2 (en) 2012-06-14 2016-11-08 Tivra Corporation Substrate structures and methods
US9879357B2 (en) 2013-03-11 2018-01-30 Tivra Corporation Methods and systems for thin film deposition processes
CN112670159A (zh) * 2020-12-14 2021-04-16 西安电子科技大学 一种铪基AlN厚膜及其制备方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125917A (ja) * 1987-11-11 1989-05-18 Sharp Corp 化合物半導体基板
JPH02239200A (ja) * 1989-03-10 1990-09-21 Natl Res Inst For Metals 単結晶モリブデンの拡散接合方法
JPH05198529A (ja) * 1992-01-20 1993-08-06 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶の作成方法
JPH0952800A (ja) * 1995-08-14 1997-02-25 Natl Res Inst For Metals 単結晶金属間化合物材料の拡散接合方法
JPH1092702A (ja) * 1996-09-18 1998-04-10 Agency Of Ind Science & Technol シリコンウェハーの常温接合法
JP2001244503A (ja) * 1999-12-21 2001-09-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2003234370A (ja) * 2002-02-07 2003-08-22 Fujitsu Ltd 電子部品の接続方法及びそれにより得られた接続構造体
JP2004266240A (ja) * 2002-07-08 2004-09-24 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2004281445A (ja) * 2003-03-12 2004-10-07 Sanyo Electric Co Ltd 積層型発光ダイオード素子
JP2004337928A (ja) * 2003-05-15 2004-12-02 Ayumi Kogyo Kk 基板接合装置および基板接合方法
JP2005033197A (ja) * 2003-06-20 2005-02-03 Nichia Chem Ind Ltd 窒化物半導体素子
JP2005123522A (ja) * 2003-10-20 2005-05-12 Canon Inc 面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法
JP2005191556A (ja) * 2003-12-02 2005-07-14 Bondotekku:Kk ガス封入金接合方法及び装置
JP2005259768A (ja) * 2004-03-09 2005-09-22 Sanyo Electric Co Ltd 発光素子およびその製造方法
JP2005303287A (ja) * 2004-03-18 2005-10-27 Showa Denko Kk Iii族窒化物半導体発光素子、その製造方法及びledランプ
JP2006013381A (ja) * 2004-06-29 2006-01-12 Shin Etsu Handotai Co Ltd 発光素子

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125917A (ja) * 1987-11-11 1989-05-18 Sharp Corp 化合物半導体基板
JPH02239200A (ja) * 1989-03-10 1990-09-21 Natl Res Inst For Metals 単結晶モリブデンの拡散接合方法
JPH05198529A (ja) * 1992-01-20 1993-08-06 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶の作成方法
JPH0952800A (ja) * 1995-08-14 1997-02-25 Natl Res Inst For Metals 単結晶金属間化合物材料の拡散接合方法
JPH1092702A (ja) * 1996-09-18 1998-04-10 Agency Of Ind Science & Technol シリコンウェハーの常温接合法
JP2001244503A (ja) * 1999-12-21 2001-09-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2003234370A (ja) * 2002-02-07 2003-08-22 Fujitsu Ltd 電子部品の接続方法及びそれにより得られた接続構造体
JP2004266240A (ja) * 2002-07-08 2004-09-24 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2004281445A (ja) * 2003-03-12 2004-10-07 Sanyo Electric Co Ltd 積層型発光ダイオード素子
JP2004337928A (ja) * 2003-05-15 2004-12-02 Ayumi Kogyo Kk 基板接合装置および基板接合方法
JP2005033197A (ja) * 2003-06-20 2005-02-03 Nichia Chem Ind Ltd 窒化物半導体素子
JP2005123522A (ja) * 2003-10-20 2005-05-12 Canon Inc 面発光型ダイオード、面発光型ダイオードアレイ及びその製造方法
JP2005191556A (ja) * 2003-12-02 2005-07-14 Bondotekku:Kk ガス封入金接合方法及び装置
JP2005259768A (ja) * 2004-03-09 2005-09-22 Sanyo Electric Co Ltd 発光素子およびその製造方法
JP2005303287A (ja) * 2004-03-18 2005-10-27 Showa Denko Kk Iii族窒化物半導体発光素子、その製造方法及びledランプ
JP2006013381A (ja) * 2004-06-29 2006-01-12 Shin Etsu Handotai Co Ltd 発光素子

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088498A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び半導体装置の作製方法
JP2009158939A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010027643A (ja) * 2008-07-15 2010-02-04 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010251390A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 発光ダイオード及びその製造方法
JP2011119383A (ja) * 2009-12-02 2011-06-16 Stanley Electric Co Ltd 半導体発光装置および半導体発光装置の製造方法
JP2011187556A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
US8766305B2 (en) 2010-03-09 2014-07-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP2011187737A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体発光装置および半導体発光装置の製造方法
US8334153B2 (en) 2010-03-09 2012-12-18 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US9209362B2 (en) 2010-03-09 2015-12-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US9356195B2 (en) 2010-07-23 2016-05-31 Lg Innotek Co., Ltd. Light emitting device, light emitting device package comprising the same and lighting system
US10141478B2 (en) 2010-07-23 2018-11-27 Lg Innotek Co., Ltd. Structure of a reflective electrode and an OHMIC layer of a light emitting device
JP2012028779A (ja) * 2010-07-23 2012-02-09 Lg Innotek Co Ltd 発光素子、これを含む発光素子パッケージ及び照明システム
JP2013122943A (ja) * 2011-12-09 2013-06-20 Stanley Electric Co Ltd 半導体素子とその製造方法
WO2013188574A2 (en) 2012-06-14 2013-12-19 Tivra Corporation Multilayer substrate structure and method and system of manufacturing the same
JP2015526368A (ja) * 2012-06-14 2015-09-10 ティブラ コーポレーションTivra Corporation 多層基板構造およびその製造方法とシステム
EP2862206A4 (en) * 2012-06-14 2015-12-30 Tivra Corp MULTILAYER SUBSTRATE STRUCTURE, AND METHOD AND SYSTEM FOR MANUFACTURING THE SAME
US9487885B2 (en) 2012-06-14 2016-11-08 Tivra Corporation Substrate structures and methods
JP2014032985A (ja) * 2012-08-01 2014-02-20 Rohm Co Ltd 半導体装置およびその製造方法
JP2014041964A (ja) * 2012-08-23 2014-03-06 Sharp Corp 窒化物半導体発光素子の製造方法および窒化物半導体発光素子
US9879357B2 (en) 2013-03-11 2018-01-30 Tivra Corporation Methods and systems for thin film deposition processes
JP2015082628A (ja) * 2013-10-24 2015-04-27 スタンレー電気株式会社 半導体発光装置
CN112670159A (zh) * 2020-12-14 2021-04-16 西安电子科技大学 一种铪基AlN厚膜及其制备方法
CN112670159B (zh) * 2020-12-14 2024-01-23 西安电子科技大学 一种铪基AlN厚膜及其制备方法

Also Published As

Publication number Publication date
JP5446059B2 (ja) 2014-03-19

Similar Documents

Publication Publication Date Title
JP5446059B2 (ja) GaN系半導体発光素子の製造方法
JP4933130B2 (ja) GaN系半導体発光素子およびその製造方法
JP5232970B2 (ja) 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
JP5232971B2 (ja) 窒化物系半導体発光素子の製造方法
EP2003705B1 (en) Method for manufacturing gallium nitride compound semiconductor light-emitting device, gallium nitride compound semiconductor light-emitting device and lamp using same
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
TW200917528A (en) Method for producing light-emitting diode
WO2007069590A1 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP5074138B2 (ja) 発光ダイオードの製造方法
JP2007165611A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
WO2008015900A1 (fr) Élément émetteur de lumière semi-conducteur et son procédé de fabrication
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
JP2007214480A (ja) GaN系半導体発光素子およびその製造方法
JP4970808B2 (ja) GaN系半導体発光素子およびその製造方法
JP2003224298A (ja) 窒化物半導体素子及びその製造方法
JP2006024913A (ja) 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子
JP2007324546A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP5652358B2 (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
JP2006013474A (ja) 窒化ガリウム系化合物半導体発光素子
US20070080365A1 (en) Gallium nitride-based compound semiconductor light-emitting device, positive electrode for the device, light-emitting diode and lamp using the device
US20070126008A1 (en) Gallium nitride-based compound semiconductor light-emitting device, positive electrode for the device, light-emitting diode and lamp using the device
WO2005122288A1 (en) Trnsparent positive electrode for gallium nitride-based compound semiconductor light-emitting device and light-emitting device
JP2005142545A (ja) 窒化ガリウム系化合物半導体発光素子、その正極、それを用いた発光ダイオード、およびそれを用いたランプ
JP2005340797A (ja) 透光性正極

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

R150 Certificate of patent or registration of utility model

Ref document number: 5446059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150