JP2007294502A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007294502A
JP2007294502A JP2006117531A JP2006117531A JP2007294502A JP 2007294502 A JP2007294502 A JP 2007294502A JP 2006117531 A JP2006117531 A JP 2006117531A JP 2006117531 A JP2006117531 A JP 2006117531A JP 2007294502 A JP2007294502 A JP 2007294502A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
cutting
lead frame
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006117531A
Other languages
English (en)
Inventor
Makoto Nakamoto
誠 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006117531A priority Critical patent/JP2007294502A/ja
Publication of JP2007294502A publication Critical patent/JP2007294502A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】リードフレームのリードを切断する工程における半導体装置の品質劣化を防ぐことのできる技術を提供する。
【解決手段】半導体装置９が動かないようにリード切断ダイ１４に備わるガイド１４ａにより半導体装置９の位置を決め、リードフレーム１が動かないようにパンチガイド１１により押さえてリードフレーム１の位置を決め、その上でリード４ａ，４ｂが動かないようにノックアウト１２によりリード４ａ，４ｂの根元を押さえてリード４ａ，４ｂの位置を決めた状態で、切断装置１０に備わるリード切断パンチ１３をリードフレーム１に打ち下ろすことによりリード４ａ，４ｂを切断して、リードフレーム１の本体から半導体装置９を切り離す。
【選択図】図４

Description

本発明は、半導体装置の製造技術に関し、特に、半導体チップをリードフレームのダイパッド部上に搭載して樹脂封止した後、リードを切断して１個１個の半導体装置に個片化するまでの半導体装置の製造に適用して有効な技術に関するものである。
例えば一部に封止体を有するリードフレームの封止体から突出するリードを金型に設けられた複数の加工ステーションのうち切断ステーションのダイとパンチの切断動作によって切断するリード切断方法およびその方法に用いられる金型が特開２０００−４０７８１号公報（特許文献１参照）に開示されている。
特開２０００−４０７８１号公報
リードフレームのリードの切断には、一般にリード切断金型が用いられている。ところで、リードフレームから切断された半導体装置に備わるリードの長さが極端に短いと、半導体装置を実装基板等に実装する際に半田濡れ性が劣化して実装不良が引き起こされるという問題が生じる。そこで、例えばリード切断金型により半導体装置をガイドして（具体的には、半導体装置自体を挟み込む）リード切断する、あるいはリードフレームの送り穴をパイロットピンにより固定することで半導体装置の位置を決めてリードを切断する等の対策をとることで、リードフレームの本体から切り離された１個１個の半導体装置のリードの長さのばらつきの低減が図られている。
しかしながら、半導体装置をガイドしてリード切断する場合は、ガイド部のガイドされる半導体装置と切断部の実際にリード切断される半導体装置とが離れていると、両者間に位置ずれが生じてリード長さのばらつきを小さくすることができず、ガイド部と切断部との距離が長くなるに従いリード長さのばらつきは大きくなる。また、半導体装置のリードフレームに対する位置精度はモールド金型の精度にも左右されるため、リードフレームの送り穴を基準にリード切断する場合は、リード切断金型の精度にモールド金型の精度が加わり、リード長さのばらつきを低減することは難しい。
さらに、本発明者が検討したリード切断金型では、リードフレームの半導体装置が搭載された側をクランプせずにリードを切断するため、半導体製品とリードの根元との境界にストレスが加わり、半導体チップを封止する樹脂にクラックが発生することがある。また、１個１個の半導体装置をリードフレームから切断するため、インデックスの向上にも限界がある。
本発明の目的は、リードフレームのリードを切断する工程における半導体装置の品質劣化を防ぐことのできる技術を提供することにある。
本発明の他の目的は、リードフレームのリードを切断する工程におけるインデックスの向上を図ることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、リード切断パンチ、ノックアウトおよびパンチガイドを備える上金型と、レール状のガイドが形成されたリード切断ダイを備える下金型とから構成される切断装置を用いて、長手方向に並んだ複数個の単位フレーム群おきに１本のタイバーを含み、各々の単位フレームに半導体装置が搭載されたリードフレームのリードを切断する半導体装置の製造方法において、複数個の半導体装置をリード切断ダイに備わるガイド内に配置することにより複数個の半導体装置の位置を決め、複数個の各々の半導体装置から露出するリードフレームのリードの根元をノックアウトで押さえることによりリード゛の位置を決めて、リード切断パンチによりリードを切断して複数個の半導体装置をリードフレームから切り離した後、複数個の半導体装置をタイバーで押しながらガイド内を滑らせて搬送して、一括回収するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置に備わるリードの長さのばらつきを低減することができ、またリードの根元に発生する樹脂のクラックを低減することができるので、半導体装置の品質劣化を防ぐことができる。また、複数個の半導体装置を同時に搬送し、複数個の半導体装置を同時にリードフレームの本体から切断することができるので、インデックスの向上を図ることができる。
本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
本発明の一実施の形態によるリード切断方法およびリード切断された半導体装置の回収方法を図１〜図７を用いて説明する。図１はリードフレームの表面図、図２はリードフレームの単位フレームに搭載された半導体装置の要部断面図、図３はリード切断装置の全体の概略側面図、図４はリード切断装置のリード切断部（図３のＡ領域）を拡大した要部断面図、図５、６および７はリード切断された半導体装置の回収方法を説明するリード切断装置の模式図である。
まず、図１に示すリードフレーム１を用意する。リードフレーム１は、例えば銅からなり、長手方向を列とし、これに直交する方向を行とすると、半導体装置が１つ形成される単位フレーム２が複数行１列に配置された構成となっている。また、リードフレーム１はフープ状とすることもできる。各単位フレーム２は半導体チップが搭載されるダイパッド部（タブ、チップ搭載部）３を含んでおり、ダイパッド部３はリードフレーム１の本体とリード４ａによって繋がっている。さらに各単位フレーム２はダイパッド部３と対向するように設けられ、半導体チップの表面電極と接続されるリード４ｂを含んでいる。また、複数の単位フレーム２のうち、４個の単位フレーム群おきにタイバー４ｃを含んでいる。このタイバー４ｃが設けられていることにより、後の切断工程において、半導体装置がリードフレーム１から切り離されても、リードフレーム１が複数個に分離することはない。また、各単位フレーム２の周辺には複数の孔５が設けられているが、これはリードフレーム１の位置決めのため、あるいは樹脂封止に伴うリードフレーム１の歪みを緩和するためのものであり、またリードフレーム１を移動する際の送り機構としても用いられる。
次に、図２に示すように、各単位フレーム２のダイパッド部３の表面上に、半導体チップ６の裏面に形成された裏面電極を、例えば金−シリコン共晶または銀ペーストを用いて接合する。続いて、半導体チップ６の表面に形成された表面電極とリード４ｂとをボンディングワイヤ７、例えば金線を用いて接続する。半導体チップ６にはダイオード、例えばＰＩＮ（Positive Intrinsic Negative）ダイオード、ｐｎダイオード（例えばスイッチングダイオードまたはツェナーダイオード）、あるいはショットキ・バリアダイオード等が形成されており、半導体チップ６の表面に形成された表面電極と、半導体チップ６の裏面に形成された裏面電極とから２つの端子を取り出すことができる。
次に、ダイパッド部３の裏面およびリード４ａ，４ｂの裏面を露出させて、半導体チップ６およびボンディングワイヤ７を樹脂８、例えばエポキシ系樹脂により封止して保護する。これにより、リードフレーム１の各単位フレーム２に半導体チップ６が搭載された半導体装置９が形成される。
その後、リードフレーム１に半導体装置９が形成された状態でメッキ処理することにより、樹脂封止されていないリードフレーム１の表面および裏面に厚さ１０μｍ以下、例えば７μｍの錫−銅系合金または、錫−鉛系合金からなるメッキ層を形成する。さらに、樹脂８の上面（リード４ａ，４ｂと接する面と反対の面）にレーザにより製品識別用のマークが彫られる。
次に、図３に示す切断装置１０を用いてメッキ処理されたリード４ａ，４ｂを切断し、リードフレーム１の本体から各半導体装置９を切り離す。切断装置１０は、リード切断金型の上金型１０ａおよび下金型１０ｂにより構成されている。また、リード切断金型の下金型１０ｂに置かれたフープ状のリードフレーム１は送りピン１０ｃを用いて搬送され、１回のリードフレーム搬送と１回のリード切断とを１サイクルとして繰り返すことができる。本実施の形態では、この１サイクルにより、４個の半導体装置９が同時に搬送され、４個の半導体装置９がリードフレーム１の本体から同時に切り離される。
図４に、リード切断時における切断装置１０のリード切断部を拡大して示す。１１はパンチガイド、１２はノックアウト、１３はリード切断パンチ、１４はリード切断ダイ、１４ａはガイドであり、上金型１０ａにパンチガイド１１、ノックアウト１２およびリード切断パンチ１３が備わり、下金型１０ｂにリード切断ダイ１４が備わる。また、ガイド１４ａは、リード切断ダイ１４にリードフレーム１の長手方向に沿うようにレール状に形成されている。
リード切断ダイ１４は半導体装置９の位置決めとリード切断された半導体装置９を搬送する時のガードレールとを兼用し、リード切断ダイ１４に備わるガイド１４ａ内に４個の半導体装置９が配置される。また、パンチガイド１１およびノックアウト１２が下降して、パンチガイド１１によりリードフレーム１がクランプされ、ノックアウト１２によりリード切断される４個の半導体装置９のリード４ａ，４ｂがクランプされる。すなわち、リード切断ダイ１４に備わるガイド１４ａにより４個の半導体装置９の位置が決められ、パンチガイド１１によりリードフレーム１が動かないように押さえられてリードフレーム１の位置が決められ、その上でノックアウト１２によりリード４ａ，４ｂが動かないようにリード４ａ，４ｂの根元が押さえられてリード４ａ，４ｂの位置が決められる。
次に、切断装置１０に備わるリード切断パンチ１３が、上金型１０ａからリード４ａ，４ｂの一部に打ち下ろされてリード４ａ，４ｂが切断されて、リードフレーム１の本体から４個の半導体装置９が切り離される。リード切断パンチ１３の先端の幅は、例えば０．０６ｍｍであり、切り離された半導体装置９から露出するリード４ａ，４ｂの長さは、例えば０．１ｍｍである。
次に、リードフレーム１の本体から切り離された半導体装置９を回収する。以下に、図５、図６および図７に示すリード切断装置の模式図を用いて半導体装置９の回収方法を説明する。図５は半導体装置９のリード４ａ，４ｂを切断した直後の状態を示す模式図、図６は半導体装置９を搬送するときの状態を示す模式図、図７は半導体装置９を回収するときの状態を示す模式図である。図中、１５はデバイス回収部である。
図５に示すように、半導体装置９のリード４ａ，４ｂを切断した直後は、半導体装置９はガイド１４ａによって位置が決められた状態（前述した図４と同じ状態）で、リード切断ダイ１４上に載っており、この状態でノックアウト１２が所定の位置まで上昇する。
続いて図６に示すように、半導体装置９をリードフレーム１のタイバー４ｃで押しながら、リード切断ダイ１４のリード状のガイド１４ｃ内を滑らせて搬送させる。本実施の形態では、４個の単位フレーム２群おきにタイバー４ｃがリードフレーム１に設けられており、４個の半導体装置９が同時にリードフレーム１の本体から切断されるので、４個の半導体装置９が１本のダイバー４ｃに押されて搬送されることになる。ここで、半導体装置９を搬送するときは、半導体装置９がタイバー４ｃからはずれて飛散しないように、ノックアウト１２によって半導体装置９がガイドされる。これにより、４個の半導体装置９を１本のタイバー４ｃによって搬送することができる。
搬送された半導体装置９がデバイス回収部１５のシュータに到達すると、図７に示すように、半導体装置９はデバイス回収部１５に自然落下して回収される。
その後、一括回収された半導体装置９はキャリアテープに収納されて、外観検査が行われる。外観検査では、例えば半導体装置９へ光を照射するリング状光源、半導体装置９から反射した光を取り込むＣＣＤカメラおよび画像処理装置等を備えた外観検査装置を用いることができる。さらに、外観検査において外観不良と判断された半導体装置９を取り除いた後、キャリアテープをリールに巻き取り、防湿された袋にリーフを収容した状態で、出荷される。
なお、前述した実施の形態では、タイバー４ｃを４個の単位フレーム群おきに設けたが、４個以外の複数個の単位フレーム群おきに設けてもよく、従って、切断装置１０で同時に切断、搬送される半導体装置９の個数も４個に限定されるものではない。また、場合によっては、タイバー４ｃを隣り合う単位フレーム２の間、すなわち１個の単位フレーム２おきに配置してもよい。また、リードフレーム１は、単位フレームが複数行１列に配置された構成としたが複数行複数列、例えば複数行２列等とすることもできる。
このように、本実施の形態によれば、複数個の半導体装置９をリード切断ダイ１４のレール状のガイド１４ａ内に配置して複数個の半導体装置９の位置を固定し、かつリード４ａ，４ｂの根元をノックアウト１２によりクランプした状態でリード４ａ，４ｂを切断することにより、リード４ａ，４ｂの長さのばらつきを低減することができる。また、リード４ａ，４ｂの根元をノックアウト１２によりクランプした状態でリード４ａ，４ｂを切断することにより、半導体装置９とリードの根元との境界に加わるストレスが低減できるので、リードの根元に発生する樹脂８のクラックを低減することができる。また、リード切断では、複数個の半導体装置９を同時に搬送し、複数個の半導体装置９を同時にリードフレーム１の本体から切断することができるので、インデックスの向上を図ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば前記実施の形態では、ダイオード製品に適用した場合について説明したが、切断パンチを用いてリードフレームから切断されるダイオード製品以外の半導体装置にも適用することができる。
本発明は、リードを有するディスクリート半導体装置（トランジスタ、ダイオード、コンデンサ、サイリスタなどの半導体装置）に利用することが可能である。
本発明の一実施の形態によるリードフレームの表面図である。 本発明の一実施の形態によるリードフレームの単位フレームに搭載された半導体装置の要部断面図である。 本発明の一実施の形態によるリード切断装置の全体の概略側面図である。 本発明の一実施の形態によるリード切断装置のリード切断部（図３のＡ領域）を拡大した要部断面図である。 本発明の一実施の形態によるリード切断された半導体装置の回収方法を説明するリード切断装置の模式図である。 本発明の一実施の形態によるリード切断された半導体装置の回収方法を説明するリード切断装置の模式図である。 本発明の一実施の形態によるリード切断された半導体装置の回収方法を説明するリード切断装置の模式図である。
符号の説明
１ リードフレーム
２ 単位フレーム
３ ダイパッド部（タブ、チップ搭載部）
４ａ，４ｂ リード
４ｃ タイバー
５ 孔
６ 半導体チップ
７ ボンディングワイヤ
８ 樹脂
９ 半導体装置
１０ 切断装置
１０ａ 上金型
１０ｂ 下金型
１０ｃ 送りピン
１１ パンチガイド
１２ ノックアウト
１３ リード切断パンチ
１４ リード切断ダイ
１４ａ ガイド
１５ デバイス回収部

Claims (5)

  1. リード切断パンチ、ノックアウトおよびパンチガイドを備える上金型と、レール状のガイドが形成されたリード切断ダイを備える下金型とから構成される切断装置を用いてリードフレームのリードを切断する半導体装置の製造方法であって、
    （ａ）長手方向に並んだ複数個の単位フレーム群おきに１本のタイバーを含むリードフレームを用意する工程と、
    （ｂ）前記リードフレームの各々の前記単位フレームが有するダイパッド部上に半導体チップを搭載し、前記半導体チップを樹脂により封止して半導体装置を形成する工程と、
    （ｃ）複数個の前記半導体装置を前記リード切断ダイに備わるガイド内に配置することにより複数個の前記半導体装置の位置を決め、前記ノックアウトを下降させて、複数個の各々の前記半導体装置から露出する前記リードの根元を前記ノックアウトで押さえることにより前記リードの位置を決める工程と、
    （ｄ）前記リード切断パンチを前記リードの一部に打ち下ろして前記リードを切断し、複数個の前記半導体装置を前記リードフレームから切り離す工程と、
    （ｅ）前記ノックアウトを所定の位置まで上昇させる工程と、
    （ｆ）複数個の前記半導体装置を前記リードフレームの前記タイバーで押しながら、前記ガイド内を搬送する工程と、
    （ｇ）複数個の前記半導体装置を一括回収する工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記工程（ｆ）では、複数個の前記半導体装置が前記ノックアウトによってガイドされて、複数個の前記半導体装置が搬送されることを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、前記工程（ｃ）では、さらに前記リードフレームの一部を前記パンチガイドで押さえることにより前記リードフレームの位置を決めることを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記リードフレームはフープ状であることを特徴とする半導体装置の製造方法。
  5. リード切断パンチ、ノックアウトおよびパンチガイドを備える上金型と、レール状のガイドが形成されたリード切断ダイを備える下金型とから構成される切断装置を用いてリードフレームのリードを切断する半導体装置の製造方法であって、
    （ａ）長手方向に並んだ隣り合う単位フレームの間にタイバーを含むリードフレームを用意する工程と、
    （ｂ）前記リードフレームの各々の前記単位フレームが有するダイパッド部上に半導体チップを搭載し、前記半導体チップを樹脂により封止して半導体装置を形成する工程と、
    （ｃ）前記半導体装置を前記リード切断ダイに備わるガイド内に配置することにより前記半導体装置の位置を決め、前記ノックアウトを下降させて、前記半導体装置から露出する前記リードの根元を前記ノックアウトで押さえることにより前記リード゛の位置を決める工程と、
    （ｄ）前記リード切断パンチを前記リードの一部に打ち下ろして前記リードを切断し、前記半導体装置を前記リードフレームから切り離す工程と、
    （ｅ）前記ノックアウトを所定の位置まで上昇させる工程と、
    （ｆ）前記半導体装置を前記リードフレームの前記タイバーで押しながら、前記ガイド内を搬送する工程と、
    （ｇ）前記半導体装置を回収する工程とを有することを特徴とする半導体装置の製造方法。
JP2006117531A 2006-04-21 2006-04-21 半導体装置の製造方法 Pending JP2007294502A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006117531A JP2007294502A (ja) 2006-04-21 2006-04-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006117531A JP2007294502A (ja) 2006-04-21 2006-04-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007294502A true JP2007294502A (ja) 2007-11-08

Family

ID=38764853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006117531A Pending JP2007294502A (ja) 2006-04-21 2006-04-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007294502A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069233A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 発光装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069233A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 発光装置の製造方法

Similar Documents

Publication Publication Date Title
TWI411132B (zh) 用於端子的側鍍覆的雷射製程
US9363901B2 (en) Making a plurality of integrated circuit packages
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
US9368372B1 (en) Method for manufacturing semiconductor device
US11217513B2 (en) Integrated circuit package with pre-wetted contact sidewall surfaces
US9425130B2 (en) Package with multiple I/O side-solderable terminals
US11876003B2 (en) Semiconductor package and packaging process for side-wall plating with a conductive film
US20220319869A1 (en) Package assembly for plating with selective molding
US20140138805A1 (en) System for No-Lead Integrated Circuit Packages Without Tape Frame
US10998246B2 (en) Method of manufacturing a semiconductor device
US20220172961A1 (en) Semiconductor package having side wall plating
CN113614879A (zh) 具有侧壁镀层的半导体封装
CN111952204A (zh) 半导体装置的制造方法
JP2007294502A (ja) 半導体装置の製造方法
JP2018060882A (ja) パッケージ基板の加工方法
US20090098682A1 (en) Method for Singulating a Group of Semiconductor Packages that Contain a Plastic Molded Body
JP2006049694A (ja) 二重ゲージ・リードフレーム
TWI833739B (zh) 半導體封裝及製造其之方法
JP2008108839A (ja) 半導体装置の製造方法
JP2002237560A (ja) 電子部品のリード電極切断装置
JP6387318B2 (ja) 半導体装置の製造方法
TW202314876A (zh) 半導體裝置以及其製造方法
JP2003297997A (ja) リードフレーム及び同リードフレームを用いた半導体装置並びにその製造方法
JP2008218525A (ja) 導電部材の切断方法および回路装置の製造方法
JP2002237561A (ja) 電子部品のリード電極切断装置