JP2008108839A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008108839A
JP2008108839A JP2006288958A JP2006288958A JP2008108839A JP 2008108839 A JP2008108839 A JP 2008108839A JP 2006288958 A JP2006288958 A JP 2006288958A JP 2006288958 A JP2006288958 A JP 2006288958A JP 2008108839 A JP2008108839 A JP 2008108839A
Authority
JP
Japan
Prior art keywords
lead
cutting
resin
semiconductor device
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006288958A
Other languages
English (en)
Inventor
Makoto Nakamoto
誠 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006288958A priority Critical patent/JP2008108839A/ja
Publication of JP2008108839A publication Critical patent/JP2008108839A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームのリードを切断する工程において、リードの切断面に被膜を付着させることにより、半導体装置を基板に実装する際の半田濡れ性を向上させる。
【解決手段】リードフレームのリード４ａ，４ｂを切断する工程において、まず、リードクランパ１１で樹脂８の側面を挟み、第１切断パンチ１２ａをリードクランパ１１で押さえられていない部分のリード４ａ，４ｂに打ち下ろして、リード４ａ，４ｂの厚みの１／２〜２／３を切断した後、リードクランパ１１を外し、第２切断パンチをリードクランパ１１で押さえられていた部分のリード４ａ，４ｂに打ち下ろして、第１切断パンチ１２ａを用いて切断した箇所と同じ箇所の残りの部分を切断して、リード４ａ，４ｂをリードフレームから切り離すことにより、リード４ａ，４ｂの切断面のほぼ全面にメッキ被膜４ｄを付着させる。
【選択図】図４

Description

本発明は、半導体装置の製造技術に関し、特に、半導体チップをリードフレームのダイパッド部に貼り付けて樹脂封止した後、リードフレームのリードを切断して１個１個の半導体装置に個片化するリード切断工程に適用して有効な技術に関するものである。
例えば一部に封止体を有するリードフレームの封止体から突出するリードを金型に設けられた複数の加工ステーションのうち切断ステーションのダイとパンチの切断動作によって切断するリード切断方法およびその方法に用いられる金型が特開２０００−４０７８２号公報（特許文献１参照）に開示されている。
特開２０００−４０７８２号公報（段落［００３６］〜［００４１］、図２）
リードフレームのリードの切断には、一般に金型の切断パンチが用いられる。切断パンチの先端の接触面がリードの一部分に接し、切断パンチに力が加わることによってリードは切断される。リードフレームの本体から取り出された１個１個の半導体装置はキャリアテープに収納され、さらに外観検査が行われる。
ところで、半導体装置をプリント配線基板等の基板に実装する際の作業性を向上させる、または接合の信頼性を向上させる目的で、リードを切断する工程の前に、リードの表面にメッキ処理により被膜（以下、メッキ被膜と言う）が形成される。そのメッキ被膜の厚さは、例えば７μｍ程度である。通常、リードを切断する工程では、１ショットでリードはリードフレームの本体から切り離されるが、その際、リードの表面に形成されたメッキ被膜がリードの切断面に回り込むことにより、その切断面のほぼ全面にもメッキ被膜を付着させることができる。
しかしながら、本発明者が検討したところ、半導体装置が小型、軽量となるに従い、リードの切断面にメッキ被膜が付着しない箇所が生じることが明らかとなった。リードの切断面にメッキ被膜が付着しない箇所が生じると、外観検査において外観不良と判断されて半導体装置は取り除かれる。また、半田を用いたリフロー実装方法により半導体装置を基板に実装する際、リードの切断面の上の部分にメッキ被膜が付着していないと、半田がリード全体を包み込むことができず、リードと基板に形成された電極との接合が不安定となる。さらに、半田がリードを全く包み込むことが出来ずに、半田によってリードが持ち上がる場合もあり、この場合はリードと基板に形成された電極との間で導通不良が発生する。
本発明の目的は、リードフレームのリードを切断する工程において、リードの切断面のほぼ全面に被膜を付着させることにより、半導体装置を基板に実装する際の半田濡れ性を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、リードフレームのリードを切断する半導体装置の製造方法であって、リードフレームのダイパッド部に貼り付けた半導体チップを樹脂により封止する工程と、樹脂から露出するリードフレームの表面に被膜を形成する工程と、リードクランパで樹脂の側面を挟む工程と、樹脂の上面側から、第１切断パンチをリードクランパで押さえられていない部分のリードに打ち下ろして、リードの厚みの１／２〜２／３を切断する工程と、リードクランパを外した後、樹脂の上面側から、第２切断パンチをリードクランパで押さえられていた部分のリードに打ち下ろして、第１切断パンチを用いて切断した箇所と同じ箇所の残りの部分を切断して、リードをリードフレームから切り離す工程とを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
リードフレームのリードを切断する工程において、リードの切断面のほぼ全面に被膜を付着させることにより、半導体装置を基板に実装する際の半田濡れ性を向上させることができる。
本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
本発明の一実施の形態による半導体装置の製造方法を図１〜図９を用いて工程順に説明する。図１はリードフレームの上面図、図２はリードフレームの単位フレームに搭載された半導体装置の要部断面図、図３はリード切断装置の全体の概略図、図４はリード切断装置の第１リード切断部の要部側面図およびリードの一部の拡大断面図、図５はリード切断装置の第２リード切断部の要部側面図およびリードの一部の拡大断面図、図６（ａ）および（ｂ）はそれぞれリード切断された半導体装置の斜視図および上面図、図７は半導体装置を収納したキャリアテープの上面図、図８は自動外観検査装置およびその動作を説明する概略図、図９は出荷時における半導体装置を搭載したキャリアテープの概略図である。
まず、図１に示すリードフレーム１を用意する。リードフレーム１の厚さは、例えば０．１１ｍｍである。リードフレーム１は、例えば銅からなり、長手方向（ｘ軸方向）を列とし、これに直交する方向（ｙ軸方向）を行とすると、半導体装置が１つ形成される単位フレーム２が複数行１列に配置された構成となっている。また、リードフレーム１はフープ状とすることもできる。各単位フレーム２は半導体チップが搭載されるダイパッド部（タブ、チップ搭載部）３を含んでおり、ダイパッド部３はリードフレーム１の本体とリード４ａによって繋がっている。さらに各単位フレーム２はダイパッド部３と対向するように設けられ、半導体チップの表面電極と接続されるリード４ｂを含んでいる。また、複数の単位フレーム２のうち、４個の単位フレーム群おきにタイバー４ｃを含んでいる。このタイバー４ｃが設けられていることにより、後のリードを切断する工程において、半導体装置がリードフレーム１から切り離されても、リードフレーム１が複数個に分離することはない。また、各単位フレーム２の周辺には複数の孔５が設けられているが、これはリードフレーム１の位置決めのため、あるいは樹脂封止に伴うリードフレーム１の歪みを緩和するためのものであり、またリードフレーム１を移動する際の送り機構としても用いられる。
次に、図２に示すように、各単位フレーム２のダイパッド部３の上面に、半導体チップ６の裏面に形成された裏面電極を、例えば金−シリコン共晶または銀ペーストを用いて接合する。続いて、半導体チップ６の表面に形成された表面電極とリード４ｂとをボンディングワイヤ７、例えば金線を用いて接続する。半導体チップ６にはダイオード、例えばＰＩＮ（Positive Intrinsic Negative）ダイオード、ｐｎダイオード（例えばスイッチングダイオードまたはツェナーダイオード）、あるいはショットキ・バリアダイオード等が形成されており、半導体チップ６の表面に形成された表面電極と、半導体チップ６の裏面に形成された裏面電極とから２つの端子を取り出すことができる。
次に、半導体チップ６が接合された面と反対側のダイパッド部３の下面およびリード４ａ，４ｂの下面を露出させて、半導体チップ６およびボンディングワイヤ７を樹脂８、例えばエポキシ系樹脂により封止して保護する。これにより、リードフレーム１の各単位フレーム２に半導体チップ６が搭載された半導体装置９が形成される。
その後、リードフレーム１に半導体装置９が形成された状態でメッキ処理することにより、樹脂封止されていないリードフレーム１の表面に厚さ１０μｍ以下、例えば７μｍの錫−銅系合金または、錫−鉛系合金からなるメッキ被膜を形成する。さらに、樹脂８の上面にレーザにより製品識別用のマークが彫られる。
次に、図３に示すリード切断装置１０を用いてメッキ処理されたリード４ａ，４ｂをリードフレーム１から切り離し、リードフレーム１の本体から個々の半導体装置９を取り出す。リード切断装置１０は、リード切断金型の上金型１０ａおよび下金型１０ｂにより構成され、リードクランパ１１、第１リード切断部１２および第２リード切断部１３を備えている。
リードクランパ１１は、半導体装置９を搬送するときのガイドと半導体装置９の位置決めとを兼用しており、リードクランパ１１により半導体装置９が動かないように樹脂８の側面が挟まれている。第１リード切断部１２は第１切断パンチ１２ａおよび第１切断ダイ１２ｂにより構成され、第１切断パンチ１２ａは樹脂８の上面側からリードフレーム１に打ち下ろされる。同様に、第２リード切断部１３は第２切断パンチ１３ａおよび第２切断ダイ１３ｂにより構成され、第２切断パンチ１３ａは樹脂８の上面側からリードフレーム１に打ち下ろされる。リードフレーム１はリード切断金型の下金型１０ｂ上に置かれて搬送され、１回のリードフレーム１の搬送と、１回の第１リード切断部１２におけるリード切断と、１回の第２リード切断部１３におけるリード切断とを１サイクルとして繰り返すことができる。本実施の形態では、この１サイクルにより、複数個、例えば７個の半導体装置９が同時に搬送され、７個の半導体装置９が第１リード切断部１２において同時にリード切断され、７個の半導体装置９が第２リード切断部１３において同時にリード切断される。
次に、図４および図５を用いて、リードの切断方法について説明する。
図４に示すように、第１リード切断部１２では、リード４ａ，４ｂのその厚みの１／２〜２／３を切断する。まず、リードクランパ１１により樹脂８の側面が挟まれた状態で、半導体装置９は第１リード切断部１２に搬送される。半導体装置９が第１切断ダイ１２ｂ上の所定の位置に置かれると、リードクランパ１１によりリードフレーム１が動かないようにリード４ａ，４ｂの根元が押さえられて、リード４ａ，４ｂの位置が決められる。次いで、第１切断パンチ１２ａが上金型１０ａからリードクランパ１１の外側のリード４ａ，４ｂに打ち下ろされて、リード４ａ，４ｂの厚みの１／２〜２／３が切断される。ここでは、リード４ａ，４ｂの上面からメッキ被膜４ｄが切断面の上の部分に回り込んで切断面に付着する。
次に、図５に示すように、第２リード切断部１３では、第１リード切断部１２で切断された箇所であって、未だ繋がっているリード４ａ，４ｂの残りの部分をさらに第２切断パンチで切断することにより、リードフレーム１の本体からリード４ａ，４ｂを完全に切り離す。まず、リードクランパ１１により樹脂８の側面が挟まれた状態で、半導体装置９は第１リード切断部１２から第２リード切断部１３へ搬送される。リードクランパ１１を外した後、半導体装置９が第２切断ダイ１３ｂ上の所定の位置に置かれる。第２切断ダイ１３ｂ上に置かれた半導体装置９はリードクランパ１１によりガイドされていないが、第２切断ダイ１３ｂ上に置かれる直前までリードクランパ１１によりガイドされているので位置ずれは生じない。次いで、第２切断パンチ１３ａがパンチガイド１３ｃに位置決めされ、上金型１０ａからリード４ａ，４ｂに打ち下ろされて、リード４ａ，４ｂは完全に切断される。リード４ａ，４ｂに接する第２切断パンチ１３ａの接触面は、ほぼ平面形状または一辺が僅かに湾曲したほぼ平面形状を有している。ここでは、リード４ａ，４ｂの下面からメッキ被膜４ｄが切断面の下の部分に回り込んで切断面に付着する。このように、第１リード切断部１２におけるリード切断と第２リード切断部１３におけるリード切断の２ショットの切断により、リード４ａ，４ｂの切断面のほぼ全面にメッキ被膜４ｄを付着させることができる。
図６（ａ）および（ｂ）に、前述したリードの切断方法によりリードフレーム１の本体から切り離された半導体装置９の斜視図および上面図をそれぞれ示す。図中に示した“ＢＯ”は樹脂８の上面にレーザを使用して彫られたマークの一例である。半導体装置９の長さ（図中、符号Ｌ１）は、例えば１．０ｍｍ、幅（図中、符号Ｗ）は、例えば０．６ｍｍ、厚さ（図中、符号ｄ）は、例えば０．４ｍｍであり、樹脂８の長さ（図中符号Ｌ２）は、例えば０．８ｍｍである。
次に、半導体装置９の電気的特性を測定し、その特性結果から半導体装置９を選別する。続いて、図７に示すように、良と判断された半導体装置９をキャリアテープ１４の窪み１４ａに収納する。キャリアテープ１４は、長手方向（ｘ軸方向）を列とし、これに直交する方向（ｙ軸方向）を行とすると、半導体装置が１つ収納される窪み１４ａが複数行１列に配置された構成となっている。
なお、リード４ａ，４ｂの切断による半導体装置９のリードフレーム１からの取り出し、半導体装置９の選別および半導体装置９のキャリアテープ１４への収納は、前述した１台のリード切断装置１０において一貫して行われる。
ところで、本発明者が検討したところ、リード４ａ，４ｂの切断面の下の部分にメッキ被膜４ｄが付着していない場合は、リード４ａ，４ｂの切断面の上の部分にメッキ被膜４ｄが付着していない場合と異なり、半田を用いたリフロー実装方法により半導体装置９を基板に実装すると、半田がリード４ａ，４ｂ全体を包み込み、リード４ａ，４ｂと基板に形成された電極とにおいて良好な接合が得られた。例えば半導体装置９の表面と裏面とを反転させて、半導体装置９の裏面側から切断パンチをリード４ａ，４ｂに打ち下ろすことによって、リード４ａ，４ｂの切断面の上の部分にメッキ被膜を付着させることができる。また、この方法によれば、１回のリード切断によりリード４ａ，４ｂをリードフレーム１から切り離すことができる。しかしながら、このリード切断方法では、リード４ａ，４ｂを切断する装置と、半導体装置９を選別し、キャリアテープ１４へ収納する装置との２台の装置が必要となる。このため、設備投資の増加あるいは作業時間の増加等の問題が生ずる。
次に、図８に示すように、外観検査装置１５を用いてキャリアテープ１４の窪み１４ａに収納された各半導体装置９の外観検査を行う。外観検査装置１５は、半導体装置９へ光を照射するリング状光源１６、半導体装置９から反射した光を取り込むＣＣＤカメラ１７、およびその他、図示は省略するが画像処理装置等を備えている。また、キャリアテープ１４の窪み１４ａに収納された各半導体装置９の表面側にはカバーテープ１８が貼られている。カバーテープ１８を貼ることにより、キャリアテープ１４の窪み１４ａに収納された半導体装置９が外部に飛び出ないように保持することができる。
次に、外観検査において外観不良と判断された半導体装置９を取り除いた後、図９に示すように、キャリアテープ１４をリール１９に巻き取り、防湿された袋にリール１９を収容した状態で、出荷する。
このように、本実施の形態によれば、リードフレーム１のリード４ａ，４ｂを切断する工程において、まず、第１切断パンチ１２ａを用いてリード４ａ，４ｂの厚みの１／２〜２／３を切断した後、第１切断パンチ１２ａを用いて切断した箇所と同じ箇所の残りの部分を第２切断パンチ１３ａを用いて切断して、リード４ａ，４ｂを完全にリードフレーム１から切り離すことにより、リード４ａ，４ｂの切断面のほぼ全面にメッキ被膜４ｄを付着させることができる。これにより、半導体装置９を基板に実装する際の半田の濡れ性を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、リードの表面にメッキ処理によって被膜が形成された半導体装置に適用した場合について説明したが、これに限定されるものではなく、例えばリードの表面にディップ処理によって被膜が形成された半導体装置にも適用することができる。
本発明は、リードを有するディスクリート半導体装置（トランジスタ、ダイオード、コンデンサ、サイリスタなどの半導体装置）に利用することが可能である。
本発明の一実施の形態によるリードフレームの上面図である。 本発明の一実施の形態によるリードフレームの単位フレームに搭載された半導体装置の要部断面図である。 本発明の一実施の形態によるリード切断装置の全体の概略図である。 本発明の一実施の形態によるリード切断装置の第１リード切断部の要部側面図およびリードの一部の拡大断面図である。 本発明の一実施の形態によるリード切断装置の第２リード切断部の要部側面図およびリードの一部の拡大断面図である。 （ａ）および（ｂ）はそれぞれ本発明の一実施の形態によるリード切断された半導体装置の斜視図および上面図である。 本発明の一実施の形態による半導体装置を収納したキャリアテープの上面図である。 本発明の一実施の形態による自動外観検査装置およびその動作を説明する概略図である。 本発明の一実施の形態による出荷時における半導体装置を搭載したキャリアテープの概略図である。
符号の説明
１ リードフレーム
２ 単位フレーム
３ ダイパッド部
４ａ，４ｂ リード
４ｃ タイバー
４ｄ メッキ被膜
５ 孔
６ 半導体チップ
７ ボンディングワイヤ
８ 樹脂
９ 半導体装置
１０ リード切断装置
１０ａ 上金型
１０ｂ 下金型
１１ リードクランパ
１２ 第１リード切断部
１２ａ 第１切断パンチ
１２ｂ 第１切断ダイ
１３ 第２リード切断部
１３ａ 第２切断パンチ
１３ｂ 第２切断ダイ
１３ｃ パンチガイド
１４ キャリアテープ
１４ａ 窪み
１５ 外観検査装置
１６ リング状光源
１７ ＣＣＤカメラ
１８ カバーテープ
１９ リール

Claims (5)

  1. リードフレームのリードを切断する半導体装置の製造方法であって、以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）前記リードフレームのダイパッド部に貼り付けた半導体チップを樹脂により封止する工程；
    （ｂ）前記樹脂から露出する前記リードフレームの表面に被膜を形成する工程；
    （ｃ）前記樹脂の上面側から、第１切断パンチを前記リードに打ち下ろして、前記リードの厚みの１／２〜２／３を切断する工程；
    （ｄ）前記樹脂の上面側から、第２切断パンチを前記リードに打ち下ろして、前記（ｃ）工程で切断した箇所と同じ箇所の残りの部分を切断して前記リードを前記リードフレームから切り離す工程。
  2. リードフレームのリードを切断する半導体装置の製造方法であって、以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）前記リードフレームのダイパッド部に貼り付けた半導体チップを樹脂により封止する工程；
    （ｂ）前記樹脂から露出する前記リードフレームの表面に被膜を形成する工程；
    （ｃ）リードクランパで前記樹脂の側面を挟む工程；
    （ｄ）前記樹脂の上面側から、前記第１切断パンチを前記リードクランパで押さえられていない部分の前記リードに打ち下ろして、前記リードの厚みの１／２〜２／３を切断する工程；
    （ｅ）前記リードクランパを外す工程；
    （ｆ）前記樹脂の上面側から、第２切断パンチを前記リードクランパで押さえられていた部分の前記リードに打ち下ろして、前記（ｃ）工程で切断した箇所と同じ箇所の残りの部分を切断して前記リードを前記リードフレームから切り離す工程。
  3. リードフレームのリードを切断する半導体装置の製造方法であって、以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）前記リードフレームのダイパッド部に貼り付けた半導体チップを樹脂により封止する工程；
    （ｂ）前記樹脂から露出する前記リードフレームの表面に被膜を形成する工程；
    （ｃ）リードクランパで前記樹脂の側面を挟む工程；
    （ｄ）前記樹脂の上面側から、前記第１切断パンチを前記リードクランパで押さえられていない部分の前記リードに打ち下ろして、前記リードの厚みの１／２〜２／３を切断する工程；
    （ｅ）前記リードクランパを外す工程；
    （ｆ）前記樹脂の上面側から、第２切断パンチを前記リードクランパで押さえられていた部分の前記リードに打ち下ろして、前記（ｃ）工程で切断した箇所と同じ箇所の残りの部分を切断して前記リードを前記リードフレームから切り離し、個々の半導体装置を取り出す工程；
    （ｇ）前記半導体装置を選別する工程；
    （ｈ）前記（ｇ）工程で良と判断された半導体装置をテープキャリアへ収納する工程、
    ここで、前記（ｃ）工程から（ｈ）工程までは１台の装置で一貫処理される。
  4. 請求項１、２または３記載の半導体装置の製造方法であって、前記被膜の厚さは１０μｍ以下であることを特徴とする半導体装置の製造方法。
  5. 請求項１、２または３記載の半導体装置の製造方法であって、前記被膜は、メッキ処理により形成された錫−銅系合金または錫−鉛系合金であることを特徴とする半導体装置の製造方法。
JP2006288958A 2006-10-24 2006-10-24 半導体装置の製造方法 Pending JP2008108839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006288958A JP2008108839A (ja) 2006-10-24 2006-10-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006288958A JP2008108839A (ja) 2006-10-24 2006-10-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008108839A true JP2008108839A (ja) 2008-05-08

Family

ID=39441958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006288958A Pending JP2008108839A (ja) 2006-10-24 2006-10-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008108839A (ja)

Similar Documents

Publication Publication Date Title
US10998288B2 (en) Method of manufacturing a semiconductor device
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP6244147B2 (ja) 半導体装置の製造方法
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US8076181B1 (en) Lead plating technique for singulated IC packages
US7264997B2 (en) Semiconductor device including inclined cut surface and manufacturing method thereof
US11217513B2 (en) Integrated circuit package with pre-wetted contact sidewall surfaces
US9368372B1 (en) Method for manufacturing semiconductor device
US20190304879A1 (en) Semiconductor device and method formanufacturing the same
EP3442018B1 (en) Side-solderable leadless package
JP2006165411A (ja) 半導体装置およびその製造方法
US20220173017A1 (en) Semiconductor device
JP2008108839A (ja) 半導体装置の製造方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
US7371607B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic device
JP3243951B2 (ja) 電子部品の製造方法
JP5468333B2 (ja) リードフレーム、パッケージ型磁気センサ及び電子機器
JP2007294502A (ja) 半導体装置の製造方法
JPH03185754A (ja) 半導体装置
TWI833739B (zh) 半導體封裝及製造其之方法
JPH0661363A (ja) 半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具
KR100680950B1 (ko) Ｆｂｇａ 패키지의 제조방법
JP2008042100A (ja) 半導体装置及びリードフレーム組立体の製法
KR100370839B1 (ko) 반도체패키지용써킷테이프
JP2000077450A (ja) 半導体装置およびその製造方法