JP2007288119A - プラズマ処理装置、プラズマ処理方法及び記憶媒体 - Google Patents

プラズマ処理装置、プラズマ処理方法及び記憶媒体 Download PDF

Info

Publication number
JP2007288119A
JP2007288119A JP2006168684A JP2006168684A JP2007288119A JP 2007288119 A JP2007288119 A JP 2007288119A JP 2006168684 A JP2006168684 A JP 2006168684A JP 2006168684 A JP2006168684 A JP 2006168684A JP 2007288119 A JP2007288119 A JP 2007288119A
Authority
JP
Japan
Prior art keywords
processing
substrate
electrode
plasma
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006168684A
Other languages
English (en)
Other versions
JP5461759B2 (ja
Inventor
Masanobu Honda
昌伸 本田
Yutaka Matsui
裕 松井
Manabu Sato
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006168684A priority Critical patent/JP5461759B2/ja
Priority to US11/689,065 priority patent/US7883632B2/en
Priority to KR1020070027578A priority patent/KR100857955B1/ko
Publication of JP2007288119A publication Critical patent/JP2007288119A/ja
Priority to US12/973,563 priority patent/US9362090B2/en
Application granted granted Critical
Publication of JP5461759B2 publication Critical patent/JP5461759B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】電気的に絶縁されている電極からポリマーを除去することができるプラズマ処理装置を提供する。
【解決手段】プラズマ処理装置１０は、処理空間Ｓを有する基板処理室１１と、該基板処理室１１内に配置され且つ高周波電源２０等が接続されたサセプタ１２と、処理空間Ｓに露出する下面を有し且つ基板処理室１１の壁部やサセプタ１２から電気的に絶縁されている上部電極板３８と、該上部電極板３８に接続された直流電源４９と、制御部５２とを備え、該制御部５２は実行するＲＩＥ処理の処理条件に応じて上部電極板３８に印加する負の直流電圧の値を決定する。
【選択図】図１

Description

本発明は、プラズマ処理装置、プラズマ処理方法及び記憶媒体に関し、特に、他の構成部品から電気的に絶縁されている電極を有するプラズマ処理装置に関する。
基板としてのウエハが搬入される処理空間を有する基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された下部電極と、該下部電極と対向するように配置された上部電極とを備える平行平板型のプラズマ処理装置が知られている。このプラズマ処理装置では、処理空間に処理ガスが導入され、上部電極及び下部電極が処理空間に高周波電力を印加する。また、ウエハが処理空間に搬入されて下部電極に載置されたときに、導入された処理ガスを高周波電力によってプラズマにしてイオン等を発生させ、該イオン等によってウエハにプラズマ処理、例えば、エッチング処理を施す。
処理ガスとしてＣＦ系処理ガスを処理空間に導入してプラズマにした場合、処理空間においてＣＦ系の反応生成物が発生し、上部電極及び下部電極の表面や、基板処理室の内壁面にポリマーとして付着する。ここで、上部電極及び下部電極には高周波電力が供給されているため、上部電極及び下部電極の表面の電位が変動し、処理空間のプラズマと上部電極及び下部電極の表面との間に電位差が発生する。この電位差に応じてイオンが上部電極及び下部電極の表面に衝突して該表面に付着したポリマーが除去される。また、一般に、基板処理室の壁部は接地しているため、処理空間のプラズマと基板処理室の内壁面との間に電位差が発生する。したがって、内壁面に付着したポリマーもイオンの衝突によって除去される。
また、上部電極及び下部電極の表面や、基板処理室の内壁面にポリマーが付着するのを確実に防止するために処理空間に集塵電極が配置されたプラズマ処理装置も知られている。このプラズマ処理装置では、集塵電極に直流電圧が印加され、該集塵電極は静電気力によって処理空間の反応生成物を引き寄せて捕捉する（例えば、特許文献1参照）。
また、近年、半導体デバイスの高集積化に伴い、ウエハ上に形成されるパターンの微細化が進んでいる。半導体デバイスの微細化はフォトリソグラフィに用いられる露光装置の光源波長を短波長化することにより実現されており、現在では、光源として波長０．１９３μｍのフッ化アルゴン（ＡｒＦ）エキシマレーザが使用されるに至っている。
ＡｒＦエキシマレーザを用いたフォトリソグラフィに使用されるフォトレジスト膜（ＡｒＦレジスト膜）は、半導体素子の構成材料に対するエッチング選択性が十分でないことから、ＡｒＦレジスト膜の単層をマスクとして構成材料にエッチングを正確に施すことは困難である。
また、パターンの微細化に伴いフォトレジスト膜を厚く形成することができず、半導体素子の構成材料に対する高エッチング選択比が要求されるが、当該高エッチング選択比の実現は困難である。
そこで、これらを解決するためのプロセスの一例として、多層レジストプロセスが開発されている。多層レジストプロセスは、構成材料のエッチングのマスク材としての機能を高めるためにレジストを多層にし、ターゲットの層を精密に加工するプロセスである。
多層レジストプロセスは、例えば、特許文献２に記載されている。以下、特許文献２に記載の多層レジストプロセスについて、簡単に説明する。
まず、半導体素子の構成材料（シリコン酸化膜系の絶縁膜、例えばＳｉＯ２）上に、この構成材料に対してエッチング選択性を有する下層レジスト膜（塗布型炭素膜、例えばアモルファスカーボン）と、下層レジスト膜上に対してエッチング選択性を有する酸化膜（ＳＯＧ膜、例えばＳｉＯ２、ＳｉＯＣ）と、フォトレジスト膜とを、順次形成する。
次いで、フォトリソグラフィによりフォトレジスト膜をパターニングした後、このフォトレジスト膜をマスクとして酸化膜（無機膜）をエッチングし、フォトレジスト膜のパターンを酸化膜に転写する。次いで、パターニングされた酸化膜をマスクとして下層レジスト膜（有機膜）をエッチングし、酸化膜のパターンを下層レジスト膜に転写する。そして、下層レジスト膜をマスクとして、構成材料（無機膜）の加工を行う。
ここで、絶縁膜エッチング装置においては、効率化の観点からシリコン酸化膜系の絶縁膜、例えばＳｉＯ２等のシリコンベースの材料の無機膜エッチングと、塗布型炭素膜、例えばアモルファスカーボン等のカーボンベースの材料の有機膜エッチングとの両方が同一チャンバにおいて要求される。ＳｉＯ２系材料のエッチングには、主にＣ４Ｆ８に代表されるＣＦ系のガスが用いられ、高エッチング速度を実現するためには、高電子密度高バイアスエッチングを実現できるエッチング装置が要求される。一方、有機膜エッチングに際しては、Ｏ２やＣＯ，Ｎ２，Ｈ２等のＦを含有しないガスが用いられ、高電子密度低バイアスエッチングを実現できるエッチング装置が要求される。
特開平７−１０６３０７号公報 特開２００２−０９３７７８号公報
ところで、近年、処理空間におけるプラズマを所望の状態に制御するために、上部電極に高周波電力を供給しないプラズマ処理装置が開発されている。このプラズマ処理装置では上部電極が基板処理室の壁部から電気的に絶縁されているため、下部電極に供給された高周波電力が接地されている壁部を介して上部電極に供給されることがない。また、該上部電極はプラズマから電荷を受け取るが、該電荷は上部電極から流失することがないため、該上部電極はチャージアップし、上部電極の表面と処理空間のプラズマとの電位差が小さくなる。したがって、上部電極の表面に衝突するイオンのエネルギーが低くなり、該表面に付着したポリマーは除去されない。
上部電極の表面に付着したポリマーが除去されない場合には、ポリマーが剥がれてパーティクルとなってウエハの表面に付着して、ウエハから製造される半導体デバイスの歩留まりが悪化する等の問題が発生する。
また、上述した多層レジストプロセスを実行するエッチング装置としてシリコン系の上部電極を有し上部電極及び下部電極から処理空間に高周波電力を印加する装置を使用した場合、無機膜加工において、シリコン系の上部電極をスパッタリングすると、高電子密度のプラズマを用いても、マスク膜であるフォトレジストに対して高選択比を実現できることが知られている。一方、有機膜加工において、上部電極に高周波電力を印加するとシリコン系の上部電極材料がスパッタリングによって飛び出しウエハ上に堆積するという問題が発生する。有機膜加工において処理空間に供給される処理ガスは、Ｆを含有しないガスであるため、ウエハ上に堆積したシリコン系材料を除去できず、これらが残渣として堆積する。
下部電極からのみ高周波電力を印加する装置を使用した場合、上述した問題は生じないが、無機膜加工において、シリコン系の上部電極のスパッタリングの効果が得られないため、高電子密度のプラズマを用いた場合、フォトレジスト選択比が低下する問題が生じる。
本発明の第１の目的は、電気的に絶縁されている電極からポリマーを除去することができるプラズマ処理装置、プラズマ処理方法及び記憶媒体を提供することにある。
本発明の第２の目的は、基板に無機膜加工及び有機膜加工の連続プロセスを施すことができるプラズマ処理装置、プラズマ処理方法及び記憶媒体を提供することにある。
上記第１の目的を達成するために、請求項１記載のプラズマ処理装置は、基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的に絶縁されている第２の電極とを備えるプラズマ処理装置において、前記第２の電極は直流電源に接続されることを特徴とする。
請求項２記載のプラズマ処理装置は、請求項１記載のプラズマ処理装置において、前記第２の電極に印加される直流電圧の値を制御する制御部を備え、該制御部は前記露出部に付着する付着物の量に応じて前記印加される直流電圧の値を決定することを特徴とする。
請求項３記載のプラズマ処理装置は、請求項１記載のプラズマ処理装置において、前記第２の電極に印加される直流電圧の値を制御する制御部を備え、前記制御部は前記処理空間に導入されるガスの種類、前記第１の電極に供給される高周波電力の大きさ及び前記処理空間の圧力の少なくとも１つに応じて前記印加される直流電圧の値を決定することを特徴とする。
請求項４記載のプラズマ処理装置は、請求項１乃至３のいずれか１項に記載のプラズマ処理装置において、少なくとも前記高周波電源が前記第１の電極に高周波電力を供給している間は、前記直流電源が前記第２の電極に直流電圧を印加することを特徴とする。
請求項５記載のプラズマ処理装置は、請求項１乃至３のいずれか１項に記載のプラズマ処理装置において、少なくとも前記処理空間においてプラズマが発生している間は、前記直流電源が前記第２の電極に直流電圧を印加することを特徴とする。
上記第１の目的を達成するために、請求項６記載のプラズマ処理方法は、基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的に絶縁されている第２の電極とを備えるプラズマ処理装置におけるプラズマ処理方法であって、前記第２の電極に直流電圧を印加する直流電圧印加ステップを有することを特徴とする。
請求項７記載のプラズマ処理方法は、請求項６記載のプラズマ処理方法において、前記露出部に付着する付着物の量に応じて前記第２の電極に印加される直流電圧の値を決定する電圧値決定ステップを有することを特徴とする。
請求項８記載のプラズマ処理方法は、請求項６記載のプラズマ処理方法において、前記処理空間に導入されるガスの種類、前記第１の電極に供給される高周波電力の大きさ及び前記処理空間の圧力の少なくとも１つに応じて前記第２の電極に印加される直流電圧の値を決定する電圧値決定ステップを有することを特徴とする。
請求項９記載のプラズマ処理方法は、請求項６乃至８のいずれか１項に記載のプラズマ処理方法において、前記直流電圧印加ステップでは、少なくとも前記高周波電源が前記第１の電極に高周波電力を供給している間は、前記第２の電極に直流電圧を印加することを特徴とする。
請求項１０記載のプラズマ処理方法は、請求項６乃至８のいずれか１項に記載のプラズマ処理方法において、前記直流電圧印加ステップでは、少なくとも前記処理空間においてプラズマが発生している間は、前記第２の電極に直流電圧を印加することを特徴とする。
上記第１の目的を達成するために、請求項１１記載の記憶媒体は、基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的に絶縁されている第２の電極とを備えるプラズマ処理装置におけるプラズマ処理方法をコンピュータに実行させるプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、前記プログラムは、前記第２の電極に直流電圧を印加する直流電圧印加モジュールを有することを特徴とする。
上記第２の目的を達成するために、請求項１２記載のプラズマ処理装置は、基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的に絶縁されている第２の電極とを備えるプラズマ処理装置において、前記基板には無機膜及び有機膜が形成されており、前記基板の無機膜にプラズマ処理を施す際には、前記処理空間及び前記第２の電極の電位差を当該第２の電極が有する露出部が当該処理空間内に発生するプラズマによってスパッタされる値に設定し、前記基板の有機膜にプラズマ処理を施す際には、前記処理空間及び前記第２の電極の電位差を前記無機膜にプラズマ処理を施す際の電位差の値より小さい値に設定することを特徴とする。
請求項１３記載のプラズマ処理装置は、請求項１２記載のプラズマ処理装置において、前記第２の電極は直流電源に接続されることを特徴とする。
請求項１４記載のプラズマ処理装置は、請求項１３記載のプラズマ処理装置において、前記第２の電極と前記直流電源との間に配され、前記基板の有機膜にプラズマ処理を施す際に、当該第２の電極と当該直流電源との電気的接続を遮断し、該第２の電極を電気的に絶縁するスイッチ手段をさらに備えることを特徴とする。
請求項１５記載のプラズマ処理装置は、請求項１２記載のプラズマ処理装置において、前記基板の無機膜にプラズマ処理を施す際には、前記第２の電極は接地されることを特徴とする。
請求項１６記載のプラズマ処理装置は、請求項１２記載のプラズマ処理装置において、前記基板の無機膜にプラズマ処理を施す際には、前記第２の電極に所望の直流電圧を発生させる２７ＭＨｚ以下の高周波電力が印加されることを特徴とする。
請求項１７記載のプラズマ処理装置は、請求項１２記載のプラズマ処理装置において、前記基板の有機膜にプラズマ処理を施す際には、前記第２の電極は電気的に絶縁されていることを特徴とする。
請求項１８記載のプラズマ処理装置は、請求項１２乃至１７のいずれか１項に記載のプラズマ処理装置において、前記露出部はシリコン系の材料からなることを特徴とする。
上記第２の目的を達成するために、請求項１９記載のプラズマ処理方法は、基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的に絶縁されている第２の電極とを備えるプラズマ処理装置におけるプラズマ処理方法であって、前記基板には無機膜及び有機膜が形成されており、前記基板の無機膜にプラズマ処理を施す無機膜処理ステップと、前記基板の有機膜にプラズマ処理を施す有機膜処理ステップとを有し、前記無機膜処理ステップでは、前記処理空間及び前記第２の電極の電位差を当該第２の電極が有する露出部が当該処理空間内に発生するプラズマによってスパッタされる値に設定し、前記有機膜処理ステップでは、前記処理空間及び前記第２の電極の電位差を前記無機膜にプラズマ処理を施す際の電位差の値より小さい値に設定することを特徴とする。
請求項２０記載のプラズマ処理方法は、請求項１９記載のプラズマ処理方法において、前記第２の電極に直流電源を接続する直流電源接続ステップを有することを特徴とする。
請求項２１記載のプラズマ処理方法は、請求項１９記載のプラズマ処理方法において、前記無機膜処理ステップでは、前記第２の電極を接地することを特徴とする。
請求項２２記載のプラズマ処理方法は、請求項１９記載のプラズマ処理方法において、前記無機膜処理ステップでは、前記第２の電極に所望の直流電圧を発生させる２７ＭＨｚ以下の高周波電力を印加することを特徴とする。
請求項２３記載のプラズマ処理方法は、請求項１９記載のプラズマ処理方法において、前記有機膜処理ステップは、前記第２の電極を電気的に絶縁することを特徴とする。
請求項２４記載のプラズマ処理方法は、請求項１９乃至２３のいずれか１項に記載のプラズマ処理方法において、前記露出部はシリコン系の材料からなることを特徴とする。
上記第２の目的を達成するために、請求項２５記載の記憶媒体は、基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的に絶縁されている第２の電極とを備えるプラズマ処理装置におけるプラズマ処理方法をコンピュータに実行させるプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、前記基板には無機膜及び有機膜が形成されており、前記プログラムは、前記基板の無機膜にプラズマ処理を施す無機膜処理モジュールと、前記基板の有機膜にプラズマ処理を施す有機膜処理モジュールとを有し、前記無機膜処理モジュールは、前記処理空間及び前記第２の電極の電位差を当該第２の電極が有する露出部が当該処理空間内に発生するプラズマによってスパッタされる値に設定し、前記有機膜処理モジュールは、前記処理空間及び前記第２の電極の電位差を前記無機膜にプラズマ処理を施す際の電位差の値より小さい値に設定することを特徴とする。
請求項１記載のプラズマ処理装置、請求項６記載のプラズマ処理方法及び請求項１１記載の記憶媒体によれば、処理空間に露出する露出部を有し且つ基板処理室及び第１の電極から電気的に絶縁されている第２の電極に直流電圧が印加されるので、処理空間のプラズマと露出部との間に電位差が発生して、第２の電極の露出部にイオンが衝突する。したがって、電気的に絶縁されている第２の電極からポリマーを除去することができる。
請求項２記載のプラズマ処理装置及び請求項７記載のプラズマ処理方法によれば、露出部に付着する付着物の量に応じて第２の電極に印加される直流電圧の値が決定されるので、第２の電極からポリマーを適切に除去することができる。
請求項３記載のプラズマ処理装置及び請求項８記載のプラズマ処理方法によれば、処理空間に導入されるガスの種類、第１の電極に供給される高周波電力の大きさ及び処理空間の圧力の少なくとも１つに応じて第２の電極に印加される直流電圧の値が決定される。露出部に付着する付着物の量は上記ガスの種類、上記高周波電力の大きさ及び上記圧力の少なくとも１つに関連する。したがって、第２の電極からポリマーを適切に除去することができる。
請求項４記載のプラズマ処理装置及び請求項９記載のプラズマ処理方法によれば、少なくとも高周波電源が第１の電極に高周波電力を供給している間は、第２の電極に直流電圧が印加される。高周波電源が第１の電極に高周波電力を供給している間は、処理空間においてプラズマが発生して反応生成物が生成されるが、該反応生成物は露出部に付着しても、処理空間のプラズマと露出部との間における電位差に起因するイオンの衝突によって除去される。したがって、第２の電極からポリマーを確実に除去することができる。
請求項５記載のプラズマ処理装置及び請求項１０記載のプラズマ処理方法によれば、少なくとも処理空間においてプラズマが発生している間は、第２の電極に直流電圧が印加される。処理空間においてプラズマが発生している間は、処理空間において反応生成物が生成されるが、該反応生成物は露出部に付着しても、処理空間のプラズマと露出部との間における電位差に起因するイオンの衝突によって除去される。したがって、第２の電極からポリマーを確実に除去することができる。
請求項１２記載のプラズマ処理装置、請求項１９記載のプラズマ処理方法及び請求項２５記載の記憶媒体によれば、無機膜及び有機膜が形成された基板の無機膜にプラズマ処理を施す際には、処理空間及び第２の電極の電位差を当該第２の電極が有する露出部が当該処理空間内に発生するプラズマによってスパッタされる値に設定し、基板の有機膜にプラズマ処理を施す際には、処理空間及び第２の電極の電位差を無機膜にプラズマ処理を施す際の電位差の値より小さい値に設定するので、無機膜加工においては、第２の電極の露出部がスパッタリングされ、無機膜のエッチングにおけるレジスト膜の高選択比の確保を実現することができる。一方、有機膜加工においては、処理空間のプラズマと露出部との間の電位差が小さくなり、第２の電極の露出部がスパッタリングされることがないので、有機膜のエッチングにおいて基板上に残渣が発生するのを防止することができる。すなわち、同一のプラズマ処理装置において基板の無機膜加工処理及び有機膜加工処理を連続プロセスで施すことができる。
請求項１３記載のプラズマ処理装置及び請求項２０記載のプラズマ処理方法によれば、第２の電極は直流電源に接続されるので、処理空間のプラズマと露出部との間の電位差を所望の電位差に確実に設定することができる。
請求項１４記載のプラズマ処理装置によれば、基板の有機膜にプラズマ処理を施す際に、第２の電極と直流電源との電気的接続を遮断し、該第２の電極を電気的に絶縁するので、処理空間のプラズマと露出部との間の電位差を無機膜にプラズマ処理を施す際の電位差より確実に小さくすることができる。
請求項１５記載のプラズマ処理装置及び請求項２１記載のプラズマ処理方法によれば、基板の無機膜にプラズマ処理を施す際に、第２の電極は接地されるので、処理空間のプラズマと露出部との間の電位差を露出部がスパッタされる値に容易に設定することができる。
請求項１６記載のプラズマ処理装置及び請求項２２記載のプラズマ処理方法によれば、基板の無機膜にプラズマ処理を施す際に、第２の電極に所望の直流電圧を発生させる２７ＭＨｚ以下の高周波電力が印加されるので、処理空間のプラズマと露出部との間の電位差を露出部がスパッタされる値に確実に設定することができる。
請求項１７記載のプラズマ処理装置及び請求項２３記載のプラズマ処理方法によれば、基板の有機膜にプラズマ処理を施す際に、第２の電極は電気的に絶縁されているので、露出部は処理空間のプラズマから電荷を受け取り、該電荷は露出部から流失することがなく、これにより、該露出部はチャージアップする。したがって、処理空間のプラズマと露出部との間の電位差を確実に小さくすることができる。
請求項１８記載のプラズマ処理装置及び請求項２４記載のプラズマ処理方法によれば、露出部がシリコン系の材料からなるので、無機膜加工において、第２の電極の露出部がスパッタリングされたとき、無機膜のエッチングにおけるレジスト膜の高選択比の確保を実現することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本実施の第１の形態に係るプラズマ処理装置の概略構成を示す断面図である。このプラズマ処理装置は基板としての半導体ウエハＷにＲＩＥ（Reactive Ion Etching）処理やアッシング処理を施すように構成されている。
図１において、プラズマ処理装置１０は円筒形状の基板処理室１１を有し、該基板処理室１１は内部に処理空間Ｓを有する。また、基板処理室１１内には、例えば、直径が３００ｍｍの半導体ウエハＷ（以下、単に「ウエハＷ」という。）を載置する載置台としての円柱状のサセプタ１２（第１の電極）が配置されている。基板処理室１１の内壁面は側壁部材４５で覆われる。該側壁部材４５はアルミニウムからなり、その処理空間Ｓに面する面はイットリア（Ｙ２Ｏ３）でコーティングされている。また、基板処理室１１は電気的に接地するため、側壁部材４５の電位は接地電位である。サセプタ１２は基板処理室１１の底部に絶縁性部材２９を介して設置される。サセプタ１２の側面はサセプタ側面被覆部材５０で覆われる。
プラズマ処理装置１０では、基板処理室１１の内側壁とサセプタ１２の側面とによって、サセプタ１２上方の気体分子を基板処理室１１の外へ排出する流路として機能する排気路１３が形成される。この排気路１３の途中にはプラズマの漏洩を防止する環状の排気プレート１４が配置される。また、排気路１３における排気プレート１４より下流の空間は、サセプタ１２の下方へ回り込み、可変式バタフライバルブである自動圧力制御弁（Automatic Pressure Control Valve）（以下、「ＡＰＣバルブ」という。）１５に連通する。ＡＰＣバルブ１５は、アイソレータ（Isolator）１６を介して真空引き用の排気ポンプであるターボ分子ポンプ（Turbo Molecular Pump）（以下、「ＴＭＰ」という。）１７に接続され、ＴＭＰ１７は、バルブＶ１を介して排気ポンプであるドライポンプ（以下、「ＤＰ」という。）１８に接続されている。ＡＰＣバルブ１５、アイソレータ１６、ＴＭＰ１７、バルブＶ１及びＤＰ１８によって構成される排気流路は、ＡＰＣバルブ１５によって基板処理室１１内、より具体的には処理空間Ｓの圧力制御を行い、さらにＴＭＰ１７及びＤＰ１８によって基板処理室１１内をほぼ真空状態になるまで減圧する。
また、配管１９がアイソレータ１６及びＡＰＣバルブ１５の間からバルブＶ２を介してＤＰ１８に接続されている。配管１９及びバルブＶ２は、ＴＭＰ１７をバイパスして、ＤＰ１８によって基板処理室１１内を粗引きする。
サセプタ１２には高周波電源２０が給電棒２１及び整合器（Matcher）２２を介して接続されており、該高周波電源２０は、比較的高い周波数、例えば、４０ＭＨｚの高周波電力をサセプタ１２に供給する。これにより、サセプタ１２は下部電極として機能する。また、整合器２２は、サセプタ１２からの高周波電力の反射を低減して高周波電力のサセプタ１２への供給効率を最大にする。サセプタ１２は高周波電源２０から供給された４０ＭＨｚの高周波電力を処理空間Ｓに印加する。
また、サセプタ１２には、さらに他の高周波電源４６が給電棒３５及び整合器３６を介して接続されており、該他の高周波電源４６は、高周波電源２０が供給する高周波電力より低い周波数、例えば、３．１３ＭＨｚの高周波電力をサセプタ１２に供給する。整合器３６は整合器２２と同様の機能を有する。
サセプタ１２の表面やサセプタ側面被覆部材５０の表面には供給された３．１３ＭＨｚの高周波電力に起因して高周波（３．１３ＭＨｚ）の電位が発生する。したがって、サセプタ１２の表面等には３．１３ＭＨｚで変動する電位が発生するため、処理空間Ｓにおいて発生するプラズマの陽イオンのうち処理空間Ｓにおけるプラズマとサセプタ１２の表面等との電位差に応じた数の陽イオンが、サセプタ１２の表面に衝突する。サセプタ１２の表面やサセプタ側面被覆部材５０の表面に付着しているポリマーは陽イオンの衝突（スパッタリング）によって除去される。なお、サセプタ１２の表面やサセプタ側面被覆部材５０の表面には４０ＭＨｚの高周波電力にも起因して電位が発生するが、陽イオンは４０ＭＨｚで変動する電位差に追随不可能であり、４０ＭＨｚの高周波電力に起因して生ずる電位差は小さいため、サセプタ１２の表面等に衝突する陽イオンのエネルギーは低い。
サセプタ１２の内部上方には、導電膜からなる円板状のＥＳＣ電極板２３が配置されている。ＥＳＣ電極板２３にはＥＳＣ直流電源２４が電気的に接続されている。ウエハＷは、ＥＳＣ直流電源２４からＥＳＣ電極板２３に印加された直流電圧により発生するクーロン力又はジョンソン・ラーベック(Johnsen-Rahbek)力によってサセプタ１２の上面に吸着保持される。また、サセプタ１２の上方には、サセプタ１２の上面に吸着保持されたウエハＷの周りを囲うように円環状のフォーカスリング２５が配設される。このフォーカスリング２５は、処理空間Ｓに露出し、該処理空間ＳにおいてプラズマをウエハＷの表面に向けて収束し、ＲＩＥ処理やアッシング処理の効率を向上させる。
また、サセプタ１２の内部には、例えば、円周方向に延在する環状の冷媒室２６が設けられる。この冷媒室２６には、チラーユニット（図示せず）から冷媒用配管２７を介して所定温度の冷媒、例えば、冷却水やガルデン（登録商標）液が循環供給され、当該冷媒の温度によってサセプタ１２上面に吸着保持されたウエハＷの処理温度が制御される。
さらに、サセプタ１２の上面のウエハＷが吸着保持される部分（以下、「吸着面」という。）には、複数の伝熱ガス供給孔２８が開口している。これら複数の伝熱ガス供給孔２８は、サセプタ１２内部に配置された伝熱ガス供給ライン３０を介して伝熱ガス供給部３２に接続され、該伝熱ガス供給部３２は伝熱ガスとしてのヘリウムガスを伝熱ガス供給孔２８を介して吸着面及びウエハＷの裏面の間隙に供給する。
また、サセプタ１２の吸着面には、サセプタ１２の上面から突出自在なリフトピンとしての複数のプッシャーピン３３が配置されている。これらのプッシャーピン３３は、モータ（図示せず）とボールねじ（図示せず）を介して接続され、ボールねじによって直線運動に変換されたモータの回転運動に起因して吸着面から自在に突出する。ウエハＷにＲＩＥ処理やアッシング処理を施すためにウエハＷを吸着面に吸着保持するときには、プッシャーピン３３はサセプタ１２に収容され、ＲＩＥ処理やアッシング処理が施されたウエハＷを基板処理室１１から搬出するときには、プッシャーピン３３はサセプタ１２の上面から突出してウエハＷをサセプタ１２から離間させて上方へ持ち上げる。
基板処理室１１の天井部には、サセプタ１２と対向するようにガス導入シャワーヘッド３４が配置されている。ガス導入シャワーヘッド３４はバッファ室４０が内部に形成された、導電性材料からなる電極板支持体３９と、該電極板支持体３９に支持される上部電極板３８（第２の電極）とを備える。上部電極板３８は処理空間Ｓにその下面（露出部）が露出する。また、上部電極板３８はシリコン系の導電性材料、例えば、ＳｉやＳｉＣからなる円板状の部材である。上部電極板３８の周縁部及び電極板支持体３９の周縁部は絶縁性材料からなる環状の絶縁性部材４７によって覆われる。すなわち、上部電極板３８及び電極板支持体３９は、接地電位である基板処理室１１の壁部や高周波電力が供給されるサセプタ１２から絶縁性部材４７によって電気的に絶縁されている。
電極板支持体３９のバッファ室４０には処理ガス供給部（図示せず）からの処理ガス導入管４１が接続されている。この処理ガス導入管４１の途中には配管インシュレータ４２が配置されている。また、ガス導入シャワーヘッド３４は、バッファ室４０を処理空間Ｓに導通させる複数のガス穴３７を有する。ガス導入シャワーヘッド３４は、処理ガス導入管４１からバッファ室４０へ供給された処理ガスをガス穴３７を経由して処理空間Ｓへ供給する。
上部電極板３８は直流電源４９と高周波フィルタ５１を介して電気的に接続されており、直流電源４９は上部電極板３８に負の直流電圧を印加する。直流電源４９が上部電極板３８に印加する直流電圧の値は後述する制御部５２が決定する。
また、基板処理室１１の側壁には、プッシャーピン３３によってサセプタ１２から上方へ持ち上げられたウエハＷの高さに対応する位置にウエハＷの搬出入口４３が設けられ、搬出入口４３には、該搬出入口４３を開閉するゲートバルブ４４が取り付けられている。
このプラズマ処理装置１０の基板処理室１１内では、上述したように、サセプタ１２がサセプタ１２及び上部電極板３８の間の空間である処理空間Ｓに高周波電力を印加することにより、該処理空間Ｓにおいてガス導入シャワーヘッド３４から供給された処理ガスを高密度のプラズマにして陽イオンやラジカルを発生させ、該陽イオンやラジカルによってウエハＷにＲＩＥ処理やアッシング処理を施す。
また、プラズマ処理装置１０は、さらに、各構成部品の動作を制御する制御部５２と、各種データを格納するデータベース５３と、操作者が処理条件等を入力するための入力部、例えば、オペレーションパネル（図示しない）とを有する。
上述したプラズマ処理装置１０では、ウエハＷにＲＩＥ処理を施すが、このとき、デポ性の処理ガス、例えば、Ｃ４Ｆ８ガスとアルゴンガスとの混合ガスを用いると、該処理ガスから生じた反応生成物が、上部電極板３８の下面、サセプタ１２の表面、側壁部材４５の表面やサセプタ側面被覆部材５０の表面にポリマーとして付着する。付着したポリマーは該表面においてデポ膜を形成する。ここで、上述したように、サセプタ１２の表面やサセプタ側面被覆部材５０の表面に付着したポリマーは陽イオンの衝突によって除去される。また、側壁部材４５の電位が接地電位であるため、側壁部材４５にも陽イオンが衝突する。したがって、側壁部材４５の表面に付着したポリマーも除去される。しかしながら、上部電極板３８に直流電圧を印加しない場合には、上部電極板３８は電気的に絶縁されているため、上部電極板３８の下面と処理空間Ｓのプラズマとの電位差が小さくなり、上部電極板３８の下面にイオンが衝突することがなく、該下面に付着したポリマーは除去されない。
本実施の形態では、上部電極板３８の下面に付着したポリマーを陽イオンの衝突によって除去するために、上部電極板３８の下面と処理空間Ｓのプラズマとの間に電位差を発生させる。具体的には、直流電源４９が上部電極板３８に負の直流電圧を印加する。
ところで、本発明者は、上部電極板３８に印加する負の直流電圧の値を検討するために、まず、プラズマ処理装置１０において上部電極板３８に直流電圧を印加することなく、処理空間Ｓにおいて処理ガスからプラズマを生じさせたところ、ＲＩＥ処理の処理条件、例えば、処理空間Ｓに導入される処理ガスの種類、サセプタ１２に供給される高周波電力の大きさ及び処理空間Ｓの圧力の少なくとも１つに応じて上部電極板３８の下面に付着するポリマーの量が変化することを確認した。具体的には、処理条件（条件Ａ〜条件Ｈ）を変更したとき、上部電極板３８の下面におけるデポ膜厚が変化することを確認した（図２）。これは、処理条件を変化させる、具体的には、処理空間Ｓの圧力や高周波電力の大きさが変化すると、これに応じて上部電極板３８の下面と処理空間Ｓのプラズマとの間に電位差が変化するためである。
上述したように、上部電極板３８の下面におけるデポ膜厚はＲＩＥ処理の処理条件によって変化するため、本実施の形態では、上部電極板３８に印加する負の直流電圧の値を処理条件に応じて決定する。具体的には、事前に、プラズマ処理装置１０において各処理条件におけるデポ膜厚を計測して、処理条件とデポ膜厚との関係（以下、「処理条件−デポ膜厚関係」という。）をデータベース５３に格納し、さらに、複数のデポ膜厚について、デポ膜厚毎に、該デポ膜の除去が可能であり且つ上部電極板３８そのものがスパッタされない負の直流電圧の値をプラズマ処理装置１０によって求め、除去すべきデポ膜の膜厚と必要な負の直流電圧の値との関係（以下、「デポ膜厚−直流電圧値関係」という。）もデータベース５３に格納する。そして、制御部５２は、データベース５３に格納された処理条件−デポ膜厚関係及びデポ膜厚−直流電圧値に基づいて、実行するＲＩＥ処理の処理条件から上部電極板３８に印加すべき負の直流電圧の値を決定する。
次に、本発明の第１の実施の形態に係るプラズマ処理方法について説明する。
図３は、本発明の第１の実施の形態に係るプラズマ処理方法のフローチャートである。
図３において、まず、操作者がオペレーションパネルを介してプラズマ処理装置１０で実行するＲＩＥ処理の処理条件、例えば、所望の処理ガスの種類、高周波電力の大きさ及び処理空間Ｓの圧力を入力すると、制御部５２は、データベース５３に格納された処理条件−デポ膜厚関係及びデポ膜厚−直流電圧値に基づいて、所望の処理ガスの種類、高周波電力の大きさ及び処理空間Ｓの圧力の少なくとも１つから上部電極板３８に印加すべき負の直流電圧の値を決定する（ステップＳ３１）（電圧値決定ステップ）。
次いで、ウエハＷを基板処理室１１内に搬入し（ステップＳ３２）、該ウエハＷをサセプタ１２の吸着面に吸着保持させ、さらに、基板処理室１１内の圧力が入力された処理条件における圧力まで減圧されると、直流電源４９が決定された値の負の直流電圧の上部電極板３８への印加を開始し（ステップＳ３３）（直流電圧印加ステップ）、ガス導入シャワーヘッド３４が処理ガスを処理空間Ｓに供給し（ステップＳ３４）、高周波電源２０及び他の高周波電源４６がそれぞれ４０ＭＨｚ及び３．１３ＭＨｚの高周波電力をサセプタ１２に供給し、該サセプタ１２は４０ＭＨｚ及び３．１３ＭＨｚの高周波電力の処理空間Ｓへの印加を開始する（ステップＳ３５）。このとき、処理ガスが高密度のプラズマとなり、陽イオンやラジカルが処理空間Ｓにおいて発生する。陽イオンやラジカルはウエハＷにＲＩＥ処理を施す（ステップＳ３６）。
また、処理空間Ｓにプラズマが生じている間、処理ガスから反応生成物が生じて上部電極板３８の下面にポリマーとして付着するが、上部電極板３８には負の直流電圧が印加されているので、上部電極板３８の下面と処理空間Ｓのプラズマとの間に電位差が発生して該下面に陽イオンが衝突する。これにより、上部電極板３８の下面に付着したポリマーが除去される。
ウエハＷのＲＩＥ処理が終了すると、高周波電源２０及び他の高周波電源４６がそれぞれ高周波電力のサセプタ１２への供給を停止して処理空間Ｓへの高周波電力の印加を中止する（ステップＳ３７）。このとき、処理空間Ｓにおけるプラズマも消滅する。
次いで、直流電源４９が負の直流電圧の上部電極板３８への印加を中止し（ステップＳ３８）、基板処理室１１内の圧力を大気圧まで昇圧し、ＲＩＥ処理が施されたウエハＷを基板処理室１１から搬出し（ステップＳ３９）、本処理を終了する。
上述した図３の処理によれば、電気的に絶縁されている上部電極板３８に負の直流電圧が印加されるので、処理空間Ｓのプラズマと上部電極板３８の下面との間に電位差が発生して、上部電極板３８の下面に陽イオンが衝突する。したがって、上部電極板３８の下面からポリマーを除去することができる。
図３の処理では、データベース５３に格納された処理条件−デポ膜厚関係及びデポ膜厚−直流電圧値に基づいて、処理空間Ｓに導入されるガスの種類、サセプタ１２に供給される高周波電力の大きさ及び処理空間Ｓの圧力の少なくとも１つから上部電極板３８に印加される負の直流電圧の値が決定される。上部電極板３８の下面におけるデポ膜の膜厚は上記ガスの種類、上記高周波電力の大きさ及び上記圧力の少なくとも１つに関連する。また、データベース５３が格納するデポ膜厚−直流電圧値関係における負の直流電圧の値は、当該デポ膜の除去が可能であり且つ上部電極板３８そのものがスパッタされない負の直流電圧の値である。したがって、下面に衝突する陽イオンによるスパッタ量を適切に制御することができ、もって、上部電極板３８からポリマーを適切に除去することができると共に、上部電極板３８の消耗を防止することができる。
また、図３の処理では、高周波電源２０及び他の高周波電源４６がサセプタ１２に高周波電力を供給している間は、上部電極板３８に負の直流電圧が印加される。サセプタ１２に高周波電力が供給されている間は、処理空間Ｓにおいてプラズマが発生し、処理ガスから反応生成物が生じて上部電極板３８の下面にポリマーとして付着するが、上部電極板３８に負の直流電圧が印加されているので、ポリマーは陽イオンの衝突によって除去される。したがって、上部電極板３８からポリマーを確実に除去することができる。
上述した図３の処理において、上部電極板３８に印加される負の直流電圧の値は、プラズマに影響を与えない値である０Ｖ〜２０００Ｖであるのがよく、より好ましくは、５０Ｖ〜２００Ｖであるのがよい。
なお、プラズマの分布等を制御するために、上部電極板３８に印加される負の直流電圧を用いてもよく、この場合、負の直流電圧の値は上述した値に限られない。
上述した本実施の形態では、負の直流電圧の印加によって上部電極板３８の下面に付着するポリマーを除去したが、除去の対象はこれに限られない。例えば、上部電極板３８の下面に形成される酸化膜も負の直流電圧の印加によって除去することができる。
また、上述した本実施の形態では、ウエハＷにＲＩＥ処理を施す前に、実行するＲＩＥ処理の処理条件に応じて印加される負の直流電圧の値が決定されたが、ＲＩＥ処理中の処理空間Ｓにおけるプラズマの発光量や上部電極板３８の下面に付着するポリマーの量に応じて負の直流電圧の値を適宜変更してもよい。上部電極板３８の下面に付着するポリマーの量を測定する方法としては、両端部が基板処理室１１の外部に配置された光ファイバの一部を基板処理室１１内に露出させ、光ファイバの透過率をモニタする方法等が該当する。光ファイバにポリマーが付着した場合に光ファイバの透過率が変化するため、当該方法で上部電極板３８の下面に付着するポリマーの量を測定することができる。
なお、上述した本実施の形態ではプラズマ処理装置１０が制御部５２及びデータベース５３を有していたが、プラズマ処理装置１０に接続された外部のサーバやデータベースが同様の機能を奏してもよい。
次に、本発明の第２の実施の形態に係るプラズマ処理装置について説明する。
本実施の形態は、その構成や作用が上述した第１の実施の形態と基本的に同じであり、直流電源及び高周波フィルタの間にスイッチを有する点が上述した第１の実施の形態と異なる。したがって、重複した構成、作用については説明を省略し、以下に異なる構成、作用についての説明を行う。
図４は、本発明の第２の実施の形態に係るプラズマ処理装置の概略構成を示す断面図である。
図４において、プラズマ処理装置５５は、直流電源４９及び高周波フィルタ５１の間に配されたスイッチ５４（スイッチ手段）を備える。
上部電極板３８はスイッチ５４がオンになると直流電源４９と高周波フィルタ５１を介して電気的に接続され、直流電源４９は上部電極板３８に直流電圧を印加する。直流電源４９が上部電極板３８に印加する直流電圧の値は制御部５２が決定する。また、上部電極板３８はスイッチ５４がオフになると電気的に浮遊した状態（以下、「フローティング状態」という）になる。スイッチ５４のオン／オフは後述する制御部５２が制御する。
図５は、図４のプラズマ処理装置５５によって処理が施されるウエハＷの断面形状を概略的に示す断面図である。本実施の形態では、ウエハＷに多層レジスト膜が形成された場合について説明を行う。
ウエハＷの多層レジスト膜は、図５に示すように、まず、Ｓｉ基板６１上に形成された加工対象のＳｉＯ２膜６２（無機膜）上に、該ＳｉＯ２膜６２に対してエッチング選択性を有するアモルファスカーボン膜６３（有機膜）と、該アモルファスカーボン膜６３に対してエッチング選択性を有するＳＯＧ膜６４（無機膜）と、レジスト膜６５とを、順次形成することによって作成される。ＳＯＧ膜６４は、例えばＳｉＯ２やＳｉＯＣからなる。
本実施の形態では、上述した多層レジスト膜が形成されたウエハＷにおける加工プロセスを同一のチャンバにおいて連続に実行する。具体的には、フォトリソグラフィによりレジスト膜６５をパターニングした後、このレジスト膜６５をマスクとしてＳＯＧ膜６４をエッチングし、レジスト膜６５のパターンをＳＯＧ膜６４に転写する。次いで、パターニングされたＳＯＧ膜６４をマスクとしてアモルファスカーボン膜６３をエッチングし、ＳＯＧ膜６４のパターンをアモルファスカーボン膜６３に転写する。そして、パターニングされたアモルファスカーボン膜６３をマスクとして加工対象のＳｉＯ２膜６２の加工を行う。
さらに詳細には、ＳＯＧ膜６４やＳｉＯ２膜６２のエッチングにおいて、ウエハＷが搬入された基板処理室１１内の圧力がオペレーションパネル等に入力された処理条件における圧力に設定されると、入力された処理条件に基づいて決定された値の直流電圧を上部電極板３８に印加し、処理空間Ｓにガス導入シャワーヘッド３４から主にＣ４Ｆ８に代表されるＣＦ系の処理ガスを供給し、サセプタ１２に高周波電源２０及び他の高周波電源４６からそれぞれ供給された４０ＭＨｚ及び３．１３ＭＨｚの高周波電力を処理空間Ｓに印加し、供給された処理ガスが高密度のプラズマとなることにより発生する陽イオンやラジカルによってウエハＷにＲＩＥ処理を施す。
一方、アモルファスカーボン膜６３のエッチングにおいては、入力された処理条件に基づいてスイッチ５４をオフすることにより上部電極板３８をフローティング状態にし、ウエハＷが搬入された基板処理室１１内の圧力が入力された処理条件における圧力に設定されると、処理空間Ｓにガス導入シャワーヘッド３４からＯ２，ＣＯ，Ｎ２，Ｈ２等のＦを含有しない処理ガスを供給し、サセプタ１２に高周波電源２０から供給された４０ＭＨｚ以上の高周波電力を処理空間Ｓに印加し、供給された処理ガスが高密度のプラズマとなることにより発生する陽イオンやラジカルによってウエハＷにＲＩＥ処理を施す。
次に、本発明の第２の実施の形態に係るプラズマ処理方法について説明する。
図６は、本発明の第２の実施の形態に係るプラズマ処理方法のフローチャートである。
図６において、まず、操作者がオペレーションパネルを介してプラズマ処理装置５５で実行するＲＩＥ処理の処理条件、例えば、所望の処理ガスの種類、高周波電力の大きさ及び処理空間Ｓの圧力を入力する。
次いで、ウエハＷを基板処理室１１内に搬入し（ステップＳ６１）、該ウエハＷをサセプタ１２の吸着面に吸着保持させ、後述する図７の無機膜加工処理（ステップＳ６２）（無機膜処理ステップ）、図８の有機膜加工処理（ステップＳ６３）（有機膜処理ステップ）、図７の無機膜加工処理（ステップＳ６４）（無機膜処理ステップ）を順に施し、基板処理室１１内の圧力を大気圧まで昇圧させ、各加工処理においてＲＩＥ処理が施されたウエハＷを基板処理室１１から搬出し（ステップＳ６５）、本処理を終了する。
なお、ステップＳ６２の無機膜加工処理ではＳＯＧ膜６４がエッチングされ、このとき、レジスト膜６５のパターンがＳＯＧ膜６４に転写される。ステップＳ６３の有機膜加工処理ではアモルファスカーボン膜６３がエッチングされ、ＳＯＧ膜６４のパターンがアモルファスカーボン膜６３に転写される。ステップＳ６４の無機膜加工処理ではＳｉＯ２膜６２がエッチングされる。このとき、パターニングされたアモルファスカーボン膜６３がマスクとして機能する。これにより、所望のパターンにパターニングされたＳｉＯ２膜６２が得られる。
図７は、図６のステップＳ６２，６４の無機膜加工処理の手順を示すフローチャートである。
図７において、まず、操作者によって入力されたＲＩＥ処理の処理条件に基づいて制御部５２は上部電極板３８に印加すべき直流電圧の値を決定する（ステップＳ７１）。
次いで、ウエハＷが搬入された基板処理室１１内の圧力が入力された処理条件における圧力まで減圧又は昇圧されると、制御部５２はスイッチ５４をオンにし、直流電源４９は上記決定された値の直流電圧の上部電極板３８への印加を開始する（ステップＳ７２）（直流電源接続ステップ）。次いで、ガス導入シャワーヘッド３４が主にＣ４Ｆ８に代表されるＣＦ系の処理ガスを処理空間Ｓに供給し（ステップＳ７３）、高周波電源２０及び他の高周波電源４６がそれぞれ４０ＭＨｚ及び３．１３ＭＨｚの高周波電力をサセプタ１２に供給し、該サセプタ１２は４０ＭＨｚ及び３．１３ＭＨｚの高周波電力の処理空間Ｓへの印加を開始する（ステップＳ７４）。このとき、処理ガスが高密度のプラズマとなり、陽イオンやラジカルが処理空間Ｓにおいて発生する。陽イオンやラジカルはウエハＷにＲＩＥ処理を施す（ステップＳ７５）。
ステップＳ７５では、上部電極板３８に直流電圧が印加されているので、上部電極板３８の下面と処理空間Ｓのプラズマとの間に電位差が発生する。該電位差に起因して陽イオンが上部電極板３８に引き込まれ、該上部電極板３８がスパッタリングされる。先述したように、シリコン系材料からなる電極板をスパッタリングすると無機膜加工において無機膜のマスク膜に対する高選択比を実現することができる。したがって、ステップＳ７５では、ＳＯＧ膜６４のエッチングにおけるレジスト膜６５の高選択比の確保及びＳｉＯ２膜６２のエッチングにおけるアモルファスカーボン膜６３の高選択比の確保を実現することができる。
なお、シリコン系材料からなる電極板のスパッタリングによる効果のメカニズムについては、明りょうに説明するのが困難であるが、鋭意検討を行った結果、本発明者は以下に説明する２つの仮説を類推するに至った。
（１）シリコン系材料からなる電極板のスパッタリングによってシリコン系材料が飛び出し、マスク膜上に堆積する。その後、プラズマの陽イオンやラジカルがマスク膜に到達しても堆積したシリコン系材料のエッチングに消費され、マスク膜が殆どエッチングされない。
（２）ＣＦ系ガスのプラズマによるエッチングでは、反応生成物としてのＣＦ系のデポが発生してマスク膜に堆積し、デポ膜を形成する。また、電極板のスパッタリングの際、ＣＦ系ガスのフッ素イオンやフッ素ラジカルが消耗される。したがって、発生するＣＦ系のデポは炭素を多く含有する（カーボンリッチとなる）。炭素を多く含有するとデポ膜が強化されてエッチングされにくくなる。その結果、デポ膜がマスク膜を保護し、マスク膜が殆どエッチングされない。
次いで、ウエハＷのＲＩＥ処理が終了すると、高周波電源２０及び他の高周波電源４６がそれぞれ高周波電力のサセプタ１２への供給を停止して処理空間Ｓへの高周波電力の印加を中止する（ステップＳ７６）。このとき、処理空間Ｓにおけるプラズマも消滅する。
次いで、直流電源４９が直流電圧の上部電極板３８への印加を中止し（ステップＳ７７）、本処理を終了する。
図７の無機膜加工処理によれば、上部電極板３８に直流電圧が印加されるので、処理空間Ｓのプラズマと上部電極板３８の下面との間に電位差が発生して、上部電極板３８の下面に陽イオンが衝突する。すなわち、上部電極板３８がスパッタリングされるため、ＳＯＧ膜６４のエッチングにおけるレジスト膜６５の高選択比の確保及びＳｉＯ２膜６２のエッチングにおけるアモルファスカーボン膜６３の高選択比の確保を実現することができる。
本実施の形態においては、上部電極板３８に直流電圧を印加する構成としたが、上部電極板３８をフローティング状態から接地状態に切り替える構成としてもよく、上部電極板３８に高直流電圧（Ｖｄｃ）を発生させることができる２７ＭＨｚ以下の高周波電力を印加する構成としてもよい。
図８は、図６のステップＳ６３の有機膜加工処理の手順を示すフローチャートである。
図８において、まず、操作者によって入力されたＲＩＥ処理の処理条件に基づいて制御部５２はスイッチ５４をオフにし、上部電極板３８をフローティング状態にする（ステップＳ８１）。
次いで、基板処理室１１内の圧力が入力された処理条件における圧力まで減圧又は昇圧されると、ガス導入シャワーヘッド３４がＯ２，ＣＯ，Ｎ２，Ｈ２等のＦを含有しない処理ガスを処理空間Ｓに供給し（ステップＳ８２）、高周波電源２０が４０ＭＨｚ以上の高周波電力をサセプタ１２に供給し、該サセプタ１２は４０ＭＨｚ以上の高周波電力の処理空間Ｓへの印加を開始する（ステップＳ８３）。このとき、処理ガスが高密度のプラズマとなり、陽イオンやラジカルが処理空間Ｓにおいて発生する。陽イオンやラジカルはウエハＷにＲＩＥ処理を施す（ステップＳ８４）。
本処理においては、処理空間Ｓに供給される処理ガスがＦを含有しないガスであるので、処理空間Ｓにプラズマが生じている間、処理ガスから反応生成物が生ずることはなく、上部電極板３８の下面にポリマーが付着することはない。
さらに、上部電極板３８がフローティング状態にあるので、該上部電極板３８は処理空間Ｓのプラズマから電荷を受け取り、該電荷は上部電極板３８から流失することがなく、これにより、該上部電極板３８はチャージアップし、上部電極板３８の下面と処理空間Ｓのプラズマとの電位差が小さくなる。その結果、上部電極板３８の下面に衝突する陽イオンのエネルギーが低くなり、上部電極板３８の下面がスパッタリングされることがない。したがって、上部電極板３８からシリコン系材料が飛び出すことがなく、ウエハＷ上にシリコン系材料が堆積することもないため、ウエハＷ上に残渣が発生するのを防止することができる。
ウエハＷのＲＩＥ処理が終了すると、高周波電源２０が高周波電力のサセプタ１２への供給を停止して処理空間Ｓへの高周波電力の印加を中止する（ステップＳ８５）。このとき、処理空間Ｓにおけるプラズマも消滅する。そして、本処理を終了する。
図８の有機膜加工処理によれば、上部電極板３８をフローティング状態にするので、処理空間Ｓのプラズマと上部電極板３８の下面との間の電位差が小さくなり、上部電極板３８の下面に衝突する陽イオンのエネルギーが低くなる。したがって、上部電極板３８の下面がスパッタリングされることがないので、シリコン系の上部電極板３８の材料がウエハ上に堆積することを防止することができる。
本実施の形態においては、上部電極板３８をフローティング状態にする構成としたが、上部電極板３８にかかる電位がシリコン系の上部電極板３８の材料のスパッタイールドが立ち上がる閾値以下である５０ｅＶ以下になる構成としてもよい。
図６のプラズマ処理によれば、ＳＯＧ膜６４のエッチングにおけるレジスト膜６５の高選択比の確保及びＳｉＯ２膜６２のエッチングにおけるアモルファスカーボン膜６３の高選択比の確保を実現することができると共に、アモルファスカーボン膜６３のエッチングにおいてウエハＷ上に残渣が発生するのを防止することができる。すなわち、同一のプラズマ処理装置においてウエハＷの無機膜加工処理及び有機膜加工処理を連続プロセスで施すことができる。
なお、上述した本実施の形態ではプラズマ処理装置５５が制御部５２及びデータベース５３を有していたが、プラズマ処理装置５５に接続された外部のサーバやデータベースが同様の機能を奏してもよい。
なお、上述したプラズマ処理装置１０，５５においてＲＩＥ処理等が施される基板は半導体デバイス用の半導体ウエハに限られず、ＬＣＤ（Liquid Crystal Display）やＦＰＤ（Flat Panel Display）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上述した実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
本発明の第１の実施の形態に係るプラズマ処理装置の概略構成を示す断面図である。 処理条件と上部電極板の下面におけるデポ膜厚との関係を示すグラフである。 本発明の第１の実施の形態に係るプラズマ処理方法のフローチャートである。 本発明の第２の実施の形態に係るプラズマ処理装置の概略構成を示す断面図である。 図４のプラズマ処理装置５５によって処理が施されるウエハＷの断面形状を概略的に示す断面図である。 本発明の第２の実施の形態に係るプラズマ処理方法のフローチャートである。 図６のステップＳ６２，６４の無機膜加工処理の手順を示すフローチャートである。 図６のステップＳ６３の有機膜加工処理の手順を示すフローチャートである。
符号の説明
Ｓ 処理空間
Ｗ 半導体ウエハ
１０ プラズマ処理装置
１１ 基板処理室
１２ サセプタ
２０ 高周波電源
３４ ガス導入シャワーヘッド
３８ 上部電極板
４６ 他の高周波電源
４９ 直流電源
５２ 制御部
５３ データベース
５４ スイッチ

Claims (25)

  1. 基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的
    に絶縁されている第２の電極とを備えるプラズマ処理装置において、
    前記第２の電極は直流電源に接続されることを特徴とするプラズマ処理装置。
  2. 前記第２の電極に印加される直流電圧の値を制御する制御部を備え、
    該制御部は前記露出部に付着する付着物の量に応じて前記印加される直流電圧の値を決定することを特徴とする請求項１記載のプラズマ処理装置。
  3. 前記第２の電極に印加される直流電圧の値を制御する制御部を備え、
    前記制御部は前記処理空間に導入されるガスの種類、前記第１の電極に供給される高周波電力の大きさ及び前記処理空間の圧力の少なくとも１つに応じて前記印加される直流電圧の値を決定することを特徴とする請求項１記載のプラズマ処理装置。
  4. 少なくとも前記高周波電源が前記第１の電極に高周波電力を供給している間は、前記直流電源が前記第２の電極に直流電圧を印加することを特徴とする請求項１乃至３のいずれか１項に記載のプラズマ処理装置。
  5. 少なくとも前記処理空間においてプラズマが発生している間は、前記直流電源が前記第２の電極に直流電圧を印加することを特徴とする請求項１乃至３のいずれか１項に記載のプラズマ処理装置。
  6. 基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的に絶縁されている第２の電極とを備えるプラズマ処理装置におけるプラズマ処理方法であって、
    前記第２の電極に直流電圧を印加する直流電圧印加ステップを有することを特徴とするプラズマ処理方法。
  7. 前記露出部に付着する付着物の量に応じて前記第２の電極に印加される直流電圧の値を決定する電圧値決定ステップを有することを特徴とする請求項６記載のプラズマ処理方法。
  8. 前記処理空間に導入されるガスの種類、前記第１の電極に供給される高周波電力の大きさ及び前記処理空間の圧力の少なくとも１つに応じて前記第２の電極に印加される直流電圧の値を決定する電圧値決定ステップを有することを特徴とする請求項６記載のプラズマ処理方法。
  9. 前記直流電圧印加ステップでは、少なくとも前記高周波電源が前記第１の電極に高周波電力を供給している間は、前記第２の電極に直流電圧を印加することを特徴とする請求項６乃至８のいずれか１項に記載のプラズマ処理方法。
  10. 前記直流電圧印加ステップでは、少なくとも前記処理空間においてプラズマが発生している間は、前記第２の電極に直流電圧を印加することを特徴とする請求項６乃至８のいずれか１項に記載のプラズマ処理方法。
  11. 基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的に絶縁されている第２の電極とを備えるプラズマ処理装置におけるプラズマ処理方法をコンピュータに実行させるプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、前記プログラムは、
    前記第２の電極に直流電圧を印加する直流電圧印加モジュールを有することを特徴とする記憶媒体。
  12. 基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的に絶縁されている第２の電極とを備えるプラズマ処理装置において、
    前記基板には無機膜及び有機膜が形成されており、
    前記基板の無機膜にプラズマ処理を施す際には、前記処理空間及び前記第２の電極の電位差を当該第２の電極が有する露出部が当該処理空間内に発生するプラズマによってスパッタされる値に設定し、
    前記基板の有機膜にプラズマ処理を施す際には、前記処理空間及び前記第２の電極の電位差を前記無機膜にプラズマ処理を施す際の電位差の値より小さい値に設定することを特徴とするプラズマ処理装置。
  13. 前記第２の電極は直流電源に接続されることを特徴とする請求項１２記載のプラズマ処理装置。
  14. 前記第２の電極と前記直流電源との間に配され、前記基板の有機膜にプラズマ処理を施す際に、当該第２の電極と当該直流電源との電気的接続を遮断し、該第２の電極を電気的に絶縁するスイッチ手段をさらに備えることを特徴とする請求項１３記載のプラズマ処理装置。
  15. 前記基板の無機膜にプラズマ処理を施す際には、前記第２の電極は接地されることを特徴とする請求項１２記載のプラズマ処理装置。
  16. 前記基板の無機膜にプラズマ処理を施す際には、前記第２の電極に所望の直流電圧を発生させる２７ＭＨｚ以下の高周波電力が印加されることを特徴とする請求項１２記載のプラズマ処理装置。
  17. 前記基板の有機膜にプラズマ処理を施す際には、前記第２の電極は電気的に絶縁されていることを特徴とする請求項１２記載のプラズマ処理装置。
  18. 前記露出部はシリコン系の材料からなることを特徴とする請求項１２乃至１７のいずれか１項に記載のプラズマ処理装置。
  19. 基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的に絶縁されている第２の電極とを備えるプラズマ処理装置におけるプラズマ処理方法であって、
    前記基板には無機膜及び有機膜が形成されており、
    前記基板の無機膜にプラズマ処理を施す無機膜処理ステップと、
    前記基板の有機膜にプラズマ処理を施す有機膜処理ステップとを有し、
    前記無機膜処理ステップでは、前記処理空間及び前記第２の電極の電位差を当該第２の電極が有する露出部が当該処理空間内に発生するプラズマによってスパッタされる値に設定し、
    前記有機膜処理ステップでは、前記処理空間及び前記第２の電極の電位差を前記無機膜にプラズマ処理を施す際の電位差の値より小さい値に設定することを特徴とするプラズマ処理方法。
  20. 前記第２の電極に直流電源を接続する直流電源接続ステップを有することを特徴とする請求項１９記載のプラズマ処理方法。
  21. 前記無機膜処理ステップでは、前記第２の電極を接地することを特徴とする請求項１９記載のプラズマ処理方法。
  22. 前記無機膜処理ステップでは、前記第２の電極に所望の直流電圧を発生させる２７ＭＨｚ以下の高周波電力を印加することを特徴とする請求項１９記載のプラズマ処理方法。
  23. 前記有機膜処理ステップは、前記第２の電極を電気的に絶縁することを特徴とする請求項１９記載のプラズマ処理方法。
  24. 前記露出部はシリコン系の材料からなることを特徴とする請求項１９乃至２３のいずれか１項に記載のプラズマ処理方法。
  25. 基板が搬入される処理空間を有し且つ該処理空間において前記基板にプラズマ処理を施す基板処理室と、該基板処理室内に配置され且つ高周波電源に接続された第１の電極と、前記処理空間に露出する露出部を有し且つ前記基板処理室及び前記第１の電極から電気的に絶縁されている第２の電極とを備えるプラズマ処理装置におけるプラズマ処理方法をコンピュータに実行させるプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、
    前記基板には無機膜及び有機膜が形成されており、
    前記プログラムは、
    前記基板の無機膜にプラズマ処理を施す無機膜処理モジュールと、
    前記基板の有機膜にプラズマ処理を施す有機膜処理モジュールとを有し、
    前記無機膜処理モジュールは、前記処理空間及び前記第２の電極の電位差を当該第２の電極が有する露出部が当該処理空間内に発生するプラズマによってスパッタされる値に設定し、
    前記有機膜処理モジュールは、前記処理空間及び前記第２の電極の電位差を前記無機膜にプラズマ処理を施す際の電位差の値より小さい値に設定することを特徴とする記憶媒体。
JP2006168684A 2006-03-22 2006-06-19 プラズマ処理装置、プラズマ処理方法及び記憶媒体 Expired - Fee Related JP5461759B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006168684A JP5461759B2 (ja) 2006-03-22 2006-06-19 プラズマ処理装置、プラズマ処理方法及び記憶媒体
US11/689,065 US7883632B2 (en) 2006-03-22 2007-03-21 Plasma processing method
KR1020070027578A KR100857955B1 (ko) 2006-03-22 2007-03-21 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체
US12/973,563 US9362090B2 (en) 2006-03-22 2010-12-20 Plasma processing apparatus, plasma processing method, and storage medium

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006079638 2006-03-22
JP2006079638 2006-03-22
JP2006168684A JP5461759B2 (ja) 2006-03-22 2006-06-19 プラズマ処理装置、プラズマ処理方法及び記憶媒体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013220923A Division JP5638682B2 (ja) 2006-03-22 2013-10-24 プラズマ処理装置、プラズマ処理方法及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2007288119A true JP2007288119A (ja) 2007-11-01
JP5461759B2 JP5461759B2 (ja) 2014-04-02

Family

ID=38759562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006168684A Expired - Fee Related JP5461759B2 (ja) 2006-03-22 2006-06-19 プラズマ処理装置、プラズマ処理方法及び記憶媒体

Country Status (2)

Country Link
JP (1) JP5461759B2 (ja)
KR (1) KR100857955B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200410A (ja) * 2008-02-25 2009-09-03 Hitachi High-Technologies Corp 真空処理装置
JP2009246183A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
KR20150016498A (ko) 2012-06-01 2015-02-12 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법
KR20150021475A (ko) 2013-08-20 2015-03-02 도쿄엘렉트론가부시키가이샤 실리콘 산화막을 에칭하는 방법
JP2015043386A (ja) * 2013-08-26 2015-03-05 東京エレクトロン株式会社 半導体装置の製造方法
CN112447481A (zh) * 2019-09-05 2021-03-05 东京毅力科创株式会社 等离子体处理装置和控制方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106884157B (zh) 2011-03-04 2019-06-21 诺发系统公司 混合型陶瓷喷淋头
JP6022785B2 (ja) 2012-03-26 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及びプログラム
JP7133975B2 (ja) * 2018-05-11 2022-09-09 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124844A1 (ja) * 2004-06-21 2005-12-29 Tokyo Electron Limited プラズマ処理装置及び方法
JP2006066905A (ja) * 2004-07-30 2006-03-09 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234902B1 (ko) * 1996-11-26 1999-12-15 윤종용 2차전위에 의한 방전을 제거한 플라즈마 처리장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124844A1 (ja) * 2004-06-21 2005-12-29 Tokyo Electron Limited プラズマ処理装置及び方法
JP2006066905A (ja) * 2004-07-30 2006-03-09 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200410A (ja) * 2008-02-25 2009-09-03 Hitachi High-Technologies Corp 真空処理装置
JP2009246183A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
KR20150016498A (ko) 2012-06-01 2015-02-12 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법
US9570312B2 (en) 2012-06-01 2017-02-14 Tokyo Electron Limited Plasma etching method
KR20150021475A (ko) 2013-08-20 2015-03-02 도쿄엘렉트론가부시키가이샤 실리콘 산화막을 에칭하는 방법
US9257301B2 (en) 2013-08-20 2016-02-09 Tokyo Electron Limited Method of etching silicon oxide film
JP2015043386A (ja) * 2013-08-26 2015-03-05 東京エレクトロン株式会社 半導体装置の製造方法
CN112447481A (zh) * 2019-09-05 2021-03-05 东京毅力科创株式会社 等离子体处理装置和控制方法

Also Published As

Publication number Publication date
KR100857955B1 (ko) 2008-09-09
JP5461759B2 (ja) 2014-04-02
KR20070095806A (ko) 2007-10-01

Similar Documents

Publication Publication Date Title
US9362090B2 (en) Plasma processing apparatus, plasma processing method, and storage medium
JP5461759B2 (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
KR101697285B1 (ko) 챔버 내 클리닝 방법
US8236109B2 (en) Component cleaning method and storage medium
US9177823B2 (en) Plasma etching method and plasma etching apparatus
US8664117B2 (en) Method for manufacturing semiconductor device using anisotropic etching
JP4963842B2 (ja) 基板処理室の洗浄方法、記憶媒体及び基板処理装置
US7654010B2 (en) Substrate processing system, substrate processing method, and storage medium
KR101720670B1 (ko) 기판 처리 장치 및 그 클리닝 방법 및 프로그램을 기록한 기록매체
US20070186952A1 (en) Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber
US8216485B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
EP2879166B1 (en) Plasma processing method
JP2008177493A (ja) 基板処理装置及びフォーカスリング
JP2007005377A (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
JP4783094B2 (ja) プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
JP5638682B2 (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP2007266296A (ja) 基板処理装置及び側壁部品
US7608544B2 (en) Etching method and storage medium
JP4928832B2 (ja) エッチング方法及びコンピュータ読み取り可能な記録媒体
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
JP2007258471A (ja) プラズマ処理装置
JP5089871B2 (ja) 半導体装置の製造方法
JP2006210461A (ja) プロセス装置の洗浄方法、該方法を実行するためのプログラム、及び記憶媒体
KR20030089920A (ko) 반도체 장치 제조에서의 파티클 처리 방법 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140116

R150 Certificate of patent or registration of utility model

Ref document number: 5461759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees