KR20070095806A - 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체 - Google Patents

플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체 Download PDF

Info

Publication number
KR20070095806A
KR20070095806A KR1020070027578A KR20070027578A KR20070095806A KR 20070095806 A KR20070095806 A KR 20070095806A KR 1020070027578 A KR1020070027578 A KR 1020070027578A KR 20070027578 A KR20070027578 A KR 20070027578A KR 20070095806 A KR20070095806 A KR 20070095806A
Authority
KR
South Korea
Prior art keywords
electrode
processing
substrate
plasma
processing space
Prior art date
Application number
KR1020070027578A
Other languages
English (en)
Other versions
KR100857955B1 (ko
Inventor
마사노부 혼다
유타카 마츠이
마나부 사토
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20070095806A publication Critical patent/KR20070095806A/ko
Application granted granted Critical
Publication of KR100857955B1 publication Critical patent/KR100857955B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

전기적으로 절연되어 있는 전극으로부터 폴리머를 제거할 수 있는 플라즈마 처리 장치. 플라즈마 처리 장치의 서셉터는, 처리 공간을 갖는 기판 처리실 내에 배치된다. 고주파 전원이 서셉터에 접속되어 있다. 상부 전극판은, 기판 처리실의 벽부나 서셉터로부터 전기적으로 절연된다. 이 상부 전극판에는 직류 전원이 접속되어 있다. 플라즈마 처리 장치의 제어부는, 실행하는 RIE 처리의 처리 조건에 따라 상부 전극판에 인가하는 부의 직류 전압의 값을 결정한다.

Description

플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체{PLASMA PROCESSING APPARATUS, PLASMA PROCESSING METHOD, AND STORAGE MEDIUM}
도 1은 본 발명의 실시예 1에 따른 플라즈마 처리 장치의 개략 구성을 나타내는 단면도,
도 2는 처리 조건과 상부 전극판의 하면에서의 증착막(deposit film) 두께와의 관계를 나타내는 그래프,
도 3은 본 발명의 실시예 1에 따른 플라즈마 처리 방법의 흐름도,
도 4는 본 발명의 실시예 2에 따른 플라즈마 처리 장치의 개략 구성을 나타내는 단면도,
도 5는 도 4의 플라즈마 처리 장치에 의해 처리가 실시되는 웨이퍼의 단면 형상을 개략적으로 나타내는 단면도,
도 6은 본 발명의 실시예 2에 따른 플라즈마 처리 방법의 흐름도,
도 7은 도 6의 각각의 단계 S62, S64의 무기막 가공 처리의 순서를 나타내는 흐름도,
도 8은 도 6의 단계 S63의 유기막 가공 처리의 순서를 나타내는 흐름도이다.
도면의 주요 부분에 대한 부호의 설명
10, 55 : 플라즈마 처리 장치 11 : 기판 처리실
12 : 서셉터 13 : 배기로
14 : 배기 플레이트 15 : APC 밸브
16 : 아이솔레이터 17 : TMP
18 : DP 19 : 배관
20, 46 : 고주파 전원 21, 35 : 급전봉
22, 36 : 정합기 23 : ESC 전극판
24 : ESC 직류 전원 25 : 포커스링
26 : 냉매실 27 : 냉매용 배관
28 : 전열 가스 공급 구멍 29, 47 : 절연성 부재
30 : 전열 가스 공급 라인 32 : 전열 가스 공급부
33 : 푸셔핀 34 : 가스 도입 샤워 헤드
37 : 가스 구멍 38 : 상부 전극판
39 : 전극판 지지체 40 : 버퍼실
41 : 처리 가스 도입관 42 : 배관 인슐레이터
43 : 반출입구 44 : 게이트 밸브
45 : 측벽 부재 49 : 직류 전원
50 : 서셉터 측면 피복 부재 51 : 고주파 필터
52 : 제어부 53 : 데이터베이스
54 : 스위치
본 발명은 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체에 관한 것이며, 특히, 다른 구성 부품으로부터 전기적으로 절연되어 있는 전극을 갖는 플라즈마 처리 장치에 관한 것이다.
기판으로서의 웨이퍼가 반입되는 처리 공간을 갖는 기판 처리실과, 이 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 하부 전극과, 이 하부 전극과 대향하도록 배치된 상부 전극을 구비하는 평행 평판형의 플라즈마 처리 장치가 알려져 있다. 이 플라즈마 처리 장치에서는, 처리 공간에 처리 가스가 도입되고, 상부 전극과 하부 전극 사이의 처리 공간에 고주파 전력을 인가한다. 또한, 웨이퍼가 처리 공간에 반입되어 하부 전극에 탑재된 때에, 도입된 처리 가스를 고주파 전력에 의해 플라즈마로 하여 이온 등을 발생시키고, 이 이온 등에 의해 웨이퍼에 플라즈마 처리, 예컨대, 에칭 처리를 실시한다.
처리 가스로서 CF계 처리 가스를 처리 공간에 도입하여 플라즈마로 한 경우, 처리 공간에서 CF계의 반응 생성물이 발생하여, 각 상부 전극 및 하부 전극의 표면이나, 기판 처리실의 내벽면에 폴리머로서 부착된다. 여기서, 각 상부 전극 및 하부 전극에는 고주파 전력이 공급되고 있기 때문에, 각 상부 전극 및 하부 전극의 표면의 전위가 변동하여, 처리 공간의 플라즈마와 각 상부 전극 및 하부 전극의 표면과의 사이에 전위차가 발생한다. 이 전위차에 따라 이온이 각 상부 전극 및 하부 전극의 표면에 충돌하여 그 표면에 부착된 폴리머가 제거된다. 또한, 일반적으로, 기판 처리실의 벽부는 접지하고 있기 때문에, 처리 공간의 플라즈마와 기판 처리실의 내벽면과의 사이에 전위차가 발생한다. 따라서, 내벽면에 부착된 폴리머도 이온의 충돌에 의해 제거된다.
또한, 각 상부 전극 및 하부 전극의 표면이나, 기판 처리실의 내벽면에 폴리머가 부착되는 것을 확실히 방지하기 위해 처리 공간에 집진(集塵) 전극이 배치된 플라즈마 처리 장치도 알려져 있다. 이 플라즈마 처리 장치에서는, 집진 전극에 직류 전압이 인가되고, 이 집진 전극은 정전기력에 의해 처리 공간의 반응 생성물을 끌어당겨 포착한다(예컨대, 일본 공개 특허 공보 평07－106307호 참조).
또한, 최근, 반도체 디바이스의 고 집적화에 따라, 웨이퍼상에 형성되는 패턴의 미세화가 진행되고 있다. 반도체 디바이스의 미세화는 포토리소그래피에 이용되는 노광 장치의 광원 파장을 단파장화함으로써 실현되고 있으며, 현재에는, 광원으로서 파장 0.193㎛의 불화아르곤(ArF) 엑시머 레이저가 사용되기에 이르고 있다.
ArF 엑시머 레이저를 이용한 포토리소그래피에 사용되는 포토 레지스트막(ArF 레지스트막)은, 반도체 소자의 구성 재료에 대한 에칭 선택성이 충분하지 않으므로, 이러한 ArF 레지스트막의 단층을 마스크로 사용하여 구성 재료에 에칭을 정확히 실시하는 것은 곤란하다.
또한, 패턴의 미세화에 따라, 포토 레지스트막을 두텁게 형성할 수 없다. 그 때문에, 포토 레지스트막에 요구되고 있는 반도체 소자의 구성 재료에 대한 고 에칭 선택비의 실현은 곤란하다.
그래서, 이 문제를 해결하기 위한 프로세스의 일례로서, 다층 레지스트 프로세스가 개발되어 있다. 다층 레지스트 프로세스는, 구성 재료의 에칭의 마스크재로서의 기능을 높이기 위해 레지스트를 다층으로 하여, 타겟의 층을 정밀하게 가공할 수 있는 프로세스이다.
이러한 다층 레지스트 프로세스는, 예컨대, 일본 공개 특허 공보 제 2002－093778호에 기재되어 있다. 이하, 일본 공개 특허 공보 제 2002－093778호에 기재된 다층 레지스트 프로세스에 대하여, 간단히 설명한다.
우선, 반도체 소자의 구성 재료(실리콘 산화막계의 절연막, 예컨대, SiO2)상에, 이 구성 재료에 대하여 에칭 선택성을 갖는 하층 레지스트막(도포형 탄소막, 예컨대, 아모르파스카본)과, 하층 레지스트막에 대하여 에칭 선택성을 갖는 산화막(SOG막, 예컨대, SiO2, SiOC)과, 포토 레지스트막을, 순차적으로 형성한다.
이어서, 포토리소그래피에 의해 포토 레지스트막을 패터닝한 후, 이 포토 레지스트막을 마스크로 사용하여 산화막(무기막)을 에칭하고, 포토 레지스트막의 패턴을 산화막에 전사한다. 이어서, 패터닝된 산화막을 마스크로 사용하여 하층 레지스트막(유기막)을 에칭하고, 산화막의 패턴을 하층 레지스트막에 전사한다. 그리고, 하층 레지스트막을 마스크로 사용하여, 구성 재료(무기막)의 가공을 행한다.
여기서, 절연막 에칭 장치에서는, 효율화의 관점에서 실리콘 산화막계의 절연막, 예컨대, SiO2 등의 실리콘 베이스 재료의 무기막 에칭과, 도포형 탄소막, 예컨대, 아모르파스카본 등의 카본 베이스 재료의 유기막 에칭의 양쪽을 동일 챔버에 있어서 실시하는 것이 요구된다. SiO2계 재료의 에칭에는, 주로 C4F8로 대표되는 CF계의 가스가 이용되고, 고 에칭 속도를 실현하기 위해서는, 고 전자 밀도 고 바이어스 에칭을 실현할 수 있는 에칭 장치가 요구된다. 한편, 유기막 에칭에서는, O2나 CO, N2, H2 등의 F를 함유하지 않는 가스가 이용되고, 고 전자 밀도 저 바이어스 에칭을 실현할 수 있는 에칭 장치가 요구된다.
그런데, 최근, 처리 공간에서의 플라즈마를 소망하는 상태로 제어하기 위해, 상부 전극에 고주파 전력을 공급하지 않는 플라즈마 처리 장치가 개발되어 있다. 이 플라즈마 처리 장치에서는, 상부 전극이 기판 처리실의 벽부로부터 전기적으로 절연되어 있기 때문에, 하부 전극에 공급된 고주파 전력이 접지되어 있는 벽부를 거쳐 상부 전극에 공급되지 않는다. 또한, 이 상부 전극은 플라즈마로부터 전하를 받아들이지만, 이 전하는 상부 전극으로부터 유실되지 않기 때문에, 이 상부 전극은 차지업(charge－up)하여, 상부 전극의 표면과 처리 공간의 플라즈마 사이의 전위차가 작아진다. 따라서, 상부 전극의 표면에 충돌하는 이온의 에너지가 작아져, 상부 전극의 표면에 부착된 폴리머는 제거되지 않는다.
상부 전극의 표면에 부착된 폴리머가 제거되지 않는 경우에는, 폴리머가 벗겨져 이물질이 되어 웨이퍼의 표면에 부착되어, 웨이퍼로부터 제조되는 반도체 디 바이스의 양품률이 악화되는 등의 문제가 발생한다.
또한, 상술한 다층 레지스트 프로세스를 실행하는 에칭 장치로서 실리콘계의 상부 전극을 갖고 각 상부 전극 및 하부 전극으로부터 처리 공간에 고주파 전력을 인가하는 장치를 사용한 경우, 무기막 가공에서, 실리콘계의 상부 전극을 스퍼터링하면, 고 전자 밀도의 플라즈마를 이용하여도, 마스크막인 포토 레지스트에 대하여 고 선택비를 실현할 수 있는 것이 알려져 있다. 그러나, 유기막 가공에서, 상부 전극에 고주파 전력을 인가하면 실리콘계의 상부 전극 재료가 스퍼터링에 의해 흩날려 웨이퍼상에 퇴적된다고 하는 문제가 발생한다. 유기막 가공에서 처리 공간에 공급되는 처리 가스는, F를 함유하지 않는 가스이기 때문에, 웨이퍼상에 퇴적된 실리콘계 재료를 제거할 수 없어, 이들이 잔류물로서 퇴적된다.
하부 전극에서만 고주파 전력을 인가하는 장치를 사용한 경우, 상술한 문제는 발생하지 않는다. 하지만, 무기막 가공에서, 실리콘계 상부 전극의 스퍼터링 효과를 얻을 수 없기 때문에, 고 전자 밀도의 플라즈마를 이용한 경우, 포토 레지스트 선택비가 저하하는 문제가 발생한다.
본 발명은 전기적으로 절연되어 있는 전극으로부터 폴리머를 제거할 수 있는 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체를 제공한다.
본 발명은 기판에 무기막 가공 및 유기막 가공의 연속 프로세스를 실시할 수 있는 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체를 제공한다.
본 발명의 제 1 측면에 의하면, 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 기판에 플라즈마 처리를 실시하는 기판 처리실과, 상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과, 상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극을 구비하되, 상기 제 2 전극은 직류 전원에 접속되는 플라즈마 처리 장치가 제공된다.
본 발명의 플라즈마 처리 장치에 의하면, 처리 공간에 노출되는 노출부를 갖고, 또한 기판 처리실 및 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극에 직류 전압이 인가된다. 그 결과, 처리 공간의 플라즈마와 제 2 전극의 노출부와의 사이에 전위차가 발생하여, 제 2 전극의 노출부에 이온이 충돌한다. 따라서, 전기적으로 절연되어 있는 제 2 전극으로부터 폴리머를 제거할 수 있다.
상기 플라즈마 처리 장치는, 상기 제 2 전극에 인가되는 직류 전압의 값을 제어하는 제어부를 더 구비하되, 상기 제어부는 상기 노출부에 부착되는 부착물의 양에 따라 상기 인가되는 직류 전압의 값을 결정한다.
이 경우, 노출부에 부착되는 부착물의 양에 따라 제 2 전극에 인가되는 직류 전압의 값이 결정된다. 그 결과, 제 2 전극으로부터 폴리머를 적절히 제거할 수 있다.
상기 플라즈마 처리 장치는, 상기 제 2 전극에 인가되는 직류 전압의 값을 제어하는 제어부를 더 구비하되, 상기 제어부는 상기 처리 공간에 도입되는 가스의 종류, 상기 제 1 전극에 공급되는 고주파 전력의 크기 및 상기 처리 공간의 압력 중 적어도 하나에 따라 상기 인가되는 직류 전압의 값을 결정한다.
이 경우, 처리 공간에 도입되는 가스의 종류, 제 1 전극에 공급되는 고주파 전력의 크기 및 처리 공간의 압력 중 적어도 하나에 따라 제 2 전극에 인가되는 직류 전압의 값이 결정된다. 제 2 전극의 노출부에 부착되는 부착물의 양은 상기 가스의 종류, 상기 고주파 전력의 크기 및 상기 압력 중 적어도 하나에 관련된다. 따라서, 제 2 전극으로부터 폴리머를 적절히 제거할 수 있다.
적어도 상기 고주파 전원이 상기 제 1 전극에 고주파 전력을 공급하고 있는 동안은, 상기 직류 전원이 상기 제 2 전극에 직류 전압을 인가한다.
이 경우, 적어도 고주파 전원이 제 1 전극에 고주파 전력을 공급하고 있는 동안은, 제 2 전극에 직류 전압이 인가된다. 고주파 전원이 제 1 전극에 고주파 전력을 공급하고 있는 동안은, 처리 공간에서 플라즈마가 발생하여 반응 생성물이 생성된다. 그러나, 이 반응 생성물은 제 2 전극의 노출부에 부착되더라도, 처리 공간의 플라즈마와 제 2 전극의 노출부의 사이에서의 전위차에 기인하는 이온의 충돌에 의해 반응 생성물이 제거된다. 따라서, 제 2 전극으로부터 폴리머를 확실히 제거할 수 있다.
적어도 상기 처리 공간에서 플라즈마가 발생하고 있는 동안은, 상기 직류 전원이 상기 제 2 전극에 직류 전압을 인가한다.
이 경우, 적어도 처리 공간에서 플라즈마가 발생하고 있는 동안은, 제 2 전극에 직류 전압이 인가된다. 처리 공간에서 플라즈마가 발생하고 있는 동안은, 처리 공간에서 반응 생성물이 생성된다. 그러나, 이 반응 생성물은 제 2 전극의 노 출부에 부착되더라도, 처리 공간의 플라즈마와 제 2 전극의 노출부의 사이에서의 전위차에 기인하는 이온의 충돌에 의해 반응 생성물이 제거된다. 따라서, 제 2 전극으로부터 폴리머를 확실히 제거할 수 있다.
본 발명의 제 2 측면에 의하면, 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 상기 기판에 플라즈마 처리를 실시하는 기판 처리실과, 상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과, 상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극을 구비하는 플라즈마 처리 장치에서의 플라즈마 처리 방법으로서, 상기 방법이 상기 제 2 전극에 직류 전압을 인가하는 직류 전압 인가 단계를 포함하는 플라즈마 처리 방법이 제공된다.
상기 플라즈마 처리 방법은, 상기 노출부에 부착되는 부착물의 양에 따라 상기 제 2 전극에 인가되는 직류 전압의 값을 결정하는 전압값 결정 단계를 더 포함한다.
상기 플라즈마 처리 방법은, 상기 처리 공간에 도입되는 가스의 종류, 상기 제 1 전극에 공급되는 고주파 전력의 크기 및 상기 처리 공간의 압력 중 적어도 하나에 따라 상기 제 2 전극에 인가되는 직류 전압의 값을 결정하는 전압값 결정 단계를 더 포함한다.
상기 직류 전압 인가 단계에서는, 적어도 상기 고주파 전원이 상기 제 1 전극에 고주파 전력을 공급하고 있는 동안은, 상기 제 2 전극에 직류 전압을 인가한다.
상기 직류 전압 인가 단계에서는, 적어도 상기 처리 공간에서 플라즈마가 발생하고 있는 동안은, 상기 제 2 전극에 직류 전압을 인가한다.
본 발명의 제 3 측면에 의하면, 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 상기 기판에 플라즈마 처리를 실시하는 기판 처리실과, 상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과, 상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극을 구비하는 플라즈마 처리 장치에서의 플라즈마 처리 방법을 컴퓨터에게 실행시키는 프로그램을 저장하는 컴퓨터 판독 가능한 기억 매체로서, 상기 방법은, 상기 제 2 전극에 직류 전압을 인가하는 직류 전압 인가 단계를 포함하는 기억 매체가 제공된다.
본 발명의 제 4 측면에 의하면, 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 상기 기판에 플라즈마 처리를 실시하는 기판 처리실과, 상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과, 상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극을 구비하되, 상기 기판에는 무기막 및 유기막이 형성되어 있으며, 상기 기판의 무기막에 플라즈마 처리를 실시할 때에는, 상기 처리 공간 및 상기 제 2 전극 사이의 전위차를 이 제 2 전극의 노출부가 이 처리 공간 내에 발생하는 플라즈마에 의해 스퍼터되는 값으로 설정하고, 상기 기판의 유기막에 플라즈마 처리를 실시할 때에는, 상기 처리 공간 및 상기 제 2 전극 사이의 전위차를 상기 무기막에 플라즈마 처리를 실시할 때의 전위차의 값보다 작은 값으 로 설정하는 플라즈마 처리 장치가 제공된다.
이 플라즈마 처리 장치에 의하면, 무기막 및 유기막이 형성된 기판의 무기막에 플라즈마 처리를 실시할 때에는, 처리 공간과 제 2 전극 사이의 전위차를 이 제 2 전극의 노출부가 이 처리 공간 내에 발생하는 플라즈마에 의해 스퍼터되는 값으로 설정하고, 기판의 유기막에 플라즈마 처리를 실시할 때에는, 처리 공간과 제 2 전극 사이의 전위차를 무기막에 플라즈마 처리를 실시할 때의 전위차의 값보다 작은 값으로 설정한다. 그 결과, 무기막 가공에서는, 제 2 전극의 노출부가 스퍼터링되고, 무기막의 에칭에서의 레지스트막의 고 선택비의 확보를 실현할 수 있다. 한편, 유기막 가공에서는, 처리 공간의 플라즈마와 제 2 전극의 노출부 사이의 전위차가 작아져, 제 2 전극의 노출부가 스퍼터링되지 않기 때문에, 유기막의 에칭에서 기판상에 잔류물이 발생하는 것을 방지할 수 있다. 즉, 동일한 플라즈마 처리 장치에서 기판의 무기막 가공 처리 및 유기막 가공 처리를 연속 프로세스로 실시할 수 있다.
상기 제 2 전극이 직류 전원에 접속된다.
이 경우, 제 2 전극은 직류 전원에 접속된다. 그 결과, 처리 공간의 플라즈마와 제 2 전극의 노출부 사이의 전위차를 소망하는 전위차로 확실히 설정할 수 있다.
상기 플라즈마 처리 장치는, 상기 제 2 전극과 상기 직류 전원의 사이에 배치되어, 상기 기판의 유기막에 플라즈마 처리를 실시할 때에, 이 제 2 전극과 이 직류 전원 사이의 전기적 접속을 차단하여, 이 제 2 전극을 전기적으로 절연하는 스위치 디바이스를 더 포함한다.
이 경우, 기판의 유기막에 플라즈마 처리를 실시할 때에, 제 2 전극과 직류 전원 사이의 전기적 접속을 차단하여, 이 제 2 전극을 전기적으로 절연한다. 그 결과, 처리 공간의 플라즈마와 제 2 전극의 노출부 사이의 전위차를 무기막에 플라즈마 처리를 실시할 때의 전위차보다 확실히 작게 할 수 있다.
상기 기판의 무기막에 플라즈마 처리를 실시할 때에는, 상기 제 2 전극은 접지된다.
이 경우, 기판의 무기막에 플라즈마 처리를 실시할 때에, 제 2 전극은 접지된다. 그 결과, 처리 공간의 플라즈마와 제 2 전극의 노출부 사이의 전위차를 제 2 전극의 노출부가 스퍼터되는 값으로 용이하게 설정할 수 있다.
상기 기판의 무기막에 플라즈마 처리를 실시할 때에는, 상기 제 2 전극에 소망하는 직류 전압을 발생시키는 주파수 27㎒ 이하의 고주파 전력이 인가된다.
이 경우, 기판의 무기막에 플라즈마 처리를 실시할 때에, 제 2 전극에 소망하는 직류 전압을 발생시키는 27㎒ 이하의 고주파 전력이 인가된다. 그 결과, 처리 공간의 플라즈마와 제 2 전극의 노출부 사이의 전위차를 제 2 전극의 노출부가 스퍼터되는 값으로 확실히 설정할 수 있다.
상기 기판의 유기막에 플라즈마 처리를 실시할 때에는, 상기 제 2 전극은 전기적으로 절연되어 있다.
이 경우, 기판의 유기막에 플라즈마 처리를 실시할 때에, 제 2 전극은 전기적으로 절연되어 있다. 그 결과, 제 2 전극의 노출부는 처리 공간의 플라즈마로부 터 전하를 받아들이지만, 이 전하는 노출부로부터 유실되지 않기 때문에, 이 노출부는 차지업한다. 따라서, 처리 공간의 플라즈마와 제 2 전극의 노출부 사이의 전위차를 확실히 작게 할 수 있다.
상기 플라즈마 처리 장치는, 상기 노출부는 실리콘계의 재료로 이루어진다.
이 경우, 제 2 전극의 노출부가 실리콘계의 재료로 이루어진다. 그 결과, 무기막 가공에서, 제 2 전극의 노출부가 스퍼터링되었을 때, 무기막의 에칭에서의 레지스트막의 고 선택비의 확보를 실현할 수 있다.
본 발명의 제 5 측면에 의하면, 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 상기 기판에 플라즈마 처리를 실시하는 기판 처리실과, 상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과, 상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극을 구비하되, 상기 기판에는 무기막 및 유기막이 형성되어 있는 플라즈마 처리 장치에서의 플라즈마 처리 방법으로서, 상기 기판의 무기막에 플라즈마 처리를 실시하는 무기막 처리 단계와, 상기 기판의 유기막에 플라즈마 처리를 실시하는 유기막 처리 단계를 포함하며, 상기 무기막 처리 단계에서는, 상기 처리 공간과 상기 제 2 전극 사이의 전위차를 이 제 2 전극의 노출부가 이 처리 공간 내에 발생하는 플라즈마에 의해 스퍼터되는 값으로 설정하고, 상기 유기막 처리 단계에서는, 상기 처리 공간과 상기 제 2 전극 사이의 전위차를 상기 무기막에 플라즈마 처리를 실시할 때의 전위차의 값보다 작은 값으로 설정하는 플라즈마 처리 방법이 제공된다.
상기 플라즈마 처리 방법은, 상기 제 2 전극에 직류 전원을 접속하는 직류 전원 접속 단계를 더 포함한다.
상기 무기막 처리 단계에서는, 상기 제 2 전극을 접지한다.
상기 무기막 처리 단계에서는, 상기 제 2 전극에 소망하는 직류 전압을 발생시키는 주파수 27㎒ 이하의 고주파 전력을 인가한다.
상기 유기막 처리 단계는, 상기 제 2 전극을 전기적으로 절연한다.
상기 노출부는 실리콘계의 재료로 이루어진다.
본 발명의 제 6 측면에 의하면, 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 상기 기판에 플라즈마 처리를 실시하는 기판 처리실과, 상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과, 상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극을 구비하되, 상기 기판에는 무기막 및 유기막이 형성되어 있는 플라즈마 처리 장치에서의 플라즈마 처리 방법을 컴퓨터에게 실행시키는 프로그램을 저장하는 컴퓨터 판독 가능한 기억 매체로서, 상기 방법은, 상기 기판의 무기막에 플라즈마 처리를 실시하는 무기막 처리 단계와, 상기 기판의 유기막에 플라즈마 처리를 실시하는 유기막 처리 단계를 포함하며, 상기 무기막 처리 단계는, 상기 처리 공간과 상기 제 2 전극 사이의 전위차를 이 제 2 전극의 노출부가 이 처리 공간 내에 발생하는 플라즈마에 의해 스퍼터되는 값으로 설정하고, 상기 유기막 처리 단계는, 상기 처리 공간과 상기 제 2 전극 사이의 전위차를 상기 무기막에 플라즈마 처리를 실시할 때의 전위차의 값보다 작은 값으로 설정하는 기 억 매체가 제공된다.
본 발명의 또 다른 특징은, 첨부된 도면을 참조한 이하의 실시예의 설명으로부터 명백해질 것이다.
이하, 본 발명의 바람직한 실시예를 나타내는 도면을 참조하여, 본 발명을 상세하게 설명한다.
도 1은 본 발명의 실시예 1에 따른 플라즈마 처리 장치의 개략 구성을 나타내는 단면도이다. 이 플라즈마 처리 장치는 기판으로서의 반도체 웨이퍼 W에 RIE(Reactive Ion Etching) 처리나 애싱 처리를 실시하도록 구성되어 있다.
도 1에 나타내는 바와 같이, 플라즈마 처리 장치(10)는 원통 형상의 기판 처리실(11)을 갖고, 이 기판 처리실(11)은 내부에 처리 공간 S를 갖는다. 또한, 기판 처리실(11) 내에는, 예컨대, 직경이 300㎜인 반도체 웨이퍼 W(이하, 간단히 「웨이퍼 W」라고 한다)를 탑재하는 탑재대로서의 원통 형상의 서셉터(12)(제 1 전극)가 배치되어 있다. 기판 처리실(11)의 내벽면은 측벽 부재(45)로 덮인다. 이 측벽 부재(45)는 알루미늄으로 이루지며, 그 처리 공간 S에 대향하는 면은 이트리아(Y2O3)로 코팅되어 있다. 또한, 기판 처리실(11)은 전기적으로 접지하기 때문에, 측벽 부재(45)의 전위는 접지 전위이다. 서셉터(12)는 기판 처리실(11)의 바닥부에 절연성 부재(29)를 사이에 두고 설치된다. 서셉터(12)의 측면은 서셉터 측면 피복 부재(50)로 덮인다.
플라즈마 처리 장치(10)에서는, 기판 처리실(11)의 내측벽과 서셉터(12)의 측면의 사이에, 서셉터(12) 위쪽의 기체 분자를 기판 처리실(11)의 밖으로 배출하는 유로로서 기능하는 배기로(13)가 형성된다. 이 배기로(13)의 도중에는 플라즈마의 누설을 방지하는 고리 형상의 배기 플레이트(14)가 배치된다. 또한, 배기로(13)에서의 배기 플레이트(14)보다 하류의 공간은, 서셉터(12)의 아래쪽으로 돌아 들어가, 가변식 버터플라이 밸브인 자동 압력 제어 밸브(이하, 「APC 밸브」라고 한다)(15)에 연통한다. APC 밸브(15)는, 아이솔레이터(16)를 거쳐 진공 흡입용 배기 펌프인 터보 분자 펌프(이하, 「TMP」라고 한다)(17)에 접속된다. TMP(17)는, 벨브 V1을 거쳐 배기 펌프인 드라이 펌프(이하, 「DP」라고 한다)(18)에 접속되어 있다. APC 밸브(15), 아이솔레이터(16), TMP(17), 밸브 V1 및 DP(18)에 의해 구성되는 배기 유로는, APC 밸브(15)에 의해 기판 처리실(11) 내, 보다 구체적으로는 처리 공간 S의 압력 제어를 행하고, 또한 TMP(17) 및 DP(18)에 의해 기판 처리실(11) 내를 거의 진공 상태가 될 때까지 감압한다.
또한, 배관(19)이 아이솔레이터(16)와 APC 밸브(15)의 사이로부터 밸브 V2를 거쳐 DP(18)에 접속되어 있다. 배관(19) 및 밸브 V2는, TMP(17)를 바이패스하여, DP(18)에 의해 기판 처리실(11) 내를 러프 펌핑(rough pumping)한다.
고주파 전원(20)은 급전봉(21) 및 정합기(Matcher)(22)를 거쳐 서셉터(12)에 접속되어 있다. 이 고주파 전원(20)은, 비교적 높은 주파수, 예컨대, 40㎒의 고주파 전력을 서셉터(12)에 공급한다. 이에 따라, 서셉터(12)는 하부 전극으로서 기 능한다. 또한, 정합기(22)는, 서셉터(12)로부터의 고주파 전력의 반사를 저감하여 고주파 전력의 서셉터(12)로의 공급 효율을 최대로 한다. 서셉터(12)는 고주파 전원(20)으로부터 공급된 40㎒의 고주파 전력을 처리 공간 S에 인가한다.
또한, 또 다른 고주파 전원(46)이 급전봉(35) 및 정합기(36)를 거쳐 서셉터(12)에 접속되어 있다. 이 다른 고주파 전원(46)은, 고주파 전원(20)이 공급하는 고주파 전력보다 낮은 주파수, 예컨대, 3.13㎒의 고주파 전력을 서셉터(12)에 공급한다. 정합기(36)는 정합기(22)와 동일한 기능을 갖는다.
서셉터(12)의 표면이나 서셉터 측면 피복 부재(50)의 표면에는 공급된 3.13㎒의 고주파 전력에 기인하여 고주파(3.13㎒)의 전위가 발생한다. 따라서, 서셉터(12)의 표면 및 서셉터 측면 피복 부재(50)의 표면에는 3.13㎒에서 변동하는 전위가 발생하기 때문에, 처리 공간 S에서 발생하는 플라즈마의 양이온 중 처리 공간 S에서의 플라즈마와 서셉터(12)의 표면과의 전위차에 따른 수의 양이온이, 서셉터(12)의 표면에 충돌하며, 서셉터 측면 피복 부재(50)도 마찬가지이다. 서셉터(12)의 표면이나 서셉터 측면 피복 부재(50)의 표면에 부착되어 있는 폴리머는 양이온의 충돌(스퍼터링)에 의해 제거된다. 또, 서셉터(12)의 표면이나 서셉터 측면 피복 부재(50)의 표면에는 40㎒의 고주파 전력에 기인하여서도 전위가 발생하지만, 양이온은 40㎒에서 변동하는 전위차에 추종 불가능하여, 40㎒의 고주파 전력에 기인하여 발생하는 전위차는 작기 때문에, 서셉터(12)의 표면 및 서셉터 측면 피복 부재(50)의 표면에 충돌하는 양이온의 에너지는 낮다.
서셉터(12)의 내부 위쪽에는, 도전막으로 이루어지는 원판 형상의 ESC 전극 판(23)이 배치되어 있다. ESC 직류 전원(24)은 ESC 전극판(23)에 전기적으로 접속되어 있다. 웨이퍼 W는, ESC 직류 전원(24)으로부터 ESC 전극판(23)에 인가된 직류 전압에 의해 발생하는 쿨롱력 또는 존슨ㆍ라벡력에 의해 서셉터(12)의 상면에 흡착 유지된다. 또한, 서셉터(12)의 위쪽에는, 서셉터(12)의 상면에 흡착 유지된 웨이퍼 W의 주위를 둘러싸도록 고리 형상의 포커스링(25)이 배치된다. 이 포커스링(25)은, 처리 공간 S에 노출되고, 이 처리 공간 S에서 플라즈마를 웨이퍼 W의 표면을 향해서 수속하여, RIE 처리나 애싱 처리의 효율을 향상시킨다.
또한, 서셉터(12)의 내부에는, 예컨대, 서셉터(12)의 원주 방향으로 연장하는 고리 형상의 냉매실(26)이 마련된다. 소정 온도의 냉매, 예컨대, 냉각수나 갈덴(등록상표)액이 칠러 유닛(도시하지 않음)으로부터 냉매용 배관(27)을 거쳐 이 냉매실(26)에 순환 공급된다. 이 냉매의 온도에 의해 서셉터(12) 상면에 흡착 유지된 웨이퍼 W의 처리 온도가 제어된다.
또한, 서셉터(12)의 상면의 웨이퍼 W가 흡착 유지되는 부분(이하, 「흡착면」이라고 한다)에는, 복수의 전열 가스 공급 구멍(28)이 개구하고 있다. 이들 전열 가스 공급 구멍(28)은, 서셉터(12) 내부에 배치된 전열 가스 공급 라인(30)을 거쳐 전열 가스 공급부(32)에 접속된다. 이 전열 가스 공급부(32)는 전열 가스로서의 헬륨 가스를 전열 가스 공급 구멍(28)을 거쳐 서셉터(12)의 흡착면과 웨이퍼 W의 이면 사이의 틈에 공급한다.
또한, 서셉터(12)의 흡착면에는, 서셉터(12)의 상면으로부터 돌출 자재인 리프트핀으로서의 복수의 푸셔핀(33)이 배치되어 있다. 이들 푸셔핀(33)은, 볼나사 (도시하지 않음)에 의해 모터(도시하지 않음)와 접속되고, 볼나사에 의해 직선 운동으로 변환된 모터의 회전 운동에 기인하여 서셉터(12)의 흡착면으로부터 자유롭게 돌출한다. 웨이퍼 W에 RIE 처리나 애싱 처리를 실시하기 위해 웨이퍼 W를 서셉터(12)의 흡착면에 흡착 유지할 때에는, 푸셔핀(33)은 서셉터(12)에 수용되고, RIE 처리나 애싱 처리가 실시된 웨이퍼 W를 기판 처리실(11)로부터 반출할 때에는, 푸셔핀(33)은 서셉터(12)의 상면으로부터 돌출하여 웨이퍼 W를 서셉터(12)로부터 이간시켜 위쪽으로 들어올린다.
기판 처리실(11)의 천정부에는, 서셉터(12)와 대향하도록 가스 도입 샤워 헤드(34)가 배치되어 있다. 가스 도입 샤워 헤드(34)는 버퍼실(40)이 내부에 형성된, 도전성 재료로 이루어지는 전극판 지지체(39)와, 이 전극판 지지체(39)에 의해 지지되는 상부 전극판(38)(제 2 전극)을 구비한다. 상부 전극판(38)의 하면(노출부)은 처리 공간 S에 노출된다. 또한, 상부 전극판(38)은 실리콘계의 도전성 재료, 예컨대, Si나 SiC로 이루어지는 원판 형상의 부재이다. 상부 전극판(38)의 주연부(周緣部) 및 전극판 지지체(39)의 주연부는 절연성 재료로 이루어지는 고리 형상의 절연성 부재(47)에 의해 덮인다. 즉, 상부 전극판(38) 및 전극판 지지체(39)는, 접지 전위인 기판 처리실(11)의 벽부나 고주파 전력이 공급되는 서셉터(12)로부터 절연성 부재(47)에 의해 전기적으로 절연되어 있다.
전극판 지지체(39)의 버퍼실(40)에는 처리 가스 공급부(도시하지 않음)로부터의 처리 가스 도입관(41)이 접속되어 있다. 이 처리 가스 도입관(41)의 도중에는 배관 인슐레이터(42)가 배치되어 있다. 또한, 가스 도입 샤워 헤드(34)는, 버 퍼실(40)을 처리 공간 S에 도통시키는 복수의 가스 구멍(37)을 갖는다. 처리 가스 도입관(41)으로부터 버퍼실(40)로 공급된 처리 가스는 가스 구멍(37)을 경유하여 가스 도입 샤워 헤드(34)에 의해 처리 공간 S에 공급된다.
상부 전극판(38)은 고주파 필터(51)를 거쳐 직류 전원(49)과 전기적으로 접속되어 있다. 직류 전원(49)은 상부 전극판(38)에 부의 직류 전압을 인가한다. 직류 전원(49)이 상부 전극판(38)에 인가하는 직류 전압의 값은 후술하는 제어부(52)가 결정한다.
또한, 기판 처리실(11)의 측벽에는, 푸셔핀(33)에 의해 서셉터(12)로부터 위쪽으로 들어올려진 웨이퍼 W의 높이에 대응하는 위치에 웨이퍼 W의 반출입구(43)가 마련된다. 반출입구(43)에는, 이 반출입구(43)를 개폐하는 게이트 밸브(44)가 설치되어 있다.
이 플라즈마 처리 장치(10)의 기판 처리실(11) 내에서는, 상술한 바와 같이, 서셉터(12)가 서셉터(12)와 상부 전극판(38) 사이의 공간인 처리 공간 S에 고주파 전력을 인가함으로써, 이 처리 공간 S에서 가스 도입 샤워 헤드(34)로부터 공급된 처리 가스를 고밀도의 플라즈마로 하여 양이온이나 라디칼을 발생시키고, 이 양이온이나 라디칼에 의해 웨이퍼 W에 RIE 처리나 애싱 처리를 실시한다.
또한, 플라즈마 처리 장치(10)는, 플라즈마 처리 장치(10)의 각 구성 부품의 동작을 제어하는 제어부(52)와, 각종 데이터를 저장하는 데이터베이스(53)와, 조작자가 처리 조건 등을 입력하기 위한 입력부, 예컨대, 오퍼레이션 패널(도시하지 않음)을 더 갖는다.
상술한 플라즈마 처리 장치(10)에서, 웨이퍼 W에 RIE 처리를 실시할 때, 증착성의 처리 가스, 예컨대, C4F8 가스와 아르곤 가스의 혼합 가스를 이용하면, 이 처리 가스로부터 발생한 반응 생성물이, 상부 전극판(38)의 하면, 서셉터(12)의 표면, 측벽 부재(45)의 표면이나 서셉터 측면 피복 부재(50)의 표면에 폴리머로서 부착된다. 부착된 폴리머는 이들 각 표면에서 증착막을 형성한다. 여기서, 상술한 바와 같이, 서셉터(12)의 표면이나 서셉터 측면 피복 부재(50)의 표면에 부착된 폴리머는 양이온의 충돌에 의해 제거된다. 또한, 측벽 부재(45)의 전위가 접지 전위이기 때문에, 측벽 부재(45)에도 양이온이 충돌한다. 따라서, 측벽 부재(45)의 표면에 부착된 폴리머도 제거된다. 그러나, 상부 전극판(38)에 직류 전압을 인가하지 않는 경우에는, 상부 전극판(38)은 전기적으로 절연되어 있기 때문에, 상부 전극판(38)의 하면과 처리 공간 S의 플라즈마 사이의 전위차가 작아져, 상부 전극판(38)의 하면에 이온이 충돌하지 않아, 이 상부 전극판(38)의 하면에 부착된 폴리머는 제거되지 않는다.
본 실시예에서는, 상부 전극판(38)의 하면에 부착된 폴리머를 양이온의 충돌에 의해 제거하기 위해, 상부 전극판(38)의 하면과 처리 공간 S의 플라즈마 사이에 전위차를 발생시킨다. 구체적으로는, 직류 전원(49)이 상부 전극판(38)에 부의 직류 전압을 인가한다.
그런데, 본 발명자는, 상부 전극판(38)에 인가하는 부의 직류 전압의 값을 검토하기 위해, 우선, 플라즈마 처리 장치(10)에서 상부 전극판(38)에 직류 전압을 인가하지 않고, 처리 공간 S에서 처리 가스로부터 플라즈마를 발생시켰더니, RIE 처리의 처리 조건, 예컨대, 처리 공간 S에 도입되는 처리 가스의 종류, 서셉터(12)에 공급되는 고주파 전력의 크기 및 처리 공간 S의 압력 중 적어도 하나에 따라 상부 전극판(38)의 하면에 부착되는 폴리머의 양이 변화하는 것을 확인했다. 구체적으로는, 본 발명자는, 처리 조건(조건 A∼조건 H)을 변경했을 때, 상부 전극판(38)의 하면에서의 증착막 두께가 변화하는 것을 확인했다(도 2). 이것은, 처리 조건을 변화시키면, 구체적으로는, 처리 공간 S의 압력 및／또는 고주파 전력의 크기가 변화되면, 이에 따라 상부 전극판(38)의 하면과 처리 공간 S의 플라즈마 사이의 전위차가 변화되기 때문이다.
상술한 바와 같이, 상부 전극판(38)의 하면에서의 증착막 두께는 RIE 처리의 처리 조건에 의해 변화된다. 따라서, 본 실시예에서는, 상부 전극판(38)에 인가하는 부의 직류 전압의 값을 처리 조건에 따라 결정한다. 구체적으로는, 사전에, 플라즈마 처리 장치(10)에서 각 처리 조건하의 증착막 두께를 계측하여, 처리 조건과 증착막 두께의 관계(이하, 「처리 조건－증착막 두께 관계」라고 한다)를 데이터베이스(53)에 저장하고, 또한, 복수의 증착막 두께 각각에 대하여, 증착막 두께마다, 이 증착막의 제거가 가능하지만, 상부 전극판(38) 그 자체가 스퍼터되지 않는 부의 직류 전압의 값을 플라즈마 처리 장치(10)에 의해 구하여, 제거해야 할 증착막의 막 두께와 필요한 부의 직류 전압의 값과의 관계(이하, 「증착막 두께－직류 전압값 관계」라고 한다)도 데이터베이스(53)에 저장한다. 그리고, 제어부(52)는, 데이터베이스(53)에 저장된 처리 조건－증착막 두께 관계 및 증착막 두께－직류 전압 값 관계에 근거하여, 실행하는 RIE 처리의 처리 조건으로부터 상부 전극판(38)에 인가해야 할 부의 직류 전압의 값을 결정한다.
다음으로, 본 발명의 실시예 1에 따른 플라즈마 처리 방법에 대하여 설명한다.
도 3은 본 발명의 실시예 1에 따른 플라즈마 처리 방법의 흐름도이다.
도 3에 나타낸 바와 같이, 우선, 조작자가 오퍼레이션 패널을 거쳐 플라즈마 처리 장치(10)에서 실행하는 RIE 처리의 처리 조건, 예컨대, 소망하는 처리 가스의 종류, 고주파 전력의 크기 및 처리 공간 S의 압력을 입력하면, 제어부(52)는, 데이터베이스(53)에 저장된 처리 조건－증착막 두께 관계 및 증착막 두께－직류 전압값 관계에 근거하여, 소망하는 처리 가스의 종류, 고주파 전력의 크기 및 처리 공간 S의 압력 중 적어도 하나로부터 상부 전극판(38)에 인가해야 할 부의 직류 전압의 값을 결정한다(단계 S31)(전압값 결정 단계).
이어서, 웨이퍼 W를 기판 처리실(11) 내에 반입하여(단계 S32), 이 웨이퍼 W를 서셉터(12)의 흡착면에 흡착 유지시키고, 또한, 기판 처리실(11) 내의 압력이 입력된 처리 조건에서의 압력까지 감압되면, 직류 전원(49)이, 결정된 값의 부의 직류 전압을 상부 전극판(38)으로 인가를 개시하여(단계 S33)(직류 전압 인가 단계), 가스 도입 샤워 헤드(34)가 처리 가스를 처리 공간 S에 공급하고(단계 S34), 고주파 전원(20) 및 다른 고주파 전원(46)이 각각 40㎒ 및 3.13㎒의 고주파 전력을 서셉터(12)에 공급하며, 이 서셉터(12)는 40㎒ 및 3.13㎒의 고주파 전력을 처리 공간 S로 인가를 개시한다(단계 S35). 이 때, 처리 가스가 고밀도의 플라즈마로 되 어, 양이온이나 라디칼이 처리 공간 S에서 발생한다. 양이온이나 라디칼에 의해 웨이퍼 W에 RIE 처리가 실시된다(단계 S36).
또한, 처리 공간 S에 플라즈마가 발생하고 있는 동안, 처리 가스로부터 반응 생성물이 발생하여 상부 전극판(38)의 하면에 폴리머로서 부착된다. 하지만, 상부 전극판(38)에는 부의 직류 전압이 인가되어 있기 때문에, 상부 전극판(38)의 하면과 처리 공간 S의 플라즈마 사이에 전위차가 발생하여 이 상부 전극판(38)의 하면에 양이온이 충돌한다. 이에 따라, 상부 전극판(38)의 하면에 부착된 폴리머가 제거된다.
웨이퍼 W의 RIE 처리가 종료되면, 고주파 전원(20) 및 다른 고주파 전원(46)의 각각에 의해 고주파 전력의 서셉터(12)로의 공급이 정지되어 처리 공간 S로의 고주파 전력의 인가가 중지된다(단계 S37). 이 때, 처리 공간 S에서의 플라즈마도 소멸한다.
이어서, 직류 전원(49)이 부의 직류 전압의 상부 전극판(38)으로의 인가를 중지하고(단계 S38), 기판 처리실(11) 내의 압력을 대기압까지 승압하며, RIE 처리가 실시된 웨이퍼 W를 기판 처리실(11)로부터 반출하여(단계 S39), 본 처리를 종료한다.
상술한 도 3의 처리에 의하면, 전기적으로 절연되어 있는 상부 전극판(38)에 부의 직류 전압이 인가된다. 그 결과, 처리 공간 S의 플라즈마와 상부 전극판(38)의 하면 사이에 전위차가 발생하여, 상부 전극판(38)의 하면에 양이온이 충돌한다. 따라서, 상부 전극판(38)의 하면으로부터 폴리머를 제거할 수 있다.
도 3의 처리에서는, 데이터베이스(53)에 저장된 처리 조건－증착막 두께 관계 및 증착막 두께－직류 전압값 관계에 근거하여, 처리 공간 S에 도입되는 가스의 종류, 서셉터(12)에 공급되는 고주파 전력의 크기 및 처리 공간 S의 압력 중 적어도 하나로부터 상부 전극판(38)에 인가되는 부의 직류 전압의 값이 결정된다. 상부 전극판(38)의 하면에서의 증착막의 두께는 상기 가스의 종류, 상기 고주파 전력의 크기 및 상기 압력 중 적어도 하나에 관련된다. 또한, 데이터베이스(53)에 저장되는 증착막 두께－직류 전압값 관계에서의 부의 직류 전압의 값은, 이 증착막의 제거가 가능하지만 상부 전극판(38) 그 자체가 스퍼터되지 않는 부의 직류 전압의 값이다. 따라서, 상부 전극판(38)의 하면에 충돌하는 양이온에 의한 스퍼터량을 적절히 제어할 수 있고, 그 때문에, 상부 전극판(38)으로부터 폴리머를 적절히 제거할 수 있음과 아울러, 상부 전극판(38)의 소모를 방지할 수 있다.
또한, 도 3의 처리에서는, 고주파 전원(20) 및 다른 고주파 전원(46)이 서셉터(12)에 고주파 전력을 공급하고 있는 동안은, 상부 전극판(38)에 부의 직류 전압이 인가된다. 서셉터(12)에 고주파 전력이 공급되고 있는 동안은, 처리 공간 S에서 플라즈마가 발생하여, 처리 가스로부터 반응 생성물이 발생하여 상부 전극판(38)의 하면에 폴리머로서 부착된다. 그러나, 상부 전극판(38)에 부의 직류 전압이 인가되어 있기 때문에, 폴리머는 양이온의 충돌에 의해 제거된다. 따라서, 상부 전극판(38)으로부터 폴리머를 확실히 제거할 수 있다.
상술한 도 3의 처리에서, 상부 전극판(38)에 인가되는 부의 직류 전압의 절대값은, 플라즈마에 영향을 미치지 않는 값인 0V∼2000V인 것이 바람직하고, 보다 바람직하게는, 50V∼200V인 것이 좋다.
또, 플라즈마의 분포 등을 제어하기 위해, 상부 전극판(38)에 인가되는 부의 직류 전압을 이용하여도 좋고, 이 경우, 부의 직류 전압의 값은 상술한 값에 한정되지 않는다.
상술한 본 실시예에서는, 부의 직류 전압의 인가에 의해 상부 전극판(38)의 하면에 부착되는 폴리머를 제거했다. 그러나, 제거의 대상은 이것에 한정되지 않는다. 예컨대, 상부 전극판(38)의 하면에 형성되는 산화막도 부의 직류 전압의 인가에 의해 제거할 수 있다.
또한, 상술한 본 실시예에서는, RIE 처리를 실시하기 전에, 웨이퍼 W에 실행하는 RIE 처리의 처리 조건에 따라 인가되는 부의 직류 전압의 값이 결정되었다. 하지만, RIE 처리 중인 처리 공간 S에서의 플라즈마의 발광량이나 상부 전극판(38)의 하면에 부착되는 폴리머의 양에 따라 부의 직류 전압의 값을 적절히 변경하더라도 좋다. 상부 전극판(38)의 하면에 부착되는 폴리머의 양을 측정하는 방법의 예로는, 양단부(兩端部)가 기판 처리실(11)의 외부에 배치된 광 파이버의 일부를 기판 처리실(11) 내에 노출시켜, 광 파이버의 투과율을 모니터하는 방법 등이 해당한다. 광 파이버에 폴리머가 부착된 경우에 광 파이버의 투과율이 변화되기 때문에, 이 방법으로 상부 전극판(38)의 하면에 부착되는 폴리머의 양을 측정할 수 있다.
또, 상술한 본 실시예에서는 플라즈마 처리 장치(10)가 제어부(52) 및 데이터베이스(53)를 갖고 있었다. 하지만, 플라즈마 처리 장치(10)에 접속된 외부의 서버나 데이터베이스가 동일한 기능을 나타내더라도 좋다.
다음으로, 본 발명의 실시예 2에 따른 플라즈마 처리 장치에 대하여 설명한다.
본 실시예는, 그 구성이나 작용이 상술한 실시예 1과 기본적으로 동일하며, 직류 전원과 고주파 필터의 사이에 스위치를 갖는 점이 상술한 실시예 1과 상이하다. 따라서, 중복된 구성, 작용에 대해서는 설명을 생략하고, 이하에 실시예 1과 상이한 구성, 작용에 대한 설명을 행한다.
도 4는 실시예 2에 따른 플라즈마 처리 장치의 개략 구성을 나타내는 단면도이다.
도 4에 나타낸 바와 같이, 플라즈마 처리 장치(55)는, 직류 전원(49)과 고주파 필터(51)의 사이에 배치된 스위치(54)(스위치 디바이스)를 구비한다.
스위치(54)가 온이 되면, 상부 전극판(38)은 고주파 필터(51)를 거쳐 직류 전원(49)에 전기적으로 접속되어, 직류 전원(49)은 상부 전극판(38)에 직류 전압을 인가한다. 직류 전원(49)이 상부 전극판(38)에 인가하는 직류 전압의 값은 제어부(52)가 결정한다. 또한, 스위치(54)가 오프가 되면, 상부 전극판(38)은 전기적으로 부유(floating)한 상태(이하, 「플로팅 상태」라고 한다)가 된다. 스위치(54)의 온／오프는 후술하는 제어부(52)가 제어한다.
도 5는 도 4에 나타낸 플라즈마 처리 장치(55)에 의해 처리가 실시되는 웨이퍼 W의 단면 형상을 개략적으로 나타내는 단면도이다. 본 실시예에서는, 웨이퍼 W에 다층 레지스트막이 형성된 경우에 대하여 설명을 행한다.
도 5에 나타내는 바와 같이, 웨이퍼 W의 다층 레지스트막은, 우선, Si 기 판(61)상에 형성된 가공 대상인 SiO2막(62)(무기막)상에, 이 SiO2막(62)에 대하여 에칭 선택성을 갖는 아모르파스카본막(63)(유기막)과, 이 아모르파스카본막(63)에 대하여 에칭 선택성을 갖는 SOG막(64)(무기막)과, 레지스트막(65)을, 순차적으로 형성함으로써 생성된다. SOG막(64)은, 예컨대, SiO2나 SiOC로 이루어진다.
본 실시예에서는, 상술한 바와 같이, 다층 레지스트막이 형성된 웨이퍼 W에서의 가공 프로세스를 동일한 챔버에서 연속으로 실행한다. 구체적으로는, 포토리소그래피에 의해 레지스트막(65)을 패터닝한 후, 이 레지스트막(65)을 마스크로 하여 SOG막(64)을 에칭하여, 레지스트막(65)의 패턴을 SOG막(64)에 전사한다. 이어서, 패터닝된 SOG막(64)을 마스크로 하여 아모르파스카본막(63)을 에칭하여, SOG막(64)의 패턴을 아모르파스카본막(63)에 전사한다. 그리고, 패터닝된 아모르파스카본막(63)을 마스크로 하여 가공 대상인 SiO2막(62)의 가공을 행한다.
더 상세하게는, SOG막(64)이나 SiO2막(62)의 에칭의 각각에서, 웨이퍼 W가 반입된 기판 처리실(11) 내의 압력이 오퍼레이션 패널 등에 입력된 처리 조건에서의 압력으로 설정되면, 입력된 처리 조건에 근거하여 결정된 값의 직류 전압을 상부 전극판(38)에 인가하여, 처리 공간 S에 가스 도입 샤워 헤드(34)로부터 주로 C4F8로 대표되는 CF계의 처리 가스를 공급하고, 서셉터(12)에 고주파 전원(20) 및 다른 고주파 전원(46)으로부터 각각 공급된 40㎒의 고주파 전력 및 3.13㎒의 고주파 전력을 처리 공간 S에 인가하여, 공급된 처리 가스가 고밀도의 플라즈마로 되는 것에 의해 양이온이나 라디칼이 발생하고, 이 양이온이나 라디칼에 의해 웨이퍼 W에 RIE 처리를 실시한다.
한편, 아모르파스카본막(63)의 에칭에서는, 입력된 처리 조건에 근거하여 스위치(54)를 오프함으로써 상부 전극판(38)을 플로팅 상태로 하고, 웨이퍼 W가 반입된 기판 처리실(11) 내의 압력이 입력된 처리 조건에서의 압력으로 설정되면, 처리 공간 S에 가스 도입 샤워 헤드(34)로부터 O2, CO, N2, H2 등의 F를 함유하지 않는 처리 가스를 공급하여, 서셉터(12)에 고주파 전원(20)으로부터 공급된 40㎒ 이상인 주파수의 고주파 전력을 처리 공간 S에 인가하여, 공급된 처리 가스가 고밀도의 플라즈마로 되는 것에 의해 양이온이나 라디칼이 발생하고, 이 양이온이나 라디칼에 의해 웨이퍼 W에 RIE 처리를 실시한다.
다음으로, 본 발명의 실시예 2에 따른 플라즈마 처리 방법에 대하여 설명한다.
도 6은 본 발명의 실시예 2에 따른 플라즈마 처리 방법의 흐름도이다.
도 6의 플라즈마 처리 방법에서, 우선, 조작자가 오퍼레이션 패널을 거쳐 플라즈마 처리 장치(55)에서 실행하는 RIE 처리의 처리 조건, 예컨대, 소망하는 처리 가스의 종류, 고주파 전력의 크기 및 처리 공간 S의 압력을 입력한다.
이어서, 웨이퍼 W를 기판 처리실(11) 내에 반입하여(단계 S61), 이 웨이퍼 W를 서셉터(12)의 흡착면에 흡착 유지시키고, 후술하는 바와 같이, 무기막 가공 처리(단계 S62), 유기막 가공 처리(단계 S63), 무기막 가공 처리(단계 S64)를 순서대 로 실시하여, 기판 처리실(11) 내의 압력을 대기압까지 승압시키고, 각 가공 처리에서 RIE 처리가 실시된 웨이퍼 W를 기판 처리실(11)로부터 반출하여(단계 S65), 본 처리를 종료한다.
또, 단계 S62의 무기막 가공 처리(무기막 처리 단계)에서는 SOG막(64)이 에칭되고, 이 때, 레지스트막(65)의 패턴이 SOG막(64)에 전사된다. 단계 S63의 유기막 가공 처리(유기막 처리 단계)에서는 아모르파스카본막(63)이 에칭되어, SOG막(64)의 패턴이 아모르파스카본막(63)에 전사된다. 단계 S64의 무기막 가공 처리(무기막 처리 단계)에서는 SiO2막(62)이 에칭되고, 이 때, 패터닝된 아모르파스카본막(63)이 마스크로서 기능한다. 이에 따라, 소망하는 패턴으로 패터닝된 SiO2막(62)을 얻을 수 있다.
도 7은 도 6에서 나타낸 단계 S62, S64 각각의 무기막 가공 처리의 순서를 나타내는 흐름도이다.
도 7에 나타낸 바와 같이, 우선, 조작자에 의해 입력된 RIE 처리의 처리 조건에 근거하여 제어부(52)는 상부 전극판(38)에 인가해야 할 직류 전압의 값을 결정한다(단계 S71).
이어서, 웨이퍼 W가 반입된 기판 처리실(11) 내의 압력이 입력된 처리 조건에서의 압력까지 감압 또는 승압되면, 제어부(52)는 스위치(54)를 온으로 하고, 직류 전원(49)은 상기 결정된 값의 직류 전압을 상부 전극판(38)으로 인가를 개시한다(단계 S72)(직류 전원 접속 단계). 이어서, 가스 도입 샤워 헤드(34)가 C4F8로 대표되는 CF계의 처리 가스를 처리 공간 S에 공급하고(단계 S73), 고주파 전원(20) 및 다른 고주파 전원(46)이 각각 40㎒ 및 3.13㎒의 고주파 전력을 서셉터(12)에 공급하여, 이 서셉터(12)는 40㎒ 및 3.13㎒의 고주파 전력을 처리 공간 S로 인가를 개시한다(단계 S74). 이 때, 처리 가스가 고밀도의 플라즈마로 되어, 양이온이나 라디칼이 처리 공간 S에서 발생한다. 양이온이나 라디칼은 웨이퍼 W에 RIE 처리를 실시한다(단계 S75).
단계 S75에서는, 상부 전극판(38)에 직류 전압이 인가되어 있기 때문에, 상부 전극판(38)의 하면과 처리 공간 S의 플라즈마 사이에 전위차가 발생한다. 이 전위차에 기인하여 양이온이 상부 전극판(38)으로 끌려 들어가, 이 상부 전극판(38)이 스퍼터링된다. 상술한 바와 같이, 실리콘계 재료로 이루어지는 전극판을 스퍼터링하면 무기막 가공에서 무기막의 마스크막에 대한 고 선택비를 실현할 수 있다. 따라서, 단계 S75에서는, SOG막(64)의 에칭에서의 레지스트막(65)의 고 선택비의 확보 및 SiO2막(62)의 에칭에서의 아모르파스카본막(63)의 고 선택비의 확보를 실현할 수 있다.
또, 실리콘계 재료로 이루어지는 전극판의 스퍼터링에 의한 효과의 메커니즘에 대해서는, 명료하게 설명하는 것이 곤란하지만, 상세하게 검토를 행한 결과, 본 발명자는 이하에 설명하는 2개의 가설을 유추하기에 이르렀다.
⑴ 실리콘계 재료로 이루어지는 전극판의 스퍼터링에 의해 실리콘계 재료가 흩날려, 마스크막상에 퇴적한다. 그 후, 플라즈마의 양이온이나 라디칼이 마스크 막에 도달하더라도, 이 양이온이나 라디칼이, 퇴적한 실리콘계 재료의 에칭에 소비되어, 마스크막이 거의 에칭되지 않는다.
⑵ CF계 가스 플라즈마에 의한 에칭에서는, 반응 생성물로서의 CF계의 흡착물이 발생하여 마스크막에 퇴적하여, 증착막을 형성한다. 또한, 전극판의 스퍼터링시, CF계 가스의 불소이온이나 불소라디칼이 소모된다. 따라서, 발생하는 CF계의 흡착물은 탄소를 많이 함유한다. 탄소를 많이 함유하면 증착막이 강화되어 에칭되기 어렵게 된다. 그 결과, 증착막이 마스크막을 보호하여, 마스크막이 거의 에칭되지 않는다.
이어서, 웨이퍼 W의 RIE 처리가 종료되면, 고주파 전원(20) 및 다른 고주파 전원(46)이 각각 고주파 전력을 서셉터(12)로 공급을 정지하여 처리 공간 S로의 고주파 전력의 인가를 중지한다(단계 S76). 이 때, 처리 공간 S에서의 플라즈마도 소멸한다.
이어서, 직류 전원(49)이 직류 전압을 상부 전극판(38)으로 인가를 중지하여(단계 S77), 본 처리를 종료한다.
도 7의 무기막 가공 처리에 의하면, 상부 전극판(38)에 직류 전압이 인가된다. 그 결과, 처리 공간 S의 플라즈마와 상부 전극판(38)의 하면 사이에 전위차가 발생하여, 상부 전극판(38)의 하면에 양이온이 충돌한다. 즉, 상부 전극판(38)이 스퍼터링되기 때문에, SOG막(64)의 에칭에서의 레지스트막(65)의 고 선택비의 확보 및 SiO2막(62)의 에칭에서의 아모르파스카본막(63)의 고 선택비의 확보를 실현할 수 있다.
본 실시예에서는, 상부 전극판(38)에 직류 전압을 인가하는 구성으로 했다. 그러나, 상부 전극판(38)을 플로팅 상태로부터 접지 상태로 전환하는 구성으로 하여도 좋고, 상부 전극판(38)에 고직류 전압(Vdc)을 발생시킬 수 있는 27㎒ 이하인 주파수의 고주파 전력을 인가하는 구성으로 하여도 좋다.
도 8은 도 6에 나타낸 단계 S63의 유기막 가공 처리의 순서를 나타내는 흐름도이다.
도 8에 나타낸 바와 같이, 우선, 조작자에 의해 입력된 RIE 처리의 처리 조건에 근거하여 제어부(52)는 스위치(54)를 오프로 하여, 상부 전극판(38)을 플로팅 상태로 한다(단계 S81).
이어서, 기판 처리실(11) 내의 압력이 입력된 처리 조건에서의 압력까지 감압 또는 승압되면, 가스 도입 샤워 헤드(34)가 O2, CO, N2, H2 등의 F를 함유하지 않는 처리 가스를 처리 공간 S에 공급하고(단계 S82), 고주파 전원(20)이 40㎒ 이상인 주파수의 고주파 전력을 서셉터(12)에 공급하여, 이 서셉터(12)는 40㎒ 이상인 주파수의 고주파 전력을 처리 공간 S로 인가를 개시한다(단계 S83). 이 때, 처리 가스가 고밀도의 플라즈마로 되어, 양이온이나 라디칼이 처리 공간 S에서 발생한다. 양이온이나 라디칼은 웨이퍼 W에 RIE 처리를 실시한다(단계 S84).
본 처리에서는, 처리 공간 S에 공급되는 처리 가스가 F를 함유하지 않는 가스이기 때문에, 처리 공간 S에 플라즈마가 발생하고 있는 동안, 처리 가스로부터 반응 생성물이 발생하지 않아, 상부 전극판(38)의 하면에 폴리머가 부착되지 않는다.
또한, 상부 전극판(38)이 플로팅 상태에 있기 때문에, 이 상부 전극판(38)은 처리 공간 S의 플라즈마로부터 전하를 받아들이고, 이 전하는 상부 전극판(38)으로부터 유실되지 않으며, 이에 따라, 이 상부 전극판(38)은 차지업하여, 상부 전극판(38)의 하면과 처리 공간 S의 플라즈마 사이의 전위차가 작아진다. 그 결과, 상부 전극판(38)의 하면에 충돌하는 양이온의 에너지가 낮아져, 상부 전극판(38)의 하면이 스퍼터링되지 않는다. 따라서, 상부 전극판(38)으로부터 실리콘계 재료가 흩날리지 않아, 웨이퍼 W상에 실리콘계 재료가 퇴적하지 않는다. 이 때문에, 웨이퍼 W상에 잔류물이 발생하는 것을 방지할 수 있다.
웨이퍼 W의 RIE 처리가 종료되면, 고주파 전원(20)이 고주파 전력을 서셉터(12)로 공급을 정지하여 처리 공간 S로 고주파 전력의 인가를 중지한다(단계 S85). 이 때, 처리 공간 S에서의 플라즈마도 소멸하여, 본 처리를 종료한다.
도 8의 유기막 가공 처리에 의하면, 상부 전극판(38)을 플로팅 상태로 한다. 그 결과, 처리 공간 S의 플라즈마와 상부 전극판(38)의 하면 사이의 전위차가 작아져, 상부 전극판(38)의 하면에 충돌하는 양이온의 에너지가 낮아진다. 따라서, 상부 전극판(38)의 하면이 스퍼터링되지 않아, 실리콘계의 상부 전극판(38)의 재료가 웨이퍼상에 퇴적되는 것을 방지할 수 있다.
본 실시예에서는, 상부 전극판(38)을 플로팅 상태로 하는 구성으로 했다. 하지만, 상부 전극판(38)에 대한 전위가 실리콘계의 상부 전극판(38)의 재료의 스 퍼터링 수율(sputtering yield)이 상승하는 임계값 이하인 50eV 이하가 되는 구성으로 하여도 좋다.
도 6의 플라즈마 처리에 의하면, SOG막(64)의 에칭에서의 레지스트막(65)의 고 선택비의 확보 및 SiO2막(62)의 에칭에서의 아모르파스카본막(63)의 고 선택비의 확보를 실현할수 있음과 아울러, 아모르파스카본막(63)의 에칭에서 웨이퍼 W상에 잔류물이 발생하는 것을 방지할 수 있다. 즉, 동일한 플라즈마 처리 장치에서 웨이퍼 W의 무기막 가공 처리 및 유기막 가공 처리를 연속 프로세스로 실시할 수 있다.
또, 상술한 본 실시예에서는 플라즈마 처리 장치(55)가 제어부(52) 및 데이터베이스(53)를 갖고 있었다. 하지만, 플라즈마 처리 장치(55)에 접속된 외부의 서버나 데이터베이스가 동일한 기능을 나타내더라도 좋다.
또, 상술한 플라즈마 처리 장치(10, 55)에서 RIE 처리 등이 실시되는 기판은 반도체 디바이스용 반도체 웨이퍼에 한정되지 않고, LCD(Liquid Crystal Display)나 FPD(Flat Panel Display) 등에 이용하는 각종 기판이나, 포토마스크, CD 기판, 프린트 기판 등이더라도 좋다.
또한, 본 발명은, 상술한 실시예의 기능을 실현하는 소프트웨어의 프로그램 코드를 기억한 기억 매체를, 시스템 혹은 장치에 공급하여, 그 시스템 혹은 장치의 컴퓨터(또는 CPU나 MPU 등)가 기억 매체에 저장된 프로그램 코드를 판독 실행함으로써도 달성된다는 것을 알 수 있다.
이 경우, 기억 매체로부터 판독된 프로그램 코드 자체가 상술한 실시예의 기능을 실현하는 것이 되며, 그 프로그램 코드 및 이 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하는 것이 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로는, 예컨대, 플로피(등록상표) 디스크, 하드디스크, 광 자기 디스크, CD－ROM, CD－R, CD－RW, DVD－ROM, DVD－RAM, DVD－RW, DVD＋RW 등의 광 디스크, 자기 테이프, 비휘발성 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 통해 다운로드하더라도 좋다.
또한, 컴퓨터가 판독한 프로그램 코드를 실행함으로써, 상술한 실시예의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 근거하여, 컴퓨터상에서 가동되고 있는 OS(operating system) 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 실시예의 기능이 실현되는 경우도 포함되는 것을 알 수 있다.
또한, 기억 매체로부터 판독된 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램 코드의 지시에 근거하여, 그 확장 기능을 확장 보드나 확장 유닛에 구비되는 CPU 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 실시예의 기능이 실현되는 경우도 포함되는 것을 알 수 있다.
상기한 본 발명에 의하면, 기판에 무기막 가공 및 유기막 가공의 연속 프로 세스를 실시할 수 있는 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체를 제공할 수 있다.

Claims (25)

  1. 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 상기 기판에 플라즈마 처리를 실시하는 기판 처리실과,
    상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과,
    상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극
    을 구비하되,
    상기 제 2 전극은 직류 전원에 접속되는
    플라즈마 처리 장치.
  2. 제 1 항에 있어서,
    상기 제 2 전극에 인가되는 직류 전압의 값을 제어하는 제어부를 더 구비하되,
    상기 제어부는 상기 노출부에 부착되는 부착물의 양에 따라 상기 인가되는 직류 전압의 값을 결정하는 플라즈마 처리 장치.
  3. 제 1 항에 있어서,
    상기 제 2 전극에 인가되는 직류 전압의 값을 제어하는 제어부를 더 구비하되,
    상기 제어부는 상기 처리 공간에 도입되는 가스의 종류, 상기 제 1 전극에 공급되는 고주파 전력의 크기 및 상기 처리 공간의 압력 중 적어도 하나에 따라 상기 인가되는 직류 전압의 값을 결정하는 플라즈마 처리 장치.
  4. 제 1 항에 있어서,
    적어도 상기 고주파 전원이 상기 제 1 전극에 고주파 전력을 공급하고 있는 동안은, 상기 직류 전원이 상기 제 2 전극에 직류 전압을 인가하는 플라즈마 처리 장치.
  5. 제 1 항에 있어서,
    적어도 상기 처리 공간에서 플라즈마가 발생하고 있는 동안은, 상기 직류 전원이 상기 제 2 전극에 직류 전압을 인가하는 플라즈마 처리 장치.
  6. 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 상기 기판에 플라즈마 처리를 실시하는 기판 처리실과,
    상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과,
    상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극
    을 구비하는
    플라즈마 처리 장치에서의 플라즈마 처리 방법으로서,
    상기 방법은 상기 제 2 전극에 직류 전압을 인가하는 직류 전압 인가 단계를 포함하는
    플라즈마 처리 방법.
  7. 제 6 항에 있어서,
    상기 노출부에 부착되는 부착물의 양에 따라 상기 제 2 전극에 인가되는 직류 전압의 값을 결정하는 전압값 결정 단계를 더 포함하는 플라즈마 처리 방법.
  8. 제 6 항에 있어서,
    상기 처리 공간에 도입되는 가스의 종류, 상기 제 1 전극에 공급되는 고주파 전력의 크기 및 상기 처리 공간의 압력 중 적어도 하나에 따라 상기 제 2 전극에 인가되는 직류 전압의 값을 결정하는 전압값 결정 단계를 더 포함하는 플라즈마 처리 방법.
  9. 제 6 항에 있어서,
    상기 직류 전압 인가 단계에서는, 적어도 상기 고주파 전원이 상기 제 1 전극에 고주파 전력을 공급하고 있는 동안은, 상기 제 2 전극에 직류 전압을 인가하는 플라즈마 처리 방법.
  10. 제 6 항에 있어서,
    상기 직류 전압 인가 단계에서는, 적어도 상기 처리 공간에서 플라즈마가 발생하고 있는 동안은, 상기 제 2 전극에 직류 전압을 인가하는 플라즈마 처리 방법.
  11. 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 상기 기판에 플라즈마 처리를 실시하는 기판 처리실과,
    상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과,
    상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극
    을 구비하는
    플라즈마 처리 장치에서의 플라즈마 처리 방법을 컴퓨터에게 실행시키는 프로그램을 저장하는 컴퓨터 판독 가능한 기억 매체로서,
    상기 방법은, 상기 제 2 전극에 직류 전압을 인가하는 직류 전압 인가 단계를 포함하는 기억 매체.
  12. 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 상기 기판에 플라즈마 처리를 실시하는 기판 처리실과,
    상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과,
    상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극
    을 구비하되,
    상기 기판에는 무기막 및 유기막이 형성되어 있으며,
    상기 기판의 무기막에 플라즈마 처리를 실시할 때에는, 상기 처리 공간과 상기 제 2 전극 사이의 전위차를 이 제 2 전극이 갖는 노출부가 이 처리 공간 내에 발생하는 플라즈마에 의해 스퍼터되는 값으로 설정하고,
    상기 기판의 유기막에 플라즈마 처리를 실시할 때에는, 상기 처리 공간과 상기 제 2 전극 사이의 전위차를 상기 무기막에 플라즈마 처리를 실시할 때의 전위차의 값보다 작은 값으로 설정하는
    플라즈마 처리 장치.
  13. 제 12 항에 있어서,
    상기 제 2 전극은 직류 전원에 접속되는 플라즈마 처리 장치.
  14. 제 13 항에 있어서,
    상기 제 2 전극과 상기 직류 전원의 사이에 배치되어, 상기 기판의 유기막에 플라즈마 처리를 실시할 때에, 이 제 2 전극과 이 직류 전원 사이의 전기적 접속을 차단하여, 이 제 2 전극을 전기적으로 절연하는 스위치 디바이스를 더 포함하는 플라즈마 처리 장치.
  15. 제 12 항에 있어서,
    상기 기판의 무기막에 플라즈마 처리를 실시할 때에는, 상기 제 2 전극은 접지되는 플라즈마 처리 장치.
  16. 제 12 항에 있어서,
    상기 기판의 무기막에 플라즈마 처리를 실시할 때에는, 상기 제 2 전극에 소망하는 직류 전압을 발생시키는 27㎒ 이하인 주파수의 고주파 전력이 인가되는 플 라즈마 처리 장치.
  17. 제 12 항에 있어서,
    상기 기판의 유기막에 플라즈마 처리를 실시할 때에는, 상기 제 2 전극은 전기적으로 절연되어 있는 플라즈마 처리 장치.
  18. 제 12 항에 있어서,
    상기 노출부는 실리콘계의 재료로 이루어지는 플라즈마 처리 장치.
  19. 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 상기 기판에 플라즈마 처리를 실시하는 기판 처리실과,
    상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과,
    상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극
    을 구비하되,
    상기 기판에는 무기막 및 유기막이 형성되어 있는 플라즈마 처리 장치에서의 플라즈마 처리 방법으로서,
    상기 방법은,
    상기 기판의 무기막에 플라즈마 처리를 실시하는 무기막 처리 단계와,
    상기 기판의 유기막에 플라즈마 처리를 실시하는 유기막 처리 단계
    를 포함하며,
    상기 무기막 처리 단계에서는, 상기 처리 공간과 상기 제 2 전극 사이의 전위차를 이 제 2 전극이 갖는 노출부가 이 처리 공간 내에 발생하는 플라즈마에 의해 스퍼터되는 값으로 설정하고,
    상기 유기막 처리 단계에서는, 상기 처리 공간과 상기 제 2 전극 사이의 전위차를 상기 무기막에 플라즈마 처리를 실시할 때의 전위차의 값보다 작은 값으로 설정하는
    플라즈마 처리 방법.
  20. 제 19 항에 있어서,
    상기 제 2 전극에 직류 전원을 접속하는 직류 전원 접속 단계를 더 포함하는 플라즈마 처리 방법.
  21. 제 19 항에 있어서,
    상기 무기막 처리 단계에서는, 상기 제 2 전극은 접지되는 플라즈마 처리 방 법.
  22. 제 19 항에 있어서,
    상기 무기막 처리 단계에서는, 상기 제 2 전극에 소망하는 직류 전압을 발생시키는 27㎒ 이하인 주파수의 고주파 전력을 인가하는 플라즈마 처리 방법.
  23. 제 19 항에 있어서,
    상기 유기막 처리 단계는, 상기 제 2 전극을 전기적으로 절연하는 플라즈마 처리 방법.
  24. 제 19 항에 있어서,
    상기 노출부는 실리콘계의 재료로 이루어지는 플라즈마 처리 방법.
  25. 기판이 반입되는 처리 공간을 갖고, 또한 이 처리 공간에서 상기 기판에 플라즈마 처리를 실시하는 기판 처리실과,
    상기 기판 처리실 내에 배치되고, 또한 고주파 전원에 접속된 제 1 전극과,
    상기 처리 공간에 노출되는 노출부를 갖고, 또한 상기 기판 처리실 및 상기 제 1 전극으로부터 전기적으로 절연되어 있는 제 2 전극
    을 구비하되,
    상기 기판에는 무기막 및 유기막이 형성되어 있는 플라즈마 처리 장치에서의 플라즈마 처리 방법을 컴퓨터에게 실행시키는 프로그램을 저장하는 컴퓨터 판독 가능한 기억 매체로서,
    상기 방법은,
    상기 기판의 무기막에 플라즈마 처리를 실시하는 무기막 처리 단계와,
    상기 기판의 유기막에 플라즈마 처리를 실시하는 유기막 처리 단계
    를 포함하며,
    상기 무기막 처리 단계는, 상기 처리 공간과 상기 제 2 전극 사이의 전위차를 이 제 2 전극이 갖는 노출부가 이 처리 공간 내에 발생하는 플라즈마에 의해 스퍼터되는 값으로 설정하고,
    상기 유기막 처리 단계는, 상기 처리 공간과 상기 제 2 전극 사이의 전위차를 상기 무기막에 플라즈마 처리를 실시할 때의 전위차의 값보다 작은 값으로 설정하는
    기억 매체.
KR1020070027578A 2006-03-22 2007-03-21 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체 KR100857955B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006079638 2006-03-22
JPJP-P-2006-00079638 2006-03-22
JP2006168684A JP5461759B2 (ja) 2006-03-22 2006-06-19 プラズマ処理装置、プラズマ処理方法及び記憶媒体
JPJP-P-2006-00168684 2006-06-19

Publications (2)

Publication Number Publication Date
KR20070095806A true KR20070095806A (ko) 2007-10-01
KR100857955B1 KR100857955B1 (ko) 2008-09-09

Family

ID=38759562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027578A KR100857955B1 (ko) 2006-03-22 2007-03-21 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체

Country Status (2)

Country Link
JP (1) JP5461759B2 (ko)
KR (1) KR100857955B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464867B1 (ko) * 2012-03-26 2014-11-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치 제조 방법, 기판 처리 장치 및 기록 매체
US10400333B2 (en) 2011-03-04 2019-09-03 Novellus Systems, Inc. Hybrid ceramic showerhead
TWI805754B (zh) * 2018-05-11 2023-06-21 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5389362B2 (ja) * 2008-02-25 2014-01-15 株式会社日立ハイテクノロジーズ 真空処理装置
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP2014007370A (ja) 2012-06-01 2014-01-16 Tokyo Electron Ltd プラズマエッチング方法
JP6255187B2 (ja) 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP6140575B2 (ja) * 2013-08-26 2017-05-31 東京エレクトロン株式会社 半導体装置の製造方法
JP2021038452A (ja) * 2019-09-05 2021-03-11 東京エレクトロン株式会社 プラズマ処理装置及び制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234902B1 (ko) * 1996-11-26 1999-12-15 윤종용 2차전위에 의한 방전을 제거한 플라즈마 처리장치
CN102256431B (zh) * 2004-06-21 2014-09-17 东京毅力科创株式会社 等离子体处理装置和方法
JP4699127B2 (ja) * 2004-07-30 2011-06-08 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10400333B2 (en) 2011-03-04 2019-09-03 Novellus Systems, Inc. Hybrid ceramic showerhead
KR101464867B1 (ko) * 2012-03-26 2014-11-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치 제조 방법, 기판 처리 장치 및 기록 매체
US9257271B2 (en) 2012-03-26 2016-02-09 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method, substrate processing apparatus, and non-transitory recording medium
TWI805754B (zh) * 2018-05-11 2023-06-21 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置

Also Published As

Publication number Publication date
JP5461759B2 (ja) 2014-04-02
KR100857955B1 (ko) 2008-09-09
JP2007288119A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
KR100857955B1 (ko) 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체
US9362090B2 (en) Plasma processing apparatus, plasma processing method, and storage medium
US10529539B2 (en) Plasma processing apparatus and method
KR101697285B1 (ko) 챔버 내 클리닝 방법
US9177823B2 (en) Plasma etching method and plasma etching apparatus
TWI447803B (zh) A plasma processing apparatus, a plasma processing method, and a computer-readable memory medium
US8404595B2 (en) Plasma processing method
US20060154486A1 (en) Low-pressure removal of photoresist and etch residue
JP5528244B2 (ja) プラズマ処理方法および記憶媒体
TWI524376B (zh) Substrate handling method
WO2011050062A2 (en) Method for repairing low-k dielectric damage
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
JP4709047B2 (ja) 基板処理装置及び側壁部品
JP4885586B2 (ja) プラズマ処理装置
US7943523B2 (en) Plasma etching method and computer readable storage medium
US10283368B2 (en) Plasma etching method and plasma etching apparatus
JP5638682B2 (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
US7608544B2 (en) Etching method and storage medium
KR102541742B1 (ko) 소모 판정 방법 및 플라즈마 처리 장치
JP5100075B2 (ja) プラズマエッチング方法
KR102459874B1 (ko) 구리층을 에칭하는 방법
JP2006156992A (ja) プラズマ処理方法
TWI740961B (zh) 蝕刻銅層之方法
JP2006210461A (ja) プロセス装置の洗浄方法、該方法を実行するためのプログラム、及び記憶媒体
JP3696442B2 (ja) ドライエッチング方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 10