JP2007273522A - 電子部品、当該電子部品の製造方法、当該電子部品の実装構造、及び当該電子部品の評価方法 - Google Patents
電子部品、当該電子部品の製造方法、当該電子部品の実装構造、及び当該電子部品の評価方法 Download PDFInfo
- Publication number
- JP2007273522A JP2007273522A JP2006094034A JP2006094034A JP2007273522A JP 2007273522 A JP2007273522 A JP 2007273522A JP 2006094034 A JP2006094034 A JP 2006094034A JP 2006094034 A JP2006094034 A JP 2006094034A JP 2007273522 A JP2007273522 A JP 2007273522A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- circuit board
- electronic component
- terminal electrode
- element body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title description 13
- 239000002245 particle Substances 0.000 claims abstract description 89
- 238000011156 evaluation Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000002360 preparation method Methods 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
- H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
- H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】導電性粒子を用いて実装する場合の接続抵抗のばらつきを低減した電子部品を提供すること。
【解決手段】電子部品１は、少なくとも１つの平面を有する素体１０と、素体１０の平面に形成されると共に、導電性粒子を介して回路基板に電気的に接続される端子電極２０と、を備える。電子部品１において、素体１０の平面を基準面とし、端子電極２０の回路基板に対向する外表面２７の基準面への投影面積を基準面積とする。さらに、端子電極２０の基準面からの高さが当該高さの最大値から導電性粒子の直径を引いた値以上となる有効電極領域における回路基板に対向する外表面２７の基準面への投影面積を有効電極面積とする。この場合、基準面積に対する有効電極面積の割合が、１０％以上である。
【選択図】図１
【解決手段】電子部品１は、少なくとも１つの平面を有する素体１０と、素体１０の平面に形成されると共に、導電性粒子を介して回路基板に電気的に接続される端子電極２０と、を備える。電子部品１において、素体１０の平面を基準面とし、端子電極２０の回路基板に対向する外表面２７の基準面への投影面積を基準面積とする。さらに、端子電極２０の基準面からの高さが当該高さの最大値から導電性粒子の直径を引いた値以上となる有効電極領域における回路基板に対向する外表面２７の基準面への投影面積を有効電極面積とする。この場合、基準面積に対する有効電極面積の割合が、１０％以上である。
【選択図】図１
Description
本発明は、電子部品、当該電子部品の製造方法、当該電子部品の実装構造、及び当該電子部品の評価方法に関する。
２つの端子電極を有する表面実装型の電子部品を異方性導電フィルムによって回路基板に実装する技術が知られている（例えば、特許文献１参照）。異方性導電フィルムは、フィルム状の絶縁性接着剤に導電性粒子を分散させたものである。回路基板と電子部品の端子電極との間に異方性導電フィルムを挟んで加熱すると共に圧力を加えることにより、回路基板と端子電極との間に入り込んだ球形の導電性粒子によって回路基板と端子電極との間が電気的に接続される。
特開平９−３２６３２６号公報
しかしながら、上記特許文献１に記載されているように、導電性粒子を介して回路基板と電子部品の端子電極とを電気的に接続した場合、接続抵抗がばらつく。また、電子部品が有する端子電極の数が多くなると、接続抵抗のばらつきがより大きくなる。
本発明は、上記問題点を解消する為になされたものであり、導電性粒子を用いて回路基板に実装する場合の接続抵抗のばらつきを低減した電子部品、及び当該電子部品の製造方法を提供することを目的とする。また、導電性粒子を用いて回路基板に実装する場合の接続抵抗のばらつきが少ない電子部品の実装構造を提供することを目的とする。
また、導電性粒子を用いて回路基板に実装する電子部品について、接続抵抗に関して評価する方法がなかった。そこで、導電性粒子を用いて回路基板に実装する場合の接続抵抗に関する電子部品の評価方法を提供することを目的とする。
本発明者らは、研究の結果、端子電極と回路基板との間において導電性粒子がつぶれない領域があると、その領域で電気的な接続不良が発生するために接続抵抗のばらつきが生じることを見出した。そこで、本発明者らは、導電性粒子がより確実につぶれる方法について研究を進め、本発明を完成させた。
本発明の電子部品は、少なくとも１つの平面を有する素体と、素体の平面に形成されると共に、導電性粒子を介して回路基板に電気的に接続される端子電極と、を備え、素体の平面を基準面として、端子電極の回路基板に対向する外表面の基準面への投影面積に対する、端子電極の基準面からの高さが当該高さの最大値から導電性粒子の直径を引いた値以上となる領域における回路基板に対向する外表面の基準面への投影面積の割合が、１０％以上であることを特徴とする。
本発明の電子部品では、端子電極の回路基板に対向する外表面の基準面への投影面積に対する、上記領域における回路基板に対向する外表面の基準面への投影面積の割合が１０％以上なので、回路基板に対向する外表面は導電性粒子の直径に対応した平坦度を有する。よって、端子電極と回路基板との間の導電性粒子がより確実につぶれることとなり、端子電極と回路基板とを導電性粒子を介してより確実に電気的に接続することができる。従って、導電性粒子を用いて実装する場合の電気的な接続不良を抑制して、接続抵抗のばらつきを低減することができる。
好ましくは、３つ以上の端子電極を備え、３つ以上の端子電極のうち少なくとも３つの端子電極において、領域の回路基板に対向する外表面の基準面への投影面積の割合が１０％以上である。
このようにすることにより、３つ以上の端子電極において電気的な接続不良を抑制することができる。よって、接続抵抗のばらつきを低減することができる。
本発明の電子部品の製造方法は、少なくとも１つの平面を有する素体を準備する準備工程と、導電性粒子を介して回路基板に電気的に接続される端子電極を、素体の平面を基準面として、端子電極の回路基板に対向する外表面の基準面への投影面積に対する、端子電極の基準面からの高さが当該高さの最大値から導電性粒子の直径を引いた値以上となる領域における回路基板に対向する外表面の基準面への投影面積の割合が１０％以上となるように、素体の平面に形成する形成工程と、を含むことを特徴とする。
本発明の電子部品の製造方法では、形成工程において、端子電極の回路基板に対向する外表面の基準面への投影面積に対する、上記領域における回路基板に対向する外表面の基準面への投影面積の割合が１０％以上となるように端子電極を形成するので、回路基板に対向する外表面は導電性粒子の直径に対応した平坦度を有する。よって、端子電極と回路基板との間の導電性粒子がより確実につぶれることとなり、端子電極と回路基板とを導電性粒子を介してより確実に電気的に接続することができる。従って、導電性粒子を用いて実装する場合の電気的な接続不良を抑制して、接続抵抗のばらつきを低減した電子部品を製造することができる。
好ましくは、上記形成工程は、素体の平面に導電性ペーストを付与する付与工程と、付与された導電性ペーストを、素体の平面を基準面として、導電性ペーストの回路基板に対向する外表面の基準面への投影面積に対する、導電性ペーストの基準面からの高さが当該高さの最大値から導電性粒子の直径を引いた値以上となる領域における回路基板に対向する外表面の基準面への投影面積の割合が１０％以上となるように、外表面を平坦化する平坦化工程と、平坦化された導電性ペーストを焼き付けて、端子電極とする焼付工程と、を含む。
このように、端子電極を形成する際に、付与した導電性ペーストの外表面を平坦化するので、導電性粒子の直径に対応した平坦度を有する端子電極を簡易に形成することができる。
好ましくは、上記準備工程では、素体として、平面に対向する平面を更に有する素体を準備し、上記付与工程では、２つの平面のうち少なくとも一方の平面に導電性ペーストを付与し、上記平坦化工程では、基準面に平行となるように配置した２枚の金属平板で当該導電性ペーストを挟んで基準面に垂直な方向に加圧することにより、外表面を平坦化する。
このように、平坦化工程において、基準面に平行となるように配置した２枚の金属平板で導電性ペーストを挟んで加圧することにより外表面を平坦化するので、より簡易且つ確実に導電性粒子の直径に対応した平坦度を有する外表面を形成することができる。
本発明の電子部品の実装構造は、回路基板と、少なくとも１つの平面を有する素体、及び、素体の平面に形成された端子電極を備える電子部品と、を備え、端子電極が、素体の平面を回路基板に対向させた状態で、導電性粒子を介して回路基板に電気的に接続されており、素体の平面を基準面として、端子電極の回路基板に対向する外表面の基準面への投影面積に対する、端子電極の基準面からの高さが当該高さの最大値から導電性粒子の直径を引いた値以上となる領域における回路基板に対向する外表面の基準面への投影面積の割合が、１０％以上であることを特徴とする。
本発明の電子部品の実装構造では、端子電極の回路基板に対向する外表面の基準面への投影面積に対する、上記領域における回路基板に対向する外表面の基準面への投影面積の割合が１０％以上なので、回路基板に対向する外表面は導電性粒子の直径に対応した平坦度を有する。よって、端子電極と回路基板との間の導電性粒子がより確実につぶれることとなり、端子電極と回路基板とを導電性粒子を介してより確実に電気的に接続することができる。従って、導電性粒子を用いて実装する場合の電気的な接続不良を抑制することにより、接続抵抗のばらつきを低減して電子部品を実装することができる。
本発明の電子部品の評価方法は、少なくとも１つの平面を有する素体と、素体の平面に形成されると共に導電性粒子を介して回路基板に電気的に接続される端子電極と、を備える電子部品の接続抵抗を評価する評価方法であって、素体の平面を基準面として、端子電極の回路基板に対向する外表面の基準面への投影面積に対する、端子電極の基準面からの高さが当該高さの最大値から導電性粒子の直径を引いた値以上となる領域における回路基板に対向する外表面の基準面への投影面積の割合に基づいて接続抵抗の評価を行うことを特徴とする。
本発明の電子部品の評価方法では、端子電極の回路基板に対向する外表面の基準面への投影面積に対する、上記領域における回路基板に対向する外表面の基準面への投影面積の割合に基づいて電子部品の接続抵抗の評価を行うので、導電性粒子の直径に対応した平坦度に基づいて電子部品の接続抵抗の評価を行うことができる。すなわち、端子電極を回路基板に導電性粒子を介して接着する際に、導電性粒子のつぶれやすさ等に対する評価を的確に行うことができる。従って、導電性粒子を用いて実装する場合の電子部品における接続抵抗の評価を行うことができる。
本発明によれば、導電性粒子を用いて回路基板に実装する場合の接続抵抗のばらつきを低減した電子部品、及び当該電子部品の製造方法を提供することができる。また、導電性粒子を用いて回路基板に実装する場合の接続抵抗のばらつきを低減した電子部品の実装構造を提供することができる。また、導電性粒子を用いて回路基板に実装する場合の接続抵抗に関する電子部品の評価方法を提供することができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素に同一の符号を付し、重複する説明を省略する。
本実施形態に係る電子部品及び電子部品の実装構造について説明する。図１は、本実施形態に係る電子部品の平面図である。図２は、本実施形態に係る電子部品の断面図である。本実施形態に係る電子部品１は、素体１０と、複数（本実施形態では、８つ）の端子電極２０とを備える表面実装型の部品である。
素体１０は、略直方体形状に形成され、互いに対向する平面１１及び平面１２と、平面１１及び平面１２と垂直で互いに対向する２つの端面と、平面１１及び平面１２と２つの端面と垂直で互いに対向する側面１３と側面１４とを備えて構成される。素体１０は、端子電極２０に電気的に接続されると共に内部に配置された種々の導体パターンを有して、コンデンサ又はコイル等を構成する。例えば、素体１０は、導体パターンが印刷された誘電体層又は絶縁体層を積層して形成することができる。
端子電極２０は、側面１３側に４つ、側面１４側に４つ形成されている。各端子電極２０は、平面１１に形成された部分２１と、平面１２に形成された部分２３と、部分２１と部分２３とを繋ぐように側面１３又は側面１４に形成された部分２５とを有する。
４つの部分２１は、平面１１上における側面１３側の縁に沿って互いに電気的に絶縁された状態で配置されている。４つの部分２１は、平面１１上における側面１４側の縁に沿って互いに電気的に絶縁された状態で配置されている。４つの部分２３は、平面１１上における側面１３側の縁に沿って互いに電気的に絶縁された状態で配置されている。４つの部分２３は、平面１１上における側面１４側の縁に沿って互いに電気的に絶縁された状態で配置されている。
４つの部分２５は、互いに対応する部分２１と部分２３とを物理的且つ電気的に接続するように側面１３に互いに電気的に絶縁された状態で配置されている。４つの部分２５は、互いに対応する部分２１と部分２３とを物理的且つ電気的に接続するように側面１４に互いに電気的に絶縁された状態で配置されている。
図３は、本実施形態に係る電子部品の実装構造を示す模式図である。図３は、回路基板４０と、当該回路基板４０に実装された電子部品１とを、平面１１，１２に垂直且つ側面１３，１４と平行な断面構成を示す。電子部品１は、端子電極２０における平面１１と平面１２とのいずれか一方の側（本実施形態では、平面１２側）の外表面２７が異方性導電フィルム３０を介して回路基板４０に実装される。
回路基板４０は、基板４１と、電子部品１の８つの端子電極２０の部分２３に対応するように基板４１に２列に配列して形成された８つのランド電極４３とを備える。一方の列のランド電極４３が、電子部品１の一方の側面１３側に形成された端子電極２０に物理的且つ電気的に接続される。他方の列のランド電極４３が、電子部品１の他方の側面１４側に形成された端子電極２０に物理的且つ電気的に接続される。
異方性導電フィルム３０は、接着剤３１と、接着剤３１に分散された導電性粒子３３とを備える。接着剤３１は、テープ状に形成された電気絶縁性の接着剤である。接着剤３１は、エポキシ系の樹脂である。導電性粒子３３は、略球状の樹脂をＮｉ又はＡｕ等の導電性金属でコーティングした略球状の粒子である。
回路基板４０のランド電極４３と端子電極２０の外表面２７との間に異方性導電フィルム３０を挟んで加熱すると共に、外表面２７と垂直且つランド電極と外表面２７とを基板４１の主面と垂直な方向に圧力を加えることにより、ランド電極４３と外表面２７とが接続される。すなわち、接着剤３１によって、ランド電極４３と外表面２７とが接着される。
また、ランド電極４３と外表面２７との間に入り込んだ導電性粒子３３がつぶれてランド電極４３と外表面２７とに挟み込まれた状態で、ランド電極４３と外表面２７とが接着される。ランド電極４３と外表面２７との間でつぶれた導電性粒子３３の反発力により、導電性粒子３３は、ランド電極４３と外表面２７とにそれぞれ物理的且つ電気的に接続し、ランド電極４３と外表面２７との間を電気的に接続する。
すなわち、８つの端子電極２０が、素体１０の平面１２を回路基板４０に対向させた状態で、導電性粒子３３を介して回路基板４０に電気的に接続されている。すなわち、平面１２側の外表面２７が、回路基板と対向することとなる。
素体１０において回路基板４０と対向する平面１２を基準面１２とする。また、端子電極２０の基準面１２からの高さが、当該高さの最大値から導電性粒子３３の直径を引いた値以上となる領域を有効電極領域とする。端子電極２０の基準面１２からの高さとは、基準面１２に垂直な方向での基準面１２から端子電極２０の回路基板に対向する外表面２７までの距離である。すなわち、有効電極領域は、外表面２７において、導電性粒子３３に対応して決定される領域である。
また、端子電極２０の回路基板４０に対向する外表面２７の基準面１２への投影面積を基準面積とする。基準面積は、８つの端子電極２０についての合計面積である。有効電極領域における回路基板４０に対向する外表面の基準面１２への投影面積を有効電極面積とする。すなわち、有効電極面積は、外表面２７において、導電性粒子３３に対応して決定される領域の面積である。有効電極面積は、８つの端子電極２０についての有効電極領域の合計面積である。
この場合に、基準面積を１００％とした場合の有効電極面積の割合は、１０％以上である。有効電極領域の割合が大きいほど、より大きな領域で導電性粒子を確実に押し潰すことができ、より確実に端子電極と回路基板４０とを電気的に接続することができる。
本実施形態の電子部品１では、端子電極２０において、基準面積を１００％とした場合の有効電極面積の割合が１０％以上であるので、回路基板４０に対向する外表面２７は導電性粒子３３の直径に対応した平坦度を有する。よって、端子電極２０とランド電極４３との間の導電性粒子３３がより確実につぶれることとなり、端子電極２０と回路基板４０とを導電性粒子３３を介してより確実に電気的に接続することができる。従って、導電性粒子３３を用いて実装する場合の電気的な接続不良を抑制して、接続抵抗のばらつきを低減することができる。
また、本実施形態の電子部品１では、８つの端子電極２０において、基準面積を１００％とした場合の有効電極面積の割合が１０％以上であるので、回路基板４０に対向する外表面２７は導電性粒子３３の直径に対応した平坦度を有する。このようにすることにより、８つの端子電極２０において、導電性粒子３３を用いて実装する場合の電気的な接続不良を抑制して、接続抵抗のばらつきを低減することができる。
また、本実施形態の電子部品１では、平面１１側の外表面２７の平面１１への投影面積に対する、端子電極２０の平面１１からの高さが、当該高さの最大値から導電性粒子３３の直径を引いた値以上となる領域における平面１１への投影面積の割合が、１０％以上であることも好ましい。この場合、平面１１側の外表面２７と平面１２側の外表面２７とが、導電性粒子３３の直径に対応した平坦度を有することとなる。よって、平面１１側の外表面２７と平面１２側の外表面２７とのどちらがランド電極４３に接続された場合であっても、接続抵抗のばらつきを低減することができる。
本実施形態の電子部品の実装構造では、端子電極２０において、基準面積を１００％とした場合の有効電極面積の割合が１０％以上なので、回路基板４０に対向する外表面２７は導電性粒子３３の直径に対応した平坦度を有する。よって、端子電極２０とランド電極４３との間の導電性粒子３３がより確実につぶれることとなり、端子電極２０と回路基板４０とを導電性粒子３３を介してより確実に電気的に接続することができる。従って、導電性粒子３３を用いて実装する場合の電気的な接続不良を抑制することにより、接続抵抗のばらつきを低減して電子部品１を実装することができる。
次に本実施形態に係る電子部品の製造方法を説明する。図４は、本実施形態に係る電子部品の製造方法を示すフロー図である。図５及び図６は、本実施形態に係る電子部品の製造方法を示す図である。本実施形態に係る電子部品１の製造方法は、準備工程Ｓ１と、付与工程Ｓ２と、平坦化工程Ｓ３と、焼付工程Ｓ４と、を含む。
まず、準備工程Ｓ１において、互いに対向する平面１１，１２を有する略直方体形状の素体１０を形成する。例えば、コンデンサを含む素体１０は、次のようにして形成することができる。粉末状の誘電体セラミック材料に、有機バインダ及び有機溶剤等を添加し、スラリーを得る。そして、このスラリーを、ドクターブレード法等の公知の方法により、誘電体セラミックグリーンシートを作製する。次に、誘電体セラミックグリーンシート毎に、対応する導体パターンを形成する。導体パターンは、例えば、銀を主成分とする導体ペーストをスクリーン印刷した後、乾燥することによって形成される。
次に、導体パターンが形成された誘電体セラミックグリーンシートと、導体パターンが形成されていない誘電体セラミックグリーンシートとを積層して圧着し、中間積層体を得る。そして、得られた積層中間体をチップ単位に切断した後に、有機バインダを除去（脱バイ）して、焼成し、素体１０を形成する。
引き続いて、付与工程Ｓ２において、素体１０の平面１１,１２及び側面１３,１４における、端子電極２０を形成する所望の位置に、端子電極用の導電性ペーストを付与する。ここでは、素体１０の対向する側面１３，１４における、端子電極２０の部分２５に対応する位置に、図５に示すように、転写部材５１（金型）を用いて導電性ペースト２０ａを付与する。端子電極用の導電性ペーストには、例えば、Ａｇ等の導電性金属粉末、ガラスフリット、有機バインダ及び有機溶剤を混合したものが用いられている。
転写部材５１は、側面に複数の突部が形成されており、各突部の幅及び間隔は、素体の１０の側面１３,１４に形成される端子電極２０の部分２５に対応する。転写部材５１の突部に端子電極用の導電性ペーストを付与し、当該導電性ペーストを素体１０の側面１３,１４に当接させて転写する。このとき、転写された導電性ペースト２０ａは、平面１１,１２側にまわり込み、端子電極２０の部分２１及び部分２３に対応する部分２１ａ及び部分２３ａを形成する。その後、塗布した端子電極用の導電性ペースト２０ａを加熱して乾燥させる（脱バインダ）。
続いて、平坦化工程Ｓ３おいて、図６に示すように、基準面積を１００％とした場合の有効電極面積の割合が１０％以上となるように、導電性ペースト２０ａの外表面２７ａを押し潰して平坦化する。平坦化工程Ｓ３では、基準面１２に平行となるように配置した２枚の金属平板５３，５５で当該電子部品を挟んで基準面１２に垂直な方向に加圧することにより外表面２７ａを押し潰して、外表面２７ａを平坦化する。すなわち、外表面２７ａを金属平板５３，５５によって平らに押しつぶす。例えば、８０℃程度に導電性ペースト２０ａを加熱しながら、６０分間、外表面２７ａを金属平板５３，５５によって挟んで押し潰す。
続いて、焼付工程Ｓ４おいて、平坦化された導電性ペースト２０ａを５００〜８５０℃で焼き付けて、端子電極２０が形成された素体１０を得る。
本実施形態の電子部品の製造方法では、平坦化工程Ｓ３において、基準面積を１００％とした場合の有効電極面積の割合が１０％以上となるように導電性ペースト２０ａの外表面２７ａを形成するので、導電性ペースト２０ａを焼き付けることにより得られる端子電極２０の回路基板４０に対向する外表面２７は導電性粒子３３の直径に対応した平坦度を有する。よって、端子電極２０とランド電極４３との間の導電性粒子３３がより確実につぶれることとなり、端子電極２０と回路基板４０とを導電性粒子３３を介してより確実に電気的に接続することができる。従って、導電性粒子３３を用いて実装する場合の電気的な接続不良を抑制して、接続抵抗のばらつきを低減した電子部品１を製造することができる。
また、付与工程Ｓ２において、導電性ペースト２０ａを付与してから、平坦化工程Ｓ３において、導電性ペースト２０ａの外表面２７ａを平坦化するので、導電性粒子３３の直径に対応した平坦度を有する端子電極２０を簡易に形成することができる。
本実施形態の電子部品の製造方法では、平坦化工程Ｓ３において、基準面１２に平行となるように配置した２枚の金属平板５３，５５で導電性ペースト２０ａが付与された素体１０を挟んで加圧することにより導電性ペースト２０ａの外表面２７ａを押し潰すので、より簡易且つ確実に導電性粒子３３の直径に対応した平坦度を有する外表面２７ａを形成することができる。また、平面１１側の外表面２７ａと平面１２側の外表面２７ａとを同時に平坦化することができる。
次に本実施形態に係る電子部品の評価方法を説明する。本実施形態に係る電子部品の評価方法は、異方性導電フィルム３０を用いて回路基板４０に実装する場合の接続抵抗に関する電子部品の評価方法である。
本実施形態に係る電子部品の評価方法の対象となる電子部品は、互いに対向する平面を有する略直方体形状の素体と、素体に形成された８つの端子電極とを備える。素体は、互いに対向する２つの平面と隣り合うと共に互いに対向する２つの側面を有する。８つの端子電極は、２つの側面のうち一方の側面に形成された４つの端子電極と、他方の側面に形成された４つの端子電極とを備える。各端子電極は、一方の平面に形成された部分と、他方の平面に形成された部分と、側面に形成された部分とを含む。
本実施形態に係る電子部品の評価方法では、８つの端子電極の外表面を評価対象とする。８つの端子電極の外表面は、異方性導電フィルム３０を用いて回路基板４０と電気的に接続される端子電極の表面である。すなわち、外表面は、端子電極において回路基板に対向する面である。
素体において回路基板と対向する平面を基準面とする。また、端子電極の基準面からの高さが、当該高さの最大値から導電性粒子３３の直径を引いた値以上となる領域を有効電極領域とする。端子電極の基準面からの高さとは、基準面に垂直な方向での基準面から端子電極の回路基板４０に対向する外表面までの距離である。
また、端子電極の回路基板４０に対向する外表面の基準面への投影面積を基準面積とする。有効電極領域における回路基板４０に対向する外表面の基準面への投影面積を有効電極面積とする。この場合に、本実施形態に係る電子部品の評価方法は、基準面積を１００％とした場合の有効電極面積の割合に基づいて行われる。
本実施形態に係る電子部品の評価方法の具体例について説明する。例えば、レーザー顕微鏡（キーエンス製ＶＫ８５１０）によって、評価対象となる各外表面の対応する基準面を基準とした高さのデータを得る。続いて、評価対象となる各外表面において、高さの最高値から導電性粒子３３の直径を引いた値以上の高さの有効電極領域を描画する。そして、描画した各外表面に対する有効電極領域の画像ファイルの合計画素数をカウントする。
また、評価対象となる各外表面全体を描画し、外表面全体を描画した画像ファイルの合計画素数をカウントする。有効電極面積の割合は、外表面全体の画像ファイルの合計画素数を１００％とした場合の有効電極領域の画像ファイルの合計画素数の割合である。このようにして算出した有効電極面積の割合に基づいて、電子部品の接続抵抗について評価する。例えば、有効電極面積の割合が１０％以上の場合に、接続抵抗のばらつきに対する電子部品の品質が良好であると評価する。
本実施形態の電子部品の評価方法では、端子電極２０における、基準面積を１００％とした場合の有効電極面積の割合に基づいて電子部品の評価を行うので、導電性粒子３３の直径に対応した平坦度に基づいて電子部品の品質評価を行うことができる。すなわち、端子電極を回路基板４０に導電性粒子３３を介して接着する際に、導電性粒子３３のつぶれやすさ等に対する評価を的確に行うことができる。従って、導電性粒子３３を用いて実装する場合の接続抵抗のばらつきに対する電子部品の評価を行うことができる。
ところで、外表面の表面粗さに関するパラメータに基づいて端子電極の評価を行うことも考えられる。しかしながら、表面粗さに関するパラメータがより平坦であることを示していても、有効電極面積の割合が小さい場合は、接続抵抗のばらつきが大きくなる場合がある。すなわち、接続抵抗のばらつきは、導電性粒子に対応した有効電極面積の割合が大きく関与する。よって、上述したように、本実施形態の電子部品の評価方法を用いることにより、接続抵抗のばらつきに対する端子電極の評価を的確に行うことができる。
次に、本実施形態に係る電子部品を実装した場合の接続抵抗のばらつきと、従来の電子部品を実装した場合の接続抵抗のばらつきとを比較する試験結果について説明する。本実施形態に係る電子部品は、本実施形態に係る製造方法によって製造した。また、本実施形態に係る電子部品は、本実施形態に係る電子部品の実装構造を用いて実装した。
まず、従来の電子部品のサンプルである電子部品Ｅ１〜Ｅ３と、本実施形態に係る電子部品のサンプルである電子部品Ｅ４〜Ｅ８について説明する。電子部品Ｅ１〜Ｅ３は、上述した準備工程Ｓ１と付与工程Ｓ２と焼付工程Ｓ４とにより形成される。電子部品Ｅ４〜Ｅ８は、上述した準備工程Ｓ１と付与工程Ｓ２と平坦化工程Ｓ３と焼付工程Ｓ４とにより形成される。すなわち、電子部品Ｅ１〜Ｅ３には、平坦化工程Ｓ３を施していない。
電子部品Ｅ１〜Ｅ８は、互いに対向する平面を有する略直方体形状の素体と、素体に形成された８つの端子電極とを備える。素体は、互いに対向する２つの平面と隣り合うと共に互いに対向する２つの側面を有する。８つの端子電極は、２つの側面のうち一方の側面に形成された４つの端子電極と、他方の側面に形成された４つの端子電極とを備える。各端子電極は、一方の平面に形成された部分と、他方の平面に形成された部分と、側面に形成された部分とを含む。
各端子電極の外表面が、異方性導電フィルム３０を用いて回路基板４０と電気的に接続される。すなわち、外表面は、端子電極において、一方の平面に形成された部分の回路基板に対向する面である。
電子部品Ｅ４〜Ｅ８は、平坦化工程Ｓ３おいて、基準面積を１００％とした場合の有効電極面積の割合が１０％以上となるように、外表面が平坦化されている。本実施例においては、金属平板５３，５５としてＳＵＳ製の板を使用した。本実施例において使用した金属平板５３，５５の表面粗さについてのデータを図７に示す。図７は、金属平板５３，５５の表面における測定箇所１〜６の算術平均高さRa、二乗平均平方根高さRq、最大断面高さRt、十点平均粗さRz（JIS）をそれぞれ示す。算術平均高さRa、二乗平均平方根高さRq、最大断面高さRt、十点平均粗さRz（JIS）は、２００１年のJIS B0601規格に準ずる。
以上のようにして作成した電子部品Ｅ１〜Ｅ８を回路基板のサンプルに異方性導電フィルム３０を用いてそれぞれ実装する。回路基板のサンプルは、評価用基板と、評価用基板に形成された電子部品Ｅ１〜Ｅ８の８つの端子電極に対応する８つのランド電極と、８つのランド電極それぞれに接続した配線と、を有する。評価用基板は、シート抵抗値１０ΩのＩＴＯ（酸化インジウムスズ）をスパッタした板厚０．７ｍｍのガラス基板である。配線パターンは、全ての配線抵抗値が同じとなるように形成した。本実施例において用いた異方性導電フィルムに含まれる導電性粒子の直径は、４μｍ程度である。
図８は、比較例についての試験結果を示す表である。図９は、実施例についての試験結果を示す表である。図８，図９は、比較例に係る電子部品Ｅ１〜Ｅ３と実施例に係る電子部品Ｅ４〜Ｅ８についての、有効電極面積と、基準面積と、有効電極面積の割合と、接触抵抗値と、接触抵抗のばらつきとをそれぞれ示す。
有効電極面積は、８つの端子電極の回路基板に対向する外表面についての有効電極領域の合計面積である。有効電極面積は、次のようにして算出した。まず、レーザー顕微鏡（キーエンス製ＶＫ８５１０）によって、回路基板に対向する８つの外表面の回路基板に対向する素体の平面を基準とした高さのデータを得る。続いて、得られた高さデータの最高値から導電性粒子３３の直径４μｍを引いた値以上の高さの有効電極領域を描画する。そして、描画した有効電極領域の画像ファイルの合計画素数をカウントする。そして、カウントした画素数に基づいて、有効電極面積を算出した。
基準面積は、８つの端子電極の回路基板に対向する外表面の回路基板に対向する素体の平面への投影面積である。基準面積は、８つの端子電極の回路基板に対向する外表面全体をレーザー顕微鏡によって描画し、描画した画像ファイルの画素数をカウントすることにより算出する。
有効電極面積の割合は、基準面積を１００％とした場合の有効電極面積である。接触抵抗値は、電子部品における各端子電極２０と配線との間の接触抵抗値の平均である。接触抵抗のばらつきは、電子部品における８つの端子電極２０における接触抵抗値のばらつきである。
図８，９によれば、比較例１〜３に係る電子部品Ｅ１〜Ｅ３の有効電極面積の割合は１０％より小さく、実施例１〜６に係る電子部品Ｅ４〜Ｅ８の有効電極面積の割合は、１０％以上である。また、実施例１〜５に係る電子部品Ｅ４〜Ｅ８の接触抵抗のばらつきは、比較例１〜３に係る電子部品Ｅ１〜Ｅ３の接触抵抗のばらつきより抑制されている。
よって、基準面積に対する有効電極面積の割合を１０％以上とすることにより、端子電極と回路基板との間の接続抵抗のばらつきを低減できることが確認された。また、本実施形態に係る電子部品の製造方法を用いることにより、端子電極と回路基板との間の接続抵抗のばらつきを低減できることが確認された。また、本実施形態に係る電子部品の実装構造を用いることにより、端子電極と回路基板との間の接続抵抗のばらつきを低減できることが確認された。
また、図８，９によれば、有効電極面積の割合が大きい場合、端子電極と回路基板との間の接続抵抗のばらつきが比較的小さい。よって、有効電極面積の割合に基づいて、電子部品の接続抵抗のばらつきを評価することが有効であることが確認された。
１…電子部品、１０…素体、１１，１２…平面、１３，１４…側面、２０…端子電極、２１，２３，２５…部分、２７…外表面、３０…異方性導電フィルム、３１…接着剤、３３…導電性粒子、４０…回路基板、４１…基板、４３…ランド電極、５１…転写部材、５３，５５…金属平板。
Claims (7)
- 少なくとも１つの平面を有する素体と、
前記素体の前記平面に形成されると共に、導電性粒子を介して回路基板に電気的に接続される端子電極と、
を備え、
前記素体の前記平面を基準面として、前記端子電極の前記回路基板に対向する外表面の前記基準面への投影面積に対する、前記端子電極の前記基準面からの高さが当該高さの最大値から前記導電性粒子の直径を引いた値以上となる領域における前記回路基板に対向する外表面の前記基準面への投影面積の割合が、１０％以上であることを特徴とする電子部品。 - ３つ以上の前記端子電極を備え、
３つ以上の前記端子電極のうち少なくとも３つの端子電極において、前記領域の前記回路基板に対向する外表面の前記基準面への投影面積の割合が１０％以上であることを特徴とする請求項１に記載の電子部品。 - 少なくとも１つの平面を有する素体を準備する準備工程と、
導電性粒子を介して回路基板に電気的に接続される端子電極を、前記素体の前記平面を基準面として、前記端子電極の前記回路基板に対向する外表面の前記基準面への投影面積に対する、前記端子電極の前記基準面からの高さが当該高さの最大値から前記導電性粒子の直径を引いた値以上となる領域における前記回路基板に対向する外表面の前記基準面への投影面積の割合が１０％以上となるように、前記素体の前記平面に形成する形成工程と、
を含むことを特徴とする電子部品の製造方法。 - 前記形成工程は、
前記素体の前記平面に導電性ペーストを付与する付与工程と、
付与された前記導電性ペーストを、前記素体の前記平面を基準面として、前記導電性ペーストの前記回路基板に対向する外表面の前記基準面への投影面積に対する、前記導電性ペーストの前記基準面からの高さが当該高さの最大値から前記導電性粒子の直径を引いた値以上となる領域における前記回路基板に対向する外表面の前記基準面への投影面積の割合が１０％以上となるように、前記外表面を平坦化する平坦化工程と、
平坦化された前記導電性ペーストを焼き付けて、前記端子電極とする焼付工程と、
を含むことを特徴とする請求項３に記載の電子部品の製造方法。 - 前記準備工程では、前記素体として、前記平面に対向する平面を更に有する素体を準備し、
前記付与工程では、前記２つの平面のうち少なくとも一方の平面に前記導電性ペーストを付与し、
前記平坦化工程では、前記基準面に平行となるように配置した２枚の金属平板で当該導電性ペーストを挟んで前記基準面に垂直な方向に加圧することにより、前記外表面を平坦化することを特徴とする請求項４記載の電子部品の製造方法。 - 回路基板と、
少なくとも１つの平面を有する素体、及び、前記素体の前記平面に形成された端子電極を備える電子部品と、
を備え、
前記端子電極が、前記素体の前記平面を前記回路基板に対向させた状態で、導電性粒子を介して前記回路基板に電気的に接続されており、
前記素体の前記平面を基準面として、前記端子電極の前記回路基板に対向する外表面の前記基準面への投影面積に対する、前記端子電極の前記基準面からの高さが当該高さの最大値から前記導電性粒子の直径を引いた値以上となる領域における前記回路基板に対向する外表面の前記基準面への投影面積の割合が、１０％以上である
ことを特徴とする電子部品の実装構造。 - 少なくとも１つの平面を有する素体と、前記素体の前記平面に形成されると共に導電性粒子を介して回路基板に電気的に接続される端子電極と、を備える電子部品の接続抵抗を評価する評価方法であって、
前記素体の前記平面を基準面として、前記端子電極の前記回路基板に対向する外表面の前記基準面への投影面積に対する、前記端子電極の前記基準面からの高さが当該高さの最大値から前記導電性粒子の直径を引いた値以上となる領域における前記回路基板に対向する外表面の前記基準面への投影面積の割合に基づいて接続抵抗の評価を行うことを特徴とする電子部品の評価方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006094034A JP4428355B2 (ja) | 2006-03-30 | 2006-03-30 | 電子部品の評価方法 |
| US11/715,345 US7888182B2 (en) | 2006-03-30 | 2007-03-08 | Electronic component, production method of electronic component, mounted structure of electronic component, and evaluation method of electronic component |
| KR1020070031628A KR100904159B1 (ko) | 2006-03-30 | 2007-03-30 | 전자 부품, 전자 부품의 제조 방법, 전자 부품의 실장구조, 및 전자 부품의 평가방법 |
| CN2007100913397A CN101047062B (zh) | 2006-03-30 | 2007-03-30 | 电子部件、其制造方法、其安装结构及其评价方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006094034A JP4428355B2 (ja) | 2006-03-30 | 2006-03-30 | 電子部品の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007273522A true JP2007273522A (ja) | 2007-10-18 |
| JP4428355B2 JP4428355B2 (ja) | 2010-03-10 |
Family
ID=38557608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006094034A Expired - Fee Related JP4428355B2 (ja) | 2006-03-30 | 2006-03-30 | 電子部品の評価方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7888182B2 (ja) |
| JP (1) | JP4428355B2 (ja) |
| KR (1) | KR100904159B1 (ja) |
| CN (1) | CN101047062B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014239203A (ja) * | 2014-01-31 | 2014-12-18 | 株式会社村田製作所 | 電子部品及び電子部品の実装構造体 |
| JP7025687B2 (ja) | 2017-09-11 | 2022-02-25 | Tdk株式会社 | 電子部品の製造方法および電子部品 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09326326A (ja) | 1996-06-04 | 1997-12-16 | Murata Mfg Co Ltd | 電子部品、配線基板及び電子部品の配線基板への実装構造 |
| JPH10170944A (ja) | 1996-12-13 | 1998-06-26 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| US5965064A (en) * | 1997-10-28 | 1999-10-12 | Sony Chemicals Corporation | Anisotropically electroconductive adhesive and adhesive film |
| JPH11158448A (ja) | 1997-11-28 | 1999-06-15 | Sony Corp | 導電性接着剤およびこれを用いた電子部品 |
| US6342731B1 (en) * | 1997-12-31 | 2002-01-29 | Micron Technology, Inc. | Vertically mountable semiconductor device, assembly, and methods |
| DE69936008T2 (de) * | 1998-01-07 | 2008-01-10 | Tdk Corp. | Keramischer Kondensator |
| JP3417354B2 (ja) * | 1999-08-19 | 2003-06-16 | ソニーケミカル株式会社 | 接着材料及び回路接続方法 |
| KR100940764B1 (ko) * | 1999-09-14 | 2010-02-10 | 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 | 이방성 도전접속체 및 제조방법 |
| US6327134B1 (en) * | 1999-10-18 | 2001-12-04 | Murata Manufacturing Co., Ltd. | Multi-layer capacitor, wiring board, and high-frequency circuit |
| JP3528719B2 (ja) * | 1999-11-18 | 2004-05-24 | 株式会社村田製作所 | 表面実装型電子部品及びその製造方法 |
| US6853074B2 (en) * | 1999-12-27 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Electronic part, an electronic part mounting element and a process for manufacturing such the articles |
| JP2002093854A (ja) | 2000-09-11 | 2002-03-29 | Fuji Electric Co Ltd | フリップチップ実装構造及びその製造方法 |
| JP3743302B2 (ja) * | 2001-04-25 | 2006-02-08 | 株式会社村田製作所 | 電子部品及び電子部品の基板電極形成方法 |
| US6690558B1 (en) * | 2002-01-14 | 2004-02-10 | Alan Devoe | Power resistor and method for making |
| US6986454B2 (en) * | 2003-07-10 | 2006-01-17 | Delphi Technologies, Inc. | Electronic package having controlled height stand-off solder joint |
| JP2004165659A (ja) | 2003-11-07 | 2004-06-10 | Hitachi Chem Co Ltd | 電極の接続方法および該方法で得た電極の接続構造 |
| US7046500B2 (en) * | 2004-07-20 | 2006-05-16 | Samsung Electro-Mechanics Co., Ltd. | Laminated ceramic capacitor |
| KR100671138B1 (ko) * | 2005-03-07 | 2007-01-17 | 제일모직주식회사 | 다층구조 이방 전도성 필름 및 이를 이용한 디스플레이 소자 |
| KR100871503B1 (ko) * | 2006-11-21 | 2008-12-05 | 엘에스엠트론 주식회사 | 이방 도전성 접착제, 이를 이용한 회로 접속 방법 및 회로접속 구조체 |
-
2006
- 2006-03-30 JP JP2006094034A patent/JP4428355B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-08 US US11/715,345 patent/US7888182B2/en not_active Expired - Fee Related
- 2007-03-30 CN CN2007100913397A patent/CN101047062B/zh not_active Expired - Fee Related
- 2007-03-30 KR KR1020070031628A patent/KR100904159B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US7888182B2 (en) | 2011-02-15 |
| JP4428355B2 (ja) | 2010-03-10 |
| KR20070098727A (ko) | 2007-10-05 |
| CN101047062B (zh) | 2010-12-08 |
| US20070228557A1 (en) | 2007-10-04 |
| CN101047062A (zh) | 2007-10-03 |
| KR100904159B1 (ko) | 2009-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104240950B (zh) | 多层陶瓷电容器和安装有该多层陶瓷电容器的板 | |
| US11011294B2 (en) | Multilayer coil component | |
| CN104658756A (zh) | 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板 | |
| CN104867673A (zh) | 多层陶瓷电子组件以及其上安装有多层陶瓷电子组件的板 | |
| CN110246690A (zh) | 多层陶瓷电子组件 | |
| JP2001076953A (ja) | 積層型コイル部品及びその製造方法 | |
| JP6937176B2 (ja) | 電子部品、電子装置、及び電子部品の製造方法 | |
| US11670456B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2009049319A (ja) | 電子部品の製造方法 | |
| JP2012009679A (ja) | セラミック電子部品及びその製造方法 | |
| CN109935467A (zh) | 电容器组件 | |
| JP4428355B2 (ja) | 電子部品の評価方法 | |
| JP4434052B2 (ja) | セラミックグリーンシート及びこれを用いた電子部品、並びに、これらの製造方法 | |
| JP4483872B2 (ja) | 導電性ペースト及び導電性塗膜 | |
| KR102070230B1 (ko) | 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품 | |
| CN109508097B (zh) | 触觉反馈模块及其制备方法和触控装置 | |
| KR101855275B1 (ko) | 세라믹 다층회로 기판의 제조방법 | |
| JP5245645B2 (ja) | 積層型コイル部品の製造方法 | |
| JP7394292B2 (ja) | 積層電子部品 | |
| JPH09260105A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2021108323A (ja) | 積層コイル部品 | |
| WO2019078295A1 (ja) | 電気コネクターおよびその製造方法 | |
| WO2015019644A1 (ja) | 電子部品およびその製造方法 | |
| KR102514236B1 (ko) | 커패시터 및 그의 제조방법 | |
| WO2014027486A1 (ja) | 電子部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |