JP2002093854A - フリップチップ実装構造及びその製造方法 - Google Patents

フリップチップ実装構造及びその製造方法

Info

Publication number
JP2002093854A
JP2002093854A JP2000274488A JP2000274488A JP2002093854A JP 2002093854 A JP2002093854 A JP 2002093854A JP 2000274488 A JP2000274488 A JP 2000274488A JP 2000274488 A JP2000274488 A JP 2000274488A JP 2002093854 A JP2002093854 A JP 2002093854A
Authority
JP
Japan
Prior art keywords
bump
solder
electrode
circuit board
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000274488A
Other languages
English (en)
Inventor
Masahiko Takei
正彦 武居
Toshio Denda
俊男 伝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000274488A priority Critical patent/JP2002093854A/ja
Publication of JP2002093854A publication Critical patent/JP2002093854A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】コストが安く、使用できる半導体チップに対す
る制限がなく、バンプと電極とを低い接続抵抗で且つ高
い信頼性で確実に接続できる異方導電性フィルム方式の
フリップチップ実装構造を提供する。 【解決手段】回路基板2の回路基板電極21上に、レベリ
ングされた半田バンプ22b を形成し、これと半導体チッ
プ1の半導体チップ電極11とを異方導電性フィルム3で
接続する。レベリングされた半田バンプ22b はめっき等
による半田層の上部をレベリング部材で成形して形成さ
れる。この半田バンプ22b は、その形成が容易であり、
且つ、半導体チップ電極11との間隔のばらつきを小さく
し、有効対向面積を広くして、両者間に挟み込まれる導
電性粒子31の数を多くする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、回路基板に半導
体ベアチップを搭載するフリップチップ実装の内の、異
方導電性フィルムを使用する方式に関する。
【0002】
【従来の技術】異方導電性フィルムを使用する方式のフ
リップチップ実装構造は、図3に示すように、半導体ベ
アチップ(図3では半導体チップ、以下で単に半導体チ
ップという)1がシート状の異方導電性フィルム3によ
ってその片面全面で回路基板2に接合され、両者の電極
はいずれかの電極上に形成されたバンプとその対向電極
との間に挟み込まれた異方導電性フィルム3中の導電性
粒子によって電気的に接続されている。図4はそのよう
なフリップチップ実装構造の電極近傍の詳細構造を示
し、(a)は半導体チップ1の半導体チップ電極11にバ
ンプ12が形成された場合を示す断面図、(b)は回路基
板2の回路基板電極21にバンプ22が形成された場合を示
す断面図である。(a)図の場合には、回路基板電極21
とバンプ12との間の異方導電性フィルム3が押しつぶさ
れて、その中に含まれている導電性粒子31が、回路基板
電極21及びバンプ12の両方に直接に接触して両者を電気
的に接続する。(b)図の場合も同様であって、バンプ
22と半導体チップ電極11との間の異方導電性フィルム3
が押しつぶされて、その中の導電性粒子31がバンプ22及
び半導体チップ電極11を電気的に接続する。導電性粒子
31としては、ニッケル等の金属粒子や金属メッキされた
樹脂粒子等が用いられ、その大きさは例えば直径6μm
である。
【0003】半導体チップ1と回路基板2との間に挟ま
れる異方導電性フィルム3は、加熱されると硬化する
が、硬化が進行するまでは軟化してある程度の流動性を
もつ。この流動性によって、異方導電性フィルム3の厚
さが、半導体チップ電極11の厚さとバンプ12の高さと回
路基板電極21の厚さとの合計値、または半導体チップ電
極11の厚さとバンプ22の高さと回路基板電極21の厚さと
の合計より厚くても、押圧されることによって異方導電
性フィルム3が側面に押し出されて、異方導電性フィル
ム3が薄くなり、導電性粒子31がバンプ12と回路基板電
極21との間、または半導体チップ電極11とバンプ22との
間を確実に電気的に接続する状態になるまで押しつぶさ
れる。したがって、使用される異方導電性フィルム3の
厚さは、両電極11及び21の厚さとバンプ12または22の高
さとの合計値と同等かそれ以上とされる。
【0004】従来技術においては、図4(a)に示した
半導体チップ電極11にバンプ12を形成するのが一般的で
ある。バンプ12としては、金スタッドバンプまたはメッ
キや蒸着等によって成膜されたニッケル等の金属層が用
いられている。金スタッドバンプの場合においては、ワ
イヤボンダーとレベリング手段との併用によって、金ス
タッドバンプが1つ1つの電極毎に形成される。レベリ
ング手段は、ボンディングされた金ワイヤの上部を平坦
にし且つ高さを揃えるために用いられる。この場合に
は、部品として半導体チップを購入した後で電極毎に個
別にバンプを形成するので、特別仕様の半導体チップを
必要としない。
【0005】一方、成膜金属層による場合においては、
ニッケルや金等の金属層はウェハ単位で成膜されるの
で、チップ単位でのバンプ形成は困難である。したがっ
て、半導体チップがダイシングされた状態でしか入手で
きない場合には、バンプが形成された半導体チップを入
手できる場合を除いてこの方式を採用することは困難で
ある。
【0006】回路基板電極21に形成されるバンプ22とし
ては、半導体チップ1のバンプ12の成膜金属層による場
合と同様に、メッキ等によって成膜されたニッケル等の
金属層が用いられる。
【0007】
【発明が解決しようとする課題】従来技術の項で説明し
たように、金スタッドバンプの場合には、電極毎に個別
にバンプが形成されるので、バンプの形成に多くの工数
を必要とし、製造コストが高くなる。成膜金属層の場合
には、上記の説明から明らかなように、使用できる半導
体チップが大幅に限られてしまう。
【0008】一方、回路基板側にバンプを形成する場合
には、回路基板サイズでのメッキ装置やパターニング装
置等が必要となるので、設備投資額が多大となり、コス
トが上昇する。更に、バンプの高さが20μm 以上になる
と、バンプの高さのばらつきが2μm 以上となり、高さ
が高くなるほどそのばらつきが大きくなるので、接続信
頼性を確保するためには、高さを揃えることが必要とな
る。しかし、ニッケル等の金属は硬質であるから、研磨
等によるレベリングが必要となり、この点からもコスト
が上昇する。
【0009】図5はバンプの高さのばらつきによる接続
信頼性を説明するための図である。異方導電性フィルム
3中に含まれている導電性粒子31の大きさは、例えば直
径6μm である。バンプ22と半導体チップ電極11との距
離(以下ではバンプ電極間距離という)が導電性粒子31
の直径よりやや小さい値まで接近できている場合(図5
の左側の状態)には、バンプ22と半導体チップ電極11の
間は良好に電気的に接続され、信頼性が確保できる。し
かし、バンプ電極間距離が導電性粒子31の直径と同等に
なって、やっと接触している状態の場合(図5の中央の
状態)には、当初は電気的な導通が得られても、信頼性
を確保することは難しい。バンプ電極間距離が導電性粒
子31の直径より大きくなった場合(図5の右側の状態)
には、当初から電気的な導通が得られない。
【0010】全てのバンプ電極間を良好な導通状態にす
るためには、当初のバンプ電極間距離が最も広い部分に
おいて、導電性粒子31がバンプ22及び半導体チップ電極
11の両方に十分に接触するまで異方導電性フィルム3を
押しつぶすことが必要であるが、この場合には、当初の
バンプ電極間距離が最も狭い部分では導電性粒子31が大
きく押しつぶされることになる。バンプ電極間距離のば
らつきが導電性粒子31の大きさを越えていると、バンプ
電極間距離が狭い部分で導電性粒子31が完全に押しつぶ
されても、バンプ電極間距離が広い部分では導電性粒子
31がバンプ22及び半導体チップ電極11に十分に接触しな
いという状態になる。したがって、バンプ22の高さが大
きい場合には、バンプ22の高さを揃えることが必要不可
欠となる。
【0011】また、バンプ22の上部形状が、図6に示す
ような曲面となると、曲面の頂点部に導電性粒子31が位
置した場合(図6の左側の状態)には、導電性粒子31が
バンプ22及び半導体チップ電極11の両方に十分に接触す
る。しかし、曲面の頂点部に導電性粒子31が存在しない
場合(図6の中央の状態)には、押しつぶされてバンプ
22の外側へ移動する異方導電性フィルム3によって導電
性粒子31が外側へ移動し、その導電性粒子31はバンプ22
及び半導体チップ電極11に接触できなくなる。更に、バ
ンプ22の頂点部と半導体チップ電極11との距離が大きい
部分(図6の右側の状態)では、当然のことながら、当
初から電気的な導通が得られない。このように、バンプ
の上部形状が曲面であると、接続不良になる可能性が高
く、接続できた場合にも、接続に寄与できる導電性粒子
31の数が少なく、接続抵抗値が高くなる。参考までに、
接続に寄与できる導電性粒子31の数の望ましい密度を示
すと、直径6μm の粒子の場合には、 5,000個/mm2
度(φ60μm のバンプで10〜20個)である。
【0012】この発明の課題は、上記のような問題点を
解消して、コストが安く、使用できる半導体チップに対
する制限がなく、バンプと電極とを低い接続抵抗値で且
つ高い信頼性で確実に接続することができる異方導電性
フィルム方式のフリップチップ実装構造を提供すること
である。
【0013】
【課題を解決するための手段】請求項1の発明は、異方
導電性フィルムを用いて、回路基板の電極と半導体チッ
プの電極とを電気的に接続し且つ回路基板と半導体チッ
プとを接合するフリップチップ実装構造であって、回路
基板の電極上に、上部が平坦で且つ高さが揃った半田バ
ンプを備えている。
【0014】回路基板の電極上に、上部が平坦で且つ高
さが揃った半田バンプを備えているので、異方導電性フ
ィルムによって、回路基板と半導体チップとを確実に高
い信頼性で電気的に接続することができ、しかも、回路
基板側にバンプを形成するので、半導体チップの入手時
の状態に左右されずにフリップチップ実装が実施でき、
使用できる半導体チップに対する制限が大幅に緩和され
る。また、製造技術としては、回路基板の電極上に半田
バンプのための半田層を形成するのに、一般的な電解め
っきや印刷法が採用でき、しかも、半田層は他の金属層
に比べて常温においても柔らかく、必要に応じて融点以
下の適当な温度に加熱することによってより軟化させる
ことが可能であるので、その上部を平坦にし且つその高
さを揃えるためのレベリングを容易に実施することがで
きる。
【0015】請求項2の発明は、請求項1に記載のフリ
ップチップ実装構造の製造方法であって、回路基板の電
極上に半田バンプのための半田層を形成する工程と、そ
の半田層を表面の平坦な部材で上側から押圧して、上部
が平坦で且つ高さが揃った半田バンプを形成する工程
と、この半田バンプと半導体チップの電極とを異方導電
性フィルムで電気的に接続し且つ回路基板と半導体チッ
プとを接合する工程と、を備えている。
【0016】上記の請求項1の発明の中で説明したよう
に、バンプ材料として半田を採用すると、この発明によ
る製造方法によって、バンプの上部を平坦にし且つその
高さを揃えるためのレベリングが容易に実施可能であ
る。請求項3の発明は、請求項2の発明において、半田
層を押圧する際に、変形容易な状態に軟化する温度まで
半田層を加熱する。
【0017】半田の融点は他の金属に比べてはるかに低
いため、レベリングが容易な柔らかさまで軟化させるた
めの温度が室温より100 ℃高い温度以内にあるので、加
熱もレベリング作業も容易である。
【0018】
【発明の実施の形態】この発明によるフリップチップ実
装構造及びその製造方法の実施の形態について実施例を
用いて説明する。なお、従来技術と同じ機能の部分には
同じ符号を付ける。図1は、この発明によるフリップチ
ップ実装構造の実施例の構造を示す断面図であり、図2
は、その製造方法を示す概念図である。
【0019】この実施例においては、半導体チップ1の
半導体チップ電極11にはバンプは形成されず、回路基板
2の回路基板電極21上に、上面をレベリングされた錫銀
共晶半田(Sn−3.5 Wt%Ag)からなる半田バンプ22b が
形成されている。このレベリングされた半田バンプ22b
は、表面が平坦になり且つ高さが揃っており、このレベ
リングされた半田バンプ22b と半導体チップ電極11と
が、異方導電性フィルム3の導電性粒子31によって電気
的に接続され、回路基板2と半導体チップ1とが異方導
電性フィルム3で接合されている。
【0020】上記においては半田バンプ22b の材料とし
て錫銀共晶半田を使用しているが、半田バンプ22b の材
料がこの半田に限定されるものではなく、鉛錫系の半田
等も使用できる。レベリングされた半田バンプ22b は、
その上面が平坦であり且つその高さが揃っているので、
半田バンプ22b と半導体チップ電極11との間に挟み込ま
れる導電性粒子31の数を多くして、接続電気抵抗値を低
くし、回路基板2内の全バンプの接続を確実にして、高
い信頼性を確保させる。高さのばらつきは、例えば±1
μm 以内に制御することも可能である。
【0021】次に、上記の構造の製造方法を図2にした
がって説明する。まず、回路基板2の回路基板電極21上
に前記組成の半田ペーストを印刷法で印刷した後、熱処
理して図2の左側に示した状態のレベリング前の半田バ
ンプ22aを形成する。この状態では、半田バンプ22a の
上面は曲面であり、その高さもばらつきが大きい。バン
プの高さは、仕様によって異なるが、5〜 100μm に設
定され、そのばらつきは±10〜50%程度である。バンプ
の面積も、仕様によって異なるが、75〜40,000μm2
ある。
【0022】次いで、図2の中央に示したように、レベ
リング前の半田バンプ22a の上部がレベリング用のガラ
ス板4で押圧される。ガラス板4は例えば厚さ 200μm
で鏡面仕上げされており、その背面は厚さ2mmの吸着機
能をもつセラミック板でバックアップされている。押圧
する部材は、平坦な表面をもち、且つ半田を押圧した後
で容易に半田から離隔できることが必要である。押圧荷
重Pは、半田バンプ22a の組成、加熱温度及び面積で決
められ、 100℃に加熱された錫銀共晶半田の場合には、
例えばφ60μm で10g(約 3.5kg/mm2 )である。した
がって、印加できる荷重に上限がある場合には、加熱温
度を高くして半田を軟化させ、必要荷重を低下させて半
田バンプ22a の上部を平坦化する。当然のことながら、
加熱温度の上限値は半田の融点より幾らか低い温度以下
に限られる。
【0023】このようにして、図2の右側に示したよう
な、レベリングされた半田バンプ22b が形成される。レ
ベリングされた半田バンプ22b の高さのばらつきを±5
%以内に制御することが可能である。φ60μm のレベリ
ングされた半田バンプ22b の高さを5〜 100μm とし、
その高さに合わせて異方導電性フィルム3の厚さを5〜
100μm として試作したフリップチップ実装構造での測
定結果によると、1バンプ当たりに捕獲できた導電性粒
子の数は5〜80個であって、その接続電気抵抗値は 0.1
〜2Ωであり、−55℃から 125℃の1000サイクルのヒー
トサイクル試験後の抵抗値増加率が約7%であった。
【0024】参考までに、同じ条件におけるレベリング
しない場合の測定結果は、1バンプ当たりに捕獲できた
導電性粒子の数は1〜2個で、1個も捕獲できない場合
もあり、接続電気抵抗値は10Ω以上であり、−55℃から
125℃のヒートサイクル試験では数サイクルで導通不良
を発生した。
【0025】
【発明の効果】請求項1の発明によれば、異方導電性フ
ィルムを用いる方式のフリップチップ実装構造におい
て、回路基板の電極上に、上部が平坦で且つ高さが揃っ
た半田バンプを備えているので、異方導電性フィルムに
よって、回路基板と半導体チップとを確実に高い信頼性
で電気的に接続することができ、しかも、回路基板側に
バンプを形成するので、半導体チップの入手時の状態に
左右されずにフリップチップ実装が実施でき、使用でき
る半導体チップに対する制限が大幅に緩和される。ま
た、製造技術としては、回路基板の電極上に半田バンプ
のための半田層を形成するのに、一般的な電解めっきや
印刷法が採用でき、しかも、半田層は他の金属層に比べ
て常温においても柔らかく、必要に応じて融点以下の適
当な温度に加熱することによってより軟化させることが
可能であるので、その上部を平坦にし且つ高さを揃える
ためのレベリングを容易に実施することができる。した
がって、コストが安く、使用できる半導体チップに対す
る制限がなく、更に、バンプと電極とを低い接続抵抗値
で且つ高い信頼性で確実に接続することができる異方導
電性フィルム方式のフリップチップ実装構造を提供する
ことができる。
【0026】請求項2の発明は、請求項1に記載のフリ
ップチップ実装構造の製造方法であって、この発明によ
れば、回路基板の電極上に半田バンプのための半田層を
形成する工程と、その半田層を表面の平坦な部材で上面
から押圧して、上部が平坦で且つ高さが揃った半田バン
プを形成する工程等を備えている。上記の請求項1の発
明の効果の中で説明したように、バンプ材料として半田
を採用することが、レベリングを容易にさせて、一般的
な半田層形成技術とレベリングとの組合せで、上部が平
坦で且つその高さが揃ったバンプを容易に回路基板の電
極上に形成することを可能としている。
【0027】請求項3の発明においては、半田層を押圧
する際に、変形容易な状態に軟化する温度まで半田層を
加熱する。半田の融点は他の金属に比べてはるかに低い
ため、レベリングが容易な柔らかさまで軟化させるため
の温度が室温より100 ℃高い温度以内にあるので、加熱
もレベリング作業も容易であり、しかも、この程度の加
熱でレベリングに必要な荷重を大幅に小さくすることが
できる。したがって、レベリングに必要な装置が安価な
装置で済む。
【図面の簡単な説明】
【図1】この発明によるフリップチップ実装構造の実施
例の構造を示す断面図
【図2】この発明によるフリップチップ実装構造の製造
方法を示す概念図
【図3】異方導電性フィルムを用いたフリップチップ実
装構造の構成を示す断面図
【図4】フリップチップ実装構造の電極近傍の詳細構造
を示し、(a)は半導体チップ電極にバンプが形成され
た場合を示す断面図、(b)は回路基板電極にバンプが
形成された場合を示す断面図
【図5】従来技術の問題点を説明するための概念断面図
【図6】従来技術の他の問題点を説明するための概念断
面図
【符号の説明】
1 半導体チップ 11 半導体チップ電極 12 バンプ 2 回路基板 21 回路基板電極 22 バンプ 22a レベリング前の半田バンプ 22b レベリングされた半田バンプ 3 異方導電性フィルム 31 導電性粒子 4 ガラス板
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E319 AA03 AB05 AC01 AC11 AC16 AC17 BB05 BB08 CC61 CD04 CD29 GG15 5F044 KK17 KK19 LL04 LL09

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】異方導電性フィルムを用いて、回路基板の
    電極と半導体ベアチップの電極とを電気的に接続し且つ
    回路基板と半導体ベアチップとを接合するフリップチッ
    プ実装構造であって、 回路基板の電極上に、上部が平坦で且つ高さが揃った半
    田バンプを備えていることを特徴とするフリップチップ
    実装構造。
  2. 【請求項2】請求項1に記載のフリップチップ実装構造
    の製造方法であって、 回路基板の電極上に半田バンプのための半田層を形成す
    る工程と、 その半田層を表面の平坦な部材で上側から押圧して、上
    部が平坦で且つ高さが揃った半田バンプを形成する工程
    と、 この半田バンプと半導体ベアチップの電極とを異方導電
    性フィルムで電気的に接続し且つ回路基板と半導体ベア
    チップとを接合する工程と、 を備えていることを特徴とするフリップチップ実装構造
    の製造方法。
  3. 【請求項3】半田層を押圧する際に、変形容易な状態に
    軟化する温度まで半田層を加熱することを特徴とする請
    求項2に記載のフリップチップ実装構造の製造方法。
JP2000274488A 2000-09-11 2000-09-11 フリップチップ実装構造及びその製造方法 Pending JP2002093854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000274488A JP2002093854A (ja) 2000-09-11 2000-09-11 フリップチップ実装構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000274488A JP2002093854A (ja) 2000-09-11 2000-09-11 フリップチップ実装構造及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002093854A true JP2002093854A (ja) 2002-03-29

Family

ID=18760241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000274488A Pending JP2002093854A (ja) 2000-09-11 2000-09-11 フリップチップ実装構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002093854A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888182B2 (en) 2006-03-30 2011-02-15 Tdk Corporation Electronic component, production method of electronic component, mounted structure of electronic component, and evaluation method of electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888182B2 (en) 2006-03-30 2011-02-15 Tdk Corporation Electronic component, production method of electronic component, mounted structure of electronic component, and evaluation method of electronic component

Similar Documents

Publication Publication Date Title
US7638876B2 (en) Bumpless semiconductor device
KR840000477B1 (ko) 회로 패키지들의 제조방법
TW388945B (en) Filp-chip connecting method, filp-chip connected structure and electronic device using the same
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2002093854A (ja) フリップチップ実装構造及びその製造方法
JP5075569B2 (ja) 配線基板及びicチップの実装方法
JP2699726B2 (ja) 半導体装置の実装方法
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JP2002231765A (ja) 半導体装置
JP2001007155A (ja) フリップチップ接続構造体
JP3596572B2 (ja) 基板の接続方法
JP2003188212A (ja) 半導体装置及びその製造方法
JP2002134558A (ja) 半導体装置及びその製造方法
JP2001127103A (ja) 半導体装置
JP2004127612A (ja) 導電性微粒子、電極端子の相互接続方法及び導電接続構造体
JPS63168028A (ja) 微細接続構造
JP2009032948A (ja) Icチップ及びicチップの実装方法
JPH03228334A (ja) 半導体装置およびその接続方法
JP3446608B2 (ja) 半導体ユニット
JP2000252320A (ja) 半導体装置およびその製造方法
JPH09246273A (ja) バンプ構造
JPH05182516A (ja) 異方導電性接着剤および導電接続構造
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JP4587573B2 (ja) 半導体素子実装体および半導体素子実装体の製造方法
JPH06151507A (ja) 回路基板上の端子電極とその形成方法及び実装体