JP2007266404A - Au−Sn合金はんだペーストを用いた基板と素子の接合方法 - Google Patents
Au−Sn合金はんだペーストを用いた基板と素子の接合方法 Download PDFInfo
- Publication number
- JP2007266404A JP2007266404A JP2006090901A JP2006090901A JP2007266404A JP 2007266404 A JP2007266404 A JP 2007266404A JP 2006090901 A JP2006090901 A JP 2006090901A JP 2006090901 A JP2006090901 A JP 2006090901A JP 2007266404 A JP2007266404 A JP 2007266404A
- Authority
- JP
- Japan
- Prior art keywords
- alloy solder
- substrate
- solder paste
- alloy
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】素子3を基板1に載置し、さらにAu−Sn合金はんだペースト2を前記素子3から離してまたは隣接して基板1に搭載または塗布し、前記素子3を載置しかつAu−Sn合金はんだペースト2を搭載または塗布した基板1を非酸化性雰囲気中でリフロー処理するAu−Sn合金はんだペーストを用いた基板と素子の接合方法
【選択図】 図1
Description
そのため、近年、熱影響を受けて劣化しやすいLED(発光ダイオード)素子の接合には接合信頼性の一層優れたAu−Sn合金はんだペーストが多く用いられるようになってきた。このAu−Sn合金はんだペーストは、Sn:15〜25質量%(好ましくはSn:20質量%)を含有し、残りがAuおよび不可避不純物からなる組成を有するAu−Sn共晶合金ガスアトマイズ粉末とロジン、活性剤、溶剤および増粘剤からなる市販のフラックスとを混合して作られる。
このAu−Sn合金はんだペーストを使用して素子と基板を接合すると接合部がAu−Sn合金はんだであるので熱伝導性が良く接合信頼性も高いこと、ペーストであるので複数の接合部に一括供給できさらに一括熱処理できること、リフロー時にフラックスがAu−Snはんだ合金表面を覆っているために酸化膜が少なく、そのため、接合時の溶融Au−Snはんだ合金の流動性が大きく、濡れが良くなって接合面積を拡大することができるところから素子全面を接合できること、さらに接合時に過剰な荷重をかける必要がないことなどのメリットがある。
このAu−Sn合金はんだペーストを用いて基板と素子を接合する方法を図3の側面図に基づいて説明する。Au−Sn合金はんだペーストを用いて基板と素子を接合するには図3(a)に示されるように、基板1にAu−Sn合金はんだペースト2を搭載または塗布する。次に、このAu−Sn合金はんだペースト2の真上に図3(b)に示されるように素子3を搭載し、この状態で加熱してリフロー処理を施したのち冷却すると、図3(c)に示されるように、Au−Sn合金はんだ接合層4を介してと基板1と素子3が接合する(特許文献1または2など参照)。
前述のように、Au−Sn合金はんだペーストは最も使いやすい接合材であるが、Au−Sn合金はんだペーストには前述のように有機物からなるフラックスを含んでおり、図3(b)に示されるようにAu−Sn合金はんだペースト2の上に素子3を搭載し、この状態で加熱してリフロー処理を施すと、Au−Sn合金はんだペースト2が溶融する際にフラックスからガスが発生し、この時Au−Sn合金はんだペースト2の真上に素子3が被さっているために、溶融中に発生したガスが逃げ場を失って閉じ込められ、Au−Sn合金はんだ接合層4の中にボイド5が生成することがある。Au−Sn合金はんだ接合層4の中にボイド5が生成すると素子3と基板1との接合面積が少なくなり、接合面積が少なくなると素子3に発生した熱の放熱性が悪くなるので好ましくない。
(イ)Au−Sn合金はんだペーストを基板に搭載または塗布し、さらにAu−Sn合金はんだペーストから離して素子を基板の上に載置し、このAu−Sn合金はんだペーストおよび素子を乗せた基板を非酸化性雰囲気中でリフロー処理すると、リフロー処理中に、まず、Au−Sn合金はんだペーストが溶融してAu−Sn合金はんだペーストに含まれるフラックスの分解ガスが放出され、さらにリフロー処理を続けるとAu−Sn合金はんだペーストに含まれるAu−Sn合金はんだ粉末が溶融してAu−Sn合金はんだ粉末の表面の酸化膜とフラックスとが反応して生成したガスが放出されてガスが十分に抜けた溶融Au−Sn合金はんだが生成し、このガスが十分に抜けた溶融Au−Sn合金はんだは基板の表面を伝って濡れ広がり、濡れ広がった溶融Au−Sn合金はんだが素子に達すると、溶融したAu−Sn合金はんだが素子の下に潜り込み、溶融Au−Sn合金はんだが素子の下に潜り込むと、溶融Au−Sn合金はんだのセルフアライメント効果により素子が溶融Au−Sn合金はんだの中央に向かって引き戻され、ガスが十分に抜けた溶融Au−Sn合金はんだのほぼ中央に素子が乗った状態となり、かかる状態で冷却すると、基板と素子との間のAu−Sn合金はんだ接合層の中にボイドが発生することなく接合することができる、
(ロ)基板の上に素子をAu−Sn合金はんだペーストに隣接するまで近づけて載置しても同様の効果が得られる、などの知見が得られたのである。
素子を基板に載置し、さらにAu−Sn合金はんだペーストを前記素子から離してまたは隣接して基板に搭載または塗布し、前記素子を載置しかつAu−Sn合金はんだペーストを搭載または塗布した基板を非酸化性雰囲気中でリフロー処理するAu−Sn合金はんだペーストを用いた基板と素子の接合方法、に特徴を有するものである。
図1(a)に示されるように、Au−Sn合金はんだペースト2を基板1に搭載または塗布し、さらに素子3を基板1の上にAu−Sn合金はんだペースト2から離して載置する。この基板1の表面には最表面層としてAuめっき層を形成しておくことが好ましい。
このAu−Sn合金はんだペースト2および素子3を乗せた基板1を非酸化性雰囲気中でリフロー処理すると、リフロー処理中に図1(b)に示されるように、まず、Au−Sn合金はんだペースト2が溶融してAu−Sn合金はんだペーストに含まれるフラックスの分解ガス6が放出され、さらにリフロー処理を続けるとAu−Sn合金はんだペースト2に含まれるAu−Sn合金はんだ粉末(図示せず)が溶融してAu−Sn合金はんだ粉末の表面の酸化膜とフラックスとが反応して生成したガス6が放出されて、図1(c)に示されるように、ガス6が十分に抜けた溶融Au−Sn合金はんだ4´が生成する。このガス6が十分に抜けた溶融Au−Sn合金はんだ4´は基板1の表面を伝って濡れ広がり、濡れ広がった溶融Au−Sn合金はんだ4´が素子3に達すると、図1(c)に示されるように、溶融Au−Sn合金はんだ4´が素子3の下に潜り込み、溶融Au−Sn合金はんだ4´が素子3の下に潜り込むと同時に溶融Au−Sn合金はんだ4´のセルフアライメント効果により素子3が溶融Au−Sn合金はんだ4´の中央に向かって引き戻され(すなわち、図1(c)のA方向に引き戻され)、ガスが十分に抜けた溶融Au−Sn合金はんだ4´のほぼ中央に素子3が乗った状態となり、かかる状態で冷却すると、図1(d)に示されるように、基板1と素子3との間のAu−Sn合金はんだ接合層4の中にボイドが発生することなく接合することができる。
図2に示されるように、基板1の上に素子3とAu−Sn合金はんだペースト2が隣接するまで近づけて載置しても同様の効果が得られる。
さらに、基板として厚さ:100μmのCu板に厚さ:5μmのNiめっきを施し、さらにその上に厚さ:1μmのAuめっきを施した基板を用意した。
さらにLED素子の代替として、縦:500μm、横:500μm、厚さ:300μmの角銅板を用意し、この角銅板に厚さ:5μmのNiめっきを施し、さらにその上に厚さ:0.5μmのAuめっきを施した代替LED素子を用意した。
先に用意した基板の上に、先に用意したAu−Sn合金はんだペーストをピン転写法により0.5mg塗布し、さらに塗布したAu−Sn合金はんだペーストから 表1に示される距離となるように離して代替LED素子を基板の上に載置した。
かかるAu−Sn合金はんだペーストを塗布しさらに代替LED素子を載置した基板を窒素雰囲気中の熱対流型炉に装入して200℃に60秒間保持したのち、さらに310℃、30秒間保持することによりリフロー処理を施し、ついで冷却することにより基板と代替LED素子の間にAu−Sn合金はんだ接合層を有するはんだ接合試験片を作製した。
先に用意した基板の上に、先に用意したAu−Sn合金はんだペーストをピン転写法により0.5mg塗布し、この塗布したAu−Sn合金はんだペーストの真上に代替LED素子を前記Au−Sn合金はんだペーストが覆われるようにして載置し、かかるAu−Sn合金はんだペーストの上に代替LED素子を被せるように載置した基板を窒素雰囲気中の熱対流型炉に装入して200℃に60秒間保持したのち、さらに310℃、30秒間保持することによりリフロー処理を施し、ついで冷却することにより基板と代替LED素子の間にAu−Sn合金はんだ接合層を有するはんだ接合試験片を作製した。
Claims (4)
- 素子を基板に載置し、さらにAu−Sn合金はんだペーストを前記素子に離してまたは隣接して基板に搭載または塗布し、前記素子を載置しかつAu−Sn合金はんだペーストを搭載または塗布した基板を非酸化性雰囲気中でリフロー処理することを特徴とするAu−Sn合金はんだペーストを用いた基板と素子の接合方法。
- 前記素子は発光ダイオード素子であることを特徴とする請求項1記載のAu−Sn合金はんだペーストを用いた基板と素子の接合方法。
- 前記Au−Sn合金はんだペーストは、Sn:15〜25質量%を含有し、残りがAuおよび不可避不純物からなる組成を有するAu−Sn合金粉末とフラックスとを混合して得られたAu−Sn合金はんだペーストであことを特徴とする請求項1記載のAu−Sn合金はんだペーストを用いた基板と素子の接合方法。
- 前記基板は表面に金メッキされた基板であることを特徴とする請求項1記載のAu−Sn合金はんだペーストを用いた基板と素子の接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006090901A JP4747280B2 (ja) | 2006-03-29 | 2006-03-29 | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006090901A JP4747280B2 (ja) | 2006-03-29 | 2006-03-29 | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266404A true JP2007266404A (ja) | 2007-10-11 |
JP4747280B2 JP4747280B2 (ja) | 2011-08-17 |
Family
ID=38639084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006090901A Active JP4747280B2 (ja) | 2006-03-29 | 2006-03-29 | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4747280B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63273398A (ja) * | 1987-05-01 | 1988-11-10 | Senju Metal Ind Co Ltd | プリント基板のリフロ−はんだ付け方法 |
JPH04290478A (ja) * | 1991-03-19 | 1992-10-15 | Denki Kagaku Kogyo Kk | マトリックス回路基板、その製造方法及び表示板 |
JPH05326574A (ja) * | 1991-05-24 | 1993-12-10 | Mitsumi Electric Co Ltd | 半導体素子のダイボンディング方法 |
JPH06114549A (ja) * | 1992-09-02 | 1994-04-26 | Dai Ichi High Frequency Co Ltd | 板状体のろう接方法 |
JP2003264255A (ja) * | 2002-03-11 | 2003-09-19 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2004031697A (ja) * | 2002-06-26 | 2004-01-29 | Kyocera Corp | 熱電モジュール |
JP2006007288A (ja) * | 2004-06-28 | 2006-01-12 | Mitsubishi Materials Corp | はんだペースト用Au−Sn合金粉末 |
-
2006
- 2006-03-29 JP JP2006090901A patent/JP4747280B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63273398A (ja) * | 1987-05-01 | 1988-11-10 | Senju Metal Ind Co Ltd | プリント基板のリフロ−はんだ付け方法 |
JPH04290478A (ja) * | 1991-03-19 | 1992-10-15 | Denki Kagaku Kogyo Kk | マトリックス回路基板、その製造方法及び表示板 |
JPH05326574A (ja) * | 1991-05-24 | 1993-12-10 | Mitsumi Electric Co Ltd | 半導体素子のダイボンディング方法 |
JPH06114549A (ja) * | 1992-09-02 | 1994-04-26 | Dai Ichi High Frequency Co Ltd | 板状体のろう接方法 |
JP2003264255A (ja) * | 2002-03-11 | 2003-09-19 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2004031697A (ja) * | 2002-06-26 | 2004-01-29 | Kyocera Corp | 熱電モジュール |
JP2006007288A (ja) * | 2004-06-28 | 2006-01-12 | Mitsubishi Materials Corp | はんだペースト用Au−Sn合金粉末 |
Also Published As
Publication number | Publication date |
---|---|
JP4747280B2 (ja) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4924920B2 (ja) | Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法 | |
KR101722893B1 (ko) | Cu/세라믹스 접합체, Cu/세라믹스 접합체의 제조 방법, 및 파워 모듈용 기판 | |
JP5363789B2 (ja) | 光半導体装置 | |
US20050056365A1 (en) | Thermal interface adhesive | |
JP5120653B2 (ja) | 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法 | |
JP2008010703A (ja) | 半導体装置の部品間接合方法 | |
JP2018511482A5 (ja) | ||
JP4747281B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP5849421B2 (ja) | 半田及び半田を用いた半導体装置並びに半田付け方法 | |
JP2009188176A (ja) | 半導体装置およびその製造方法 | |
JP2008078201A (ja) | 半導体装置及びその製造方法 | |
JP2010029868A (ja) | 無鉛はんだペースト、それを用いた電子回路基板及びその製造方法 | |
JP4600672B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP5062710B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP2011062736A (ja) | 鉛フリー高温用接合材料 | |
JP2008277335A (ja) | 半導体装置およびその製造方法 | |
JP4747280B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
TWI334752B (en) | Manufacturing method of circuit device | |
JP2007109859A (ja) | 電子部品の製造方法 | |
JP6710155B2 (ja) | パワー半導体モジュール及びパワー半導体モジュールの製造方法 | |
JP6089243B2 (ja) | 接合構造体の製造方法 | |
JP4947345B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP5391584B2 (ja) | ボイド発生の少ないAu−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
CN112654453B (zh) | 接合结构体的制造方法 | |
JPWO2020095411A1 (ja) | 接合構造体、半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080321 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110417 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4747280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |