JP2007264080A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2007264080A
JP2007264080A JP2006085953A JP2006085953A JP2007264080A JP 2007264080 A JP2007264080 A JP 2007264080A JP 2006085953 A JP2006085953 A JP 2006085953A JP 2006085953 A JP2006085953 A JP 2006085953A JP 2007264080 A JP2007264080 A JP 2007264080A
Authority
JP
Japan
Prior art keywords
pixel
electrode
liquid crystal
common
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006085953A
Other languages
English (en)
Other versions
JP2007264080A5 (ja
JP4797740B2 (ja
Inventor
Tomohide Onoki
智英 小野木
Yasuo Segawa
泰生 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006085953A priority Critical patent/JP4797740B2/ja
Priority to US11/727,146 priority patent/US7889303B2/en
Publication of JP2007264080A publication Critical patent/JP2007264080A/ja
Publication of JP2007264080A5 publication Critical patent/JP2007264080A5/ja
Application granted granted Critical
Publication of JP4797740B2 publication Critical patent/JP4797740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】 ＦＦＳ方式の液晶表示装置において、信号歪によるクロストークが抑制されたライン反転駆動を可能にする。
【解決手段】 第１の行では画素Ａが左右方向に繰り返して配置され、その下の第２の行では、画素Ｂが左右方向に繰り返して配置されている。画素Ａについては、第１層透明電極で画素電極２１Ａが形成され、コンタクトホールＣＨ４を通して薄膜トランジスタ１Ａに接続されている。画素Ｂについては、第１層透明電極で共通電極２３Ｂが形成され、コンタクトホールＣＨ５を通して、共通電位ライン１５に接続されている。
画素Ａについては、第２層透明電極で複数のスリットＳＡを有する共通電極２３Ａが形成され、コンタクトホールＣＨ６を通して共通電位ライン１５に接続されている。画素Ｂについては、第２層透明電極で複数のスリットＳＢを有する画素電極２１Ｂが形成され、コンタクトホールＣＨ４を通して薄膜トランジスタ１Ｂに接続されている。
【選択図】 図２

Description

本発明は、液晶表示装置に関し、特に、画素電極と共通電極との間に生じる横方向電界によって液晶分子の配向方向が制御される液晶表示装置に関する。
液晶表示装置の広視野角化を図る手段の一つとして、同一基板上の電極間に横方向の電界を発生させ、この電界により液晶分子を基板に平行な面内で回転させることで光スイッチング機能を持たせる方式が開発されている。この技術の例としては、インプレイン・スイッチング（In-plane Switching，以降、「ＩＰＳ」と略称する）方式や、ＩＰＳ方式を改良したフリンジフィールド・スイッチング（Fringe-Field Switching，以降、「ＦＦＳ」と略称する）方式が知られている。
ＦＦＳ方式の液晶表示装置の製造工程について図面を参照して説明する。図１７乃至図１９は、ＦＦＳ方式の液晶表示装置の一画素の製造工程を示す図であり、各図の（ａ）図は平面図であり、（ｂ）図は（ａ）図のＸ−Ｘ線に沿った断面図である。実際の液晶表示装置では、複数の画素がマトリクスに配置されているが、これらの図では１画素のみを示している。
図１７に示すように、ガラス基板等からなるＴＦＴ基板１０上に、シリコン酸化膜（SiO2膜）もしくはシリコン窒化膜（SiNx膜）からなるバッファ層１１、アモルファスシリコン層がＣＶＤにより連続成膜される。このアモルファスシリコン層はエキシマレーザー・アニールにより結晶化されてポリシリコン層となる。このポリシリコン層がＵ字状にパターニングされて薄膜トランジスタ１の能動層１２が形成される。
その後、能動層１２を覆ってゲート絶縁膜１３が成膜される。能動層１２と重畳したゲート絶縁膜１３上にはクロム、モリブデン等からなるゲートライン１４が形成される。ゲートライン１４は能動層１２と２箇所で交差し、行方向に延びている。ゲートライン１４には薄膜トランジスタ１のオンオフを制御するゲート信号が印加される。一方、ゲートライン１４と平行に、ゲートライン１４と同一材料からなり共通電位Ｖｃｏｍを供給するための共通電位ライン１５が形成される。
次に、薄膜トランジスタ１及び共通電位ライン１５を覆う層間絶縁膜１６が形成される。そして、層間絶縁膜１６に能動層１２のソース領域１２ｓ、ドレイン領域１２ｄをそれぞれ露出するコンタクトホールＣＨ１、ＣＨ２が形成される。また、層間絶縁膜１６には共通電位ライン１５を露出するコンタクトホールＣＨ３が形成される。
そして、コンタクトホールＣＨ１を通してソース領域１２ｓと接続されたソース電極１７、コンタクトホールＣＨ２を通してドレイン領域１２ｄと接続された表示信号ライン１８が形成され、共通電位ライン１５と接続された電極１９が形成されている。
ソース電極１７、表示信号ライン１８、電極１９は、アルミニウムもしくはアルミニウム合金を含む金属等からなる。次に、全面に平坦化膜２０が形成される。平坦化膜２０には、ソース電極１７、電極１９をそれぞれ露出するコンタクトホールＣＨ４、ＣＨ５が形成される。
そして、図１８に示すように、コンタクトホールＣＨ４を通してソース電極１７に接続され、平坦化膜２０上に延びる画素電極２１が形成される。画素電極２１は、ＩＴＯ等の第１層透明電極からなり、表示信号ライン１８からの表示信号Ｖｓｉｇが薄膜トランジスタ１を通して印加される。
その後、図１９に示すように、画素電極２１を覆う絶縁膜２２が形成されている。また、絶縁膜２２をエッチングして電極１９を露出するコンタクトホールＣＨ６が形成される。そして、画素電極２１上に絶縁膜２２を介して、複数のスリットＳを有した共通電極２３が形成される。共通電極２３は、ＩＴＯ等の第２層透明電極からなり、コンタクトホールＣＨ６を通して電極１９と接続される。
また、ＴＦＴ基板１０と対向して、ガラス基板等からなる対向基板３０が配置されている。対向基板３０には、偏光板３１が貼り付けられる。また、ＴＦＴ基板１０の裏面にも偏光板３２が貼り付けられる。偏光板３１，３２は、各偏光板の偏光軸が互いに直交する関係を以って配置されている。そして、ＴＦＴ基板１０と対向基板３０との間には、液晶４０が封入されている。
上記液晶表示装置では、画素電極２１に表示電圧が印加されない状態（無電圧状態）では、液晶４０の液晶分子の長軸の平均的な配向方向（以降、単に「配向方向」と略称する）が偏光板３２の偏光軸と直交する傾きとなる。このとき、液晶４０を透過する直線偏光は、その偏光軸が偏光板３１の偏光軸と異なるため、偏光板３１から出射されない。即ち表示状態は黒表示となる（ノーマリーブラック）。
一方、画素電極２１に表示電圧が印加されると、画素電極２１からスリットＳを通して下方の共通電極２３へ向かう電界が生じる。この電界は平面的に見ると、スリットＳの長手方向に垂直な電界であり、液晶分子はその電界の電気力線に平行又は垂直に配向する。このとき、液晶４０に入射した直線偏光は複屈折により楕円偏光となるが、偏光板３１を透過する直線偏光成分を有することになり、この場合の表示状態は白表示となる。なお、ＦＦＳ方式の液晶表示装置については特許文献１に記載されている。
特開２００２−２９６６１１号公報
ところで、液晶表示装置では液晶の劣化を防止するために表示信号ライン１８に与える表示信号Ｖｓｉｇの共通電位Ｖｃｏｍに対する極性を反転することで液晶にかかる電圧を１フレームごとに反転している。しかしながら全画面を同時に反転する方式（フレーム反転駆動）ではフリッカーなどによる表示品位の低下が発生する。そこでフリッカーを抑制するために１水平線ごとに極性を反転するライン反転駆動もしくは１ドットごとに極性を反転するドット反転駆動が有効であることが知られている。さらに駆動ＩＣ及びＴＦＴ内蔵回路の駆動電圧低電圧化のために、共通電極に交流電圧を供給する対極ＡＣ駆動が有効であることが知られている。
通常の液晶表示装置においてライン反転駆動と対極ＡＣ駆動を組み合わせた場合、水平周期ごとに共通電極を振るため信号歪による輝度ムラ等が発生しやすく、表示品位が低下するという問題点を有していた。
さらに通常の液晶表示装置においてドット反転駆動を行う場合、対極ＡＣ駆動と組み合わせることはできないことから駆動電圧の低電圧化が困難であった。さらにドット反転駆動を行うためには表示信号Ｖｓｉｇの極性をドット反転する回路が必要となり、画素の周辺回路の構成が複雑になるとともに、反転駆動に伴って消費電力が増大する問題点を有していた。
本発明の液晶表示装置は、絶縁膜を介して画素電極と共通電極が同一基板上に設けられるというＦＦＳ方式の液晶表示装置の特徴を生かして、画素のパターンレイアウトを工夫することにより、上記課題の解決を可能としたものである。本発明の主な特徴は以下の通りである。
本発明の液晶表示装置（請求項１）は、第１の基板上に複数の第１の画素及び第２の画素を備える。第１の画素は第１の画素電極と、この第１の画素電極上に絶縁膜を介して配置され、複数の第１のスリットを有する第１の共通電極とを備える。第２の画素は、第２の共通電極と、この第２の共通電極上に絶縁膜を介して配置され、複数の第２のスリットを有する第２の画素電極とを備える。そして、第１の行に、第１の画素を繰り返し配置し、第１の行に隣接した第２の行に、第２の画素を繰り返し配置し、第１の基板と、この第１の基板と対向する第２の基板の間に液晶を封入したものである。
これにより、１行毎に画素電極と共通電極の上下の配置関係が逆転するので、周辺回路側ではフレーム反転駆動を行うだけで、画素領域ではライン反転駆動が行われることになる。これにより、通常のライン反転駆動と対極ＡＣ駆動を組み合わせた場合に比べ、信号歪による輝度ムラが抑制される。
本発明の液晶表示装置（請求項３）は、第１の基板上に複数の第１の画素及び第２の画素を備える。第１の画素は第１の画素電極と、この第１の画素電極上に絶縁膜を介して配置され、複数の第１のスリットを有する第１の共通電極とを備える。第２の画素は、第２の共通電極と、この第２の共通電極上に絶縁膜を介して配置され、複数の第２のスリットを有する第２の画素電極とを備える。そして、第１の列に、第１の画素を繰り返し配置し、第１の列に隣接した第２の列に、第２の画素を繰り返し配置し、第１の基板と、この第１の基板と対向する第２の基板の間に液晶を封入したものである。これにより、１列毎に画素電極と共通電極の上下の配置関係が逆転するので、周辺回路側では対極AC駆動とライン反転駆動を行うだけで、画素領域ではドット反転駆動が行われることになる。
本発明の液晶表示装置（請求項４）は、第１の基板上に複数の第１の画素及び第２の画素を備え、前記第１の画素は第１の画素電極と、この第１の画素電極上に絶縁膜を介して配置され、複数の第１のスリットを有する第１の共通電極とを備える。第２の画素は、第２の共通電極と、この第２の共通電極上に前記絶縁膜を介して配置され、複数の第２のスリットを有する第２の画素電極とを備える。そして、第１の行に、第１の画素と第２の画素を交互に繰り返し配置し、第１の行に隣接した第２の行に、第１の画素と第２の画素を第１の行とは逆の順序で繰り返し配置し、前記第１の基板と、この第１の基板と対向する第２の基板の間に液晶を封入したものである。
これにより、１行毎、１列毎に画素電極と共通電極の上下の配置関係が逆転するので、周辺回路側ではフレーム反転駆動を行うだけで、画素領域ではドット反転駆動が行われるので、さらに消費電力が低減されるという効果を奏する。
請求項１に係る発明によれば、周辺回路側ではフレーム反転駆動を行うだけで、画素領域ではライン反転駆動が行われる。これにより、通常のライン反転駆動と対極AC駆動を組み合わせた場合に比べ、信号歪による輝度ムラが抑制される。さらに、共通電極に印加される信号の周波数が低くなることから消費電力が低減される。
また、請求項３に係る発明によれば、周辺回路側では対極AC駆動とライン反転駆動を行うだけで、画素領域ではドット反転駆動が行われるので、画素の周辺回路の構成が簡単になるとともに、消費電力が低減される。
さらに、請求項４に係る発明によれば、周辺回路側ではフレーム反転駆動を行うだけで、画素領域ではドット反転駆動が行われるので、画素の周辺回路の構成が簡単になるとともに、消費電力が低減される。
次に本発明の第１の実施の形態について図面を参照しながら説明する。図１、図２は液晶表示装置の画素レイアウト図であり、図１は第１層透明電極のレイアウトを示し、図２は第１層透明電極のレイアウトに加えて、絶縁膜を介してその上に配置される第２層透明電極のレイアウトを示している。
図１に示すように、第１の行では画素Ａが左右方向に繰り返して配置され、その下の第２の行では、画素Ｂが左右方向に繰り返して配置されている。画素Ａについては、第１層透明電極で画素電極２１Ａが形成され、コンタクトホールＣＨ４を通して薄膜トランジスタ１Ａに接続されている。画素Ｂについては、第１層透明電極で共通電極２３Ｂが形成され、コンタクトホールＣＨ５を通して、共通電位ライン１５に接続されている。
また、図２に示すように、画素Ａについては、第２層透明電極で複数のスリットＳＡを有する共通電極２３Ａが形成され、コンタクトホールＣＨ６を通して共通電位ライン１５に接続されている。画素Ｂについては、第２層透明電極で複数のスリットＳＢを有する画素電極２１Ｂが形成され、コンタクトホールＣＨ４を通して薄膜トランジスタ１Ｂに接続されている。
画素Ａは、従来例の図１９の画素と同じであり、図１の薄膜トランジスタ１Ａ、画素電極２１Ａ、共通電極２３Ａは、図１９の薄膜トランジスタ１、画素電極２１、共通電極２３と同じである。画素Ｂは、図３の断面図を参照すれば明らかなように、画素Ａとは逆に、共通電極２３Ｂが第１層透明電極で形成され、画素電極２１Ｂが第１層透明電極の上層の第２透明電極で形成されている。共通電極２３Ｂと画素電極２１Ｂの間には絶縁膜２２が形成されている。画素Ｂのその他の構成部分は画素Ａと全く同じである。このような構成によれば、隣接する画素Ａ、Ｂの間で画素電極と共通電極の上下の配置関係が逆転される。
図４は画素領域全体のレイアウト図である。奇数行では、画素Ａが左右方向に繰り返し配置され、偶数行では画素Ｂが左右方向に繰り返し配置されている。このようなレイアウトの液晶表示装置に対して、図５（ａ）のフレーム反転駆動方式の表示信号Ｖｓｉｇを印加する場合の動作について説明する。図５（ａ）の表示信号Ｖｓｉｇは1垂直期間（１Ｖ）毎に共通電位Ｖｃｏｍに対して極性が反転する。図４の１ライン目（第１行目）のゲートライン１４のゲート信号がハイレベルになり、画素Ａのトランジスタ１Ａがオンする（薄膜トランジスタ１Ａ，１ＢはＮチャネル型とする）。
すると、画素Ａについて薄膜トランジスタ１Ａを通して画素電極２１Ａに正極性の表示信号Ｖｓｉｇが印加されると、下層の画素電極２１Ａが上層の共通電極２３Ａに対して高電位になる。１水平期間（１H）かけて1ライン目の水平走査が行われると次に２ライン目（第２行目）のゲートライン１４のゲート信号がハイレベルになり、画素Ｂのトランジスタ１Ｂがオンする。
すると、画素Ｂについて薄膜トランジスタ１Ｂを通して画素電極２１Ｂに正極性の表示信号Ｖｓｉｇが印加されると、上層の画素電極２１Ｂが下層の共通電極２３Ｂに対して高電位になる。通常、低温ポリシリコンＴＦＴの液晶ディスプレイではゲートライン１４がハイレベルになり、ＴＦＴがオンしてから表示信号Ｖｓｉｇが印加される。それに対し、後述するアモルファスSi-TFT液晶ディスプレイでは表示信号Ｖｓｉｇが印加されてからゲートライン１４がハイレベルになる。
このようにして画素Ａ、Ｂでは画素電極と共通電極の電位の関係は反転し、ライン反転駆動が行われることになる。図６において＋、−記号は液晶に印加される電界の極性の正（＋）、負（−）を表している。次のフレームでは表示信号Ｖｓｉｇの共通電位Ｖｃｏｍに対する極性が反転するので、図６において液晶に印加される電界の極性の正（＋）、負（−）は反転する。
上述の液晶表示装置によれば、フレーム反転駆動を行うだけで画素領域ではライン反転駆動が行われることになる。これにより共通電極の信号歪による表示品位の低下が低減される。さらに従来のライン反転駆動と比較して共通電極に印加される信号の周波数が低くなることから周辺回路の低消費電力化が可能となる。
次に本発明の第２の実施の形態について図面を参照しながら説明する。この実施の形態は、第１の実施の形態において、共通電位ライン１５を不要とするものである。図７に示すように、第１の行では第１層透明電極からなる画素電極２１Ａは画素毎に分離され、各薄膜トランジスタ１Ａに接続されているが、第１の行の下の第２の行では、第１層透明電極からなる共通電極２３Ｂは画素毎に分離されないで、一体化されている。そして、画素領域外において、この一体化された共通電極２３ＢにＶｃｏｍ電位を供給する。
また、図８に示すように、第１の行では第２層透明電極からなる共通電極２３Ａは画素毎に分離されないで、一体化されている。そして、共通電極２３Ａには共通電極２３Ｂと同様に、画素領域外においてＶｃｏｍ電位を供給する。第２の行では、第２層透明電極からなる画素電極２１Ｂは画素毎に分離され、各薄膜トランジスタ１Ｂに接続されている。
したがって、図１、２の共通電位ライン１５は不必要になることから画素の高開口率化が可能となり、表示品位が向上する。
次に本発明の第３の実施の形態について図面を参照しながら説明する。図９は、液晶表示装置の画素レイアウト図であり、図９（ａ）は第１層透明電極のレイアウトを示し、図９（ｂ）は第１層透明電極のレイアウトに加えて、絶縁膜を介してその上に配置される第２層透明電極のレイアウトを示している。
図９（ａ）に示すように、１つの行において、画素Ａと画素Ｂが左右方向に交互に配置されている。このような構成によれば、隣接する画素Ａ、Ｂの間で画素電極と共通電極の上下の配置関係が逆転される。図１０は画素領域全体のレイアウト図である。各行で、画素Ａ，画素Ｂが左右方向に交互に配置されているが、列方向（上下方向）では同じ画素Ａ（または同じ画素Ｂ）が繰り返し配置されている。このようなレイアウトの液晶表示装置に対して、図１１（ａ）のライン反転駆動方式の表示信号Ｖｓｉｇを印加する場合の動作について説明する。図１１（ａ）の表示信号Ｖｓｉｇは１水平期間（Ｈ）毎に、共通電位Ｖｃｏｍに対して極性が反転する。
図１０の１ライン目のゲートライン１４のゲート信号がハイレベルになり、画素Ａ，Ｂの薄膜トランジスタ１Ａ，１Ｂがオンする。（薄膜トランジスタ１Ａ，１ＢはＮチャネル型とする）すると、画素Ａについて、薄膜トランジスタ１Ａを通して画素電極２１Ａに正極性の表示信号Ｖｓｉｇが印加されると、下層の画素電極２１Ａが上層の共通電極２３Ａに対して高電位になる。画素Ｂについては、上層の画素電極２１Ｂが下層の共通電極２３Ｂに対して高電位となり、画素Ａ，Ｂでは、画素電極と共通電極との間に生じる電界の向きが逆になる。
次に、１水平期間（１Ｈ）かけて１ライン目の水平走査が行われた後、２ライン目では表示信号Ｖｓｉｇの共通電位Ｖｃｏｍに対する極性が反転して水平走査が行われる。これによって、画素電極と共通電極の電位の関係は反転するが、画素Ａ，Ｂでは、画素電極と共通電極との間の電界の向きが逆になる点は変わりない。このようにして、各ラインについてライン反転駆動が行われると、図１２に示すようなドット反転駆動が行われることになる。図１２において、＋,−記号は液晶に印加される電界の極性の正（＋）、負（−）を示している。
したがって、上述の液晶表示装置によれば、フレーム反転駆動を行うだけで、画素領域ではドット反転駆動が行われることになる。これにより、フリッカーを抑制することができるとともに、周辺回路の構成が簡単になり、消費電力も低減される。
次に本発明の第４の実施の形態について説明する。この実施の形態では、画素Ａ，Ｂを用いる点は第１、２の実施の形態と同じであるが、画素Ａ，Ｂの配置が異なっている。即ち、図１３に示すように、１つの行において、画素Ａ，Ｂは左右方向に交互に配置されているが、列方向（上下方向）にも交互に配置されている。すなわち、奇数行では、画素Ａ，Ｂは左右方向に交互に配置され、偶数行では画素Ａ，Ｂは逆の順番で左右方向に交互に配置されている。
このような構成によれば、フレーム反転駆動を行うことなく、図１２のドット反転駆動が可能になる。この場合、画素電極に印加される表示信号Ｖｓｉｇは図５（ａ）のように、１垂直期間（Ｖ）毎に、共通電位Ｖｃｏｍに対して反転された信号となる。したがって、本実施の形態によれば、フレーム反転駆動を行うことなく、ドット反転駆動が行われることになるので、第２の実施の形態に比して、さらに周辺回路の構成が簡単になり、消費電力も低減される。
次に、本発明の第５の実施の形態について説明する。第１〜第４の実施の形態では、薄膜トランジスタは１Ａ、１Ｂは低温ポリシリコンＴＦＴであるが、本実施の形態ではその代わりに、アモルファスシリコンＴＦＴ（以下、ａＳｉ−ＴＦＴと略称する）
が用いられる。この実施の形態は、第３の実施形態（図９参照）と同様の画素配列に対応しているが、第１、第２、第４の実施の形態についても同様に適用することができる。
図１４は、液晶表示装置の画素レイアウト図であり、図１４（ａ）は第１層透明電極のレイアウトを示し、図１４（ｂ）は第１層透明電極のレイアウトに加えて、絶縁膜を介してその上に配置される第２層透明電極のレイアウトを示している。
図１４（ａ）に示すように、１つの行において、画素Ａ’と画素Ｂ’が左右方向に交互に配置されている。画素Ａ’については、第１層透明電極からなる画素電極１２１Ａが形成され、コンタクトホールＣＨ１０を通してａＳｉ−ＴＦＴ１１Ａに接続されている。画素Ｂ’については、第１層透明電極で共通電極１２３Ｂが形成され、共通電位ライン１１５にオーバーラップして接続されている。
また、図１４（ｂ）に示すように、画素Ａ’については、第２層透明電極からなる複数のスリットＳＡ’を有する共通電極１２３Ａが形成され、コンタクトホールＣＨ１１を通して共通電位ライン１１５に接続されている。画素Ｂ’については、第２層透明電極で複数のスリットＳＢ’を有する画素電極１２１Ｂが形成され、コンタクトホールＣＨ１２を通してａＳｉ−ＴＦＴ１１Ｂに接続されている。このような構成によれば、隣接する画素Ａ’、Ｂ’の間で画素電極と共通電極の上下の配置関係が逆転される。
また、１つの行の中で、左右方向に延びるゲートライン１１４はａＳｉ−ＴＦＴ１１Ａ、１１Ｂの共通のゲート電極である。このゲートライン１１４と交差して、上下方向に複数の表示信号ライン１１８が形成されており、対応する表示信号ライン１１８にａＳｉ−ＴＦＴ１１Ａ、１１Ｂが接続されている。
次に、画素Ａ’の断面構造とその製造方法について図１５を参照して説明する。まず、図１５（ａ）に示すように、ガラス基板等からなるＴＦＴ基板１００上に、クロム、モリブデン等からなるゲートライン１１４、共通電位ライン１１５が形成される。そして、ゲートライン１１４と共通電位ライン１１５との間のＴＦＴ基板１００上に、第１層透明電極からなる画素電極１２１Ａがパターニングされる。
次に、図１５（ｂ）に示すように、ゲートライン１１４及び共通電位ライン１１５を覆ってゲート絶縁膜１０１が形成される。ゲートライン１１４に近接した画素電極１２１Ａ上のゲート絶縁膜１０１が部分的にエッチングされコンタクトホールＣＨ１０が形成される。
次に、図１５（ｃ）に示すように、ゲートライン１１４を覆ってアモルファスシリコン層１０２が形成される。そして、アモルファスシリコン層１０２に接触して、アルミニウム等からなる表示信号ライン１１８（ドレイン電極）とソース電極１０３が形成される。ソース電極１０３はコンタクトホールＣＨ１０を通して画素電極１２１Ａに接続される。
次に、図１５（ｄ）に示すように、全面に層間絶縁膜１０４が形成される。そして、共通電位ライン１１５上のゲート絶縁膜１０１、層間絶縁膜１０４が部分的にエッチングされ、コンタクトホールＣＨ１１が形成される。次に、図１５（ｅ）に示すように、コンタクトホールＣＨ１１を通して共通電位ライン１１５に接続され、第２層透明電極からなる共通電極１２３Ａが形成される。共通電極１２３Ａはゲート絶縁膜１０１及び層間絶縁膜１０４を間に挟んで画素電極１２１Ａ上に形成される。
次に、画素Ｂ’の断面構造とその製造方法について図１６を参照して説明する。まず、図１６（ａ）に示すように、ＴＦＴ基板１００上にゲートライン１１４、共通電位ライン１１５が形成される。そして、共通電位ライン１１５を覆い、ゲートライン１１４と共通電位ライン１１５との間の領域に延びた共通電極１２３Ｂが形成される。共通電極１２３Ｂは共通電位ライン１１５に接触することで、それに接続される。
次に、図１６（ｂ）に示すように、全面にゲート絶縁膜１０１が形成される。次に、図１６（ｃ）に示すように、ゲートライン１１４を覆ってアモルファスシリコン層１０２が形成される。そして、アモルファスシリコン層１０２に接触して表示信号ライン１１８（ドレイン電極）とソース電極１０３が形成される。
次に、図１６（ｄ）に示すように、全面に層間絶縁膜１０４が形成され、ソース電極１０３上の層間絶縁膜１０４が部分的にエッチングされ、コンタクトホールＣＨ１２が形成される。次に、図１６（ｅ）に示すように、コンタクトホールＣＨ１２を通してソース電極１０３に接続され、第２層透明電極からなる画素電極１２１Ｂが形成される。画素Ａ’とは逆に、画素電極１２１Ｂはゲート絶縁膜１０１及び層間絶縁膜１０４を間に挟んで共通電極１２３Ｂ上に形成される。なお、ＴＦＴ基板１００と対向して対向基板が設けられ、ＴＦＴ基板１００と対向基板との間に液晶が封入されるなどの点については、第１〜第４の実施の形態と同様であるので詳細な説明は省略する。
第１、第２、第３の実施の形態において、更に低消費電力化のために、図５（ｂ）のように共通電位Ｖｃｏｍを１水平期間（Ｈ）毎に反転する対極ＡＣ駆動としてもよい。また、第４の実施の形態において、図１１（ｂ）に示すように共通電位Ｖｃｏｍを１垂直期間（Ｖ）毎に反転する対極ＡＣ駆動としてもよい。
第１の実施の形態による液晶表示装置の画素レイアウト図である。 第１の実施の形態による液晶表示装置の画素レイアウト図である。 図１のＹ−Ｙ線に沿った断面図である。 第１の実施の形態による画素領域全体のレイアウト図である。 第１の実施の形態による表示信号Ｖｓｉｇの反転駆動を説明する図である。 ドット反転駆動を説明する図である。 第２の実施の形態による液晶表示装置の画素レイアウト図である。 第２の実施の形態による液晶表示装置の画素レイアウト図である。 第３の実施の形態による液晶表示装置の画素レイアウト図である。 第３の実施の形態による画素領域全体のレイアウト図である。 第３の実施の形態による表示信号Ｖｓｉｇの反転駆動を説明する図である。 ドット反転駆動を説明する図である。 第４の実施の形態による画素領域全体のレイアウト図である。 第５の実施の形態による液晶表示装置の画素レイアウト図である。 第５の実施の形態による液晶表示装置の画素の構造及び製造方法を説明する図である。 第５の実施の形態による液晶表示装置の画素の構造及び製造方法を説明する図である。 従来例の液晶表示装置の構造及び製造方法を説明する図である。 従来例の液晶表示装置の構造及び製造方法を説明する図である。 従来例の液晶表示装置の構造及び製造方法を説明する図である。
符号の説明
１，１Ａ，１Ｂ 薄膜トランジスタ １０，１００ ＴＦＴ基板
１１ バッファ層 １１Ａ，１１Ｂ ａＳｉ−ＴＦＴ
１２ 能動層 １２ｓ ソース領域
１２ｄ ドレイン領域 １３，１０１ ゲート絶縁膜
１４，１１４ ゲートライン １５ 共通電位ライン
１６，１０４ 層間絶縁膜 １７，１０３ ソース電極
１８，１１８ 表示信号ライン １９ 電極 ２０ 平坦化膜
２１，２１Ａ，２１Ｂ，１２１，１２１Ａ，１２１Ｂ 画素電極 ２２ 絶縁膜
２３，２３Ａ，２３Ｂ，１２３，１２３Ａ，１２３Ｂ 共通電極 ３０ 対向基板
３１，３２ 偏光板 ４０ 液晶
１０２ アモルファスシリコン層 Ａ，Ｂ，Ａ’，Ｂ’ 画素
ＣＨ１〜ＣＨ１２ コンタクトホール Ｓ，ＳＡ，ＳＢ，ＳＡ’，ＳＢ’ スリット

Claims (12)

  1. 第１の基板上に複数の第１の画素及び第２の画素を備え、
    前記第１の画素は第１の画素電極と、この第１の画素電極上に絶縁膜を介して配置され、複数の第１のスリットを有する第１の共通電極とを備え、
    前記第２の画素は、第２の共通電極と、この第２の共通電極上に前記絶縁膜を介して配置され、複数の第２のスリットを有する第２の画素電極とを備え、
    第１の行に、第１の画素を繰り返し配置し、第１の行に隣接した第２の行に、第２の画素を繰り返し配置し、前記第１の基板と、この第１の基板と対向する第２の基板の間に液晶を封入したことを特徴とする液晶表示装置。
  2. 複数の第１の画素にそれぞれ配置された第１の共通電極が互いに一体化され、複数の第２の画素にそれぞれ配置された第２の共通電極が一体化されていることを特徴とする請求項１に記載の液晶表示装置。
  3. 第１の基板上に複数の第１の画素及び第２の画素を備え、
    前記第１の画素は第１の画素電極と、この第１の画素電極上に絶縁膜を介して配置され、複数の第１のスリットを有する第１の共通電極とを備え、
    前記第２の画素は、第２の共通電極と、この第２の共通電極上に前記絶縁膜を介して配置され、複数の第２のスリットを有する第２の画素電極とを備え、
    第１の列に、第１の画素を繰り返し配置し、第１の列に隣接した第２の列に、第２の画素を繰り返し配置し、前記第１の基板と、この第１の基板と対向する第２の基板の間に液晶を封入したことを特徴とする液晶表示装置。
  4. 第１の基板上に複数の第１の画素及び第２の画素を備え、
    前記第１の画素は第１の画素電極と、この第１の画素電極上に絶縁膜を介して配置され、複数の第１のスリットを有する第１の共通電極とを備え、
    前記第２の画素は、第２の共通電極と、この第２の共通電極上に前記絶縁膜を介して配置され、複数の第２のスリットを有する第２の画素電極とを備え、
    第１の行に、第１の画素と第２の画素を交互に繰り返し配置し、第１の行に隣接した第２の行に、第１の画素と第２の画素を第１の行とは逆の順序で繰り返し配置し、前記第１の基板と、この第１の基板と対向する第２の基板の間に液晶を封入したことを特徴とする液晶表示装置。
  5. 前記第１の画素電極及び前記第２の共通電極が第１層透明電極からなり、前記第２の画素電極及び前記第１の共通電極が第２層透明電極からなることを特徴とする請求項１、２、３、４に記載の液晶表示装置。
  6. 前記第１及び第２の画素電極に、１水平期間毎に共通電位に対して、反転された表示信号を供給することを特徴とする請求項３に記載の液晶表示装置。
  7. 前記第１及び第２の画素電極に、１垂直期間毎に共通電位に対して反転された表示信号を供給することを特徴とする請求項１、２、４に記載の液晶表示装置。
  8. 前記第１及び第２の共通電極に１水平期間毎に極性が反転された共通電位を供給することを特徴とする請求項３に記載の液晶表示装置。
  9. 前記第１及び第２の共通電極に１垂直期間毎に極性が反転された共通電位を供給することを特徴とする請求項１、２、４に記載の液晶表示装置。
  10. 前記第１の画素電極に第１の薄膜トランジスタが接続され、前記第２の画素電極に第２の薄膜トランジスタが接続されていることを特徴とする請求項１、２、３、４に記載の液晶表示装置。
  11. 前記第１及び第２の薄膜トランジスタはポリシリコンＴＦＴであることを特徴とする請求項１０に記載の液晶表示装置。
  12. 前記第１及び第２の薄膜トランジスタはアモルファスシリコンＴＦＴであることを特徴とする請求項１０に記載の液晶表示装置。
JP2006085953A 2006-03-27 2006-03-27 液晶表示装置 Active JP4797740B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006085953A JP4797740B2 (ja) 2006-03-27 2006-03-27 液晶表示装置
US11/727,146 US7889303B2 (en) 2006-03-27 2007-03-23 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085953A JP4797740B2 (ja) 2006-03-27 2006-03-27 液晶表示装置

Publications (3)

Publication Number Publication Date
JP2007264080A true JP2007264080A (ja) 2007-10-11
JP2007264080A5 JP2007264080A5 (ja) 2008-04-03
JP4797740B2 JP4797740B2 (ja) 2011-10-19

Family

ID=38532978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085953A Active JP4797740B2 (ja) 2006-03-27 2006-03-27 液晶表示装置

Country Status (2)

Country Link
US (1) US7889303B2 (ja)
JP (1) JP4797740B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009092930A (ja) * 2007-10-09 2009-04-30 Hitachi Displays Ltd 液晶表示装置
JP2009128397A (ja) * 2007-11-20 2009-06-11 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2010060967A (ja) * 2008-09-05 2010-03-18 Epson Imaging Devices Corp 液晶表示装置及び電子機器
JP2011053443A (ja) * 2009-09-02 2011-03-17 Sony Corp 液晶表示パネル
JP2011100071A (ja) * 2009-11-09 2011-05-19 Toshiba Mobile Display Co Ltd 液晶表示装置
CN102129143A (zh) * 2010-12-15 2011-07-20 华映视讯（吴江）有限公司 像素阵列基板及其制造方法
US20110304787A1 (en) * 2010-06-13 2011-12-15 Beijing Boe Display Technology Co., Ltd. Array substrate, liquid crystal panel, liquid crystal display and driving method thereof
WO2012128061A1 (ja) * 2011-03-18 2012-09-27 シャープ株式会社 液晶駆動方法及び液晶表示装置
JP2013127564A (ja) * 2011-12-19 2013-06-27 Japan Display East Co Ltd 液晶表示装置
JP2014035545A (ja) * 2012-08-09 2014-02-24 Boe Technology Group Co Ltd 画素ユニット、画素構造、表示装置及び画素駆動方法
JP2014146039A (ja) * 2014-03-10 2014-08-14 Japan Display Inc 液晶表示パネル
JP2017219705A (ja) * 2016-06-08 2017-12-14 三菱電機株式会社 液晶表示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952425B2 (ja) * 2006-08-21 2012-06-13 ソニー株式会社 液晶装置および電子機器
TW200815859A (en) * 2006-09-19 2008-04-01 Epson Imaging Devices Corp Liquid crystal display device
US8351006B2 (en) * 2007-05-14 2013-01-08 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
US7847905B2 (en) * 2007-11-07 2010-12-07 Hydis Technologies Co., Ltd. FFS mode LCD and method of manufacturing the same
US8552957B2 (en) * 2009-02-02 2013-10-08 Apple Inc. Liquid crystal display reordered inversion
KR101866946B1 (ko) 2010-11-02 2018-06-14 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9377644B2 (en) 2011-03-25 2016-06-28 Sharp Kabushiki Kaisha Display device
US8953132B2 (en) 2011-03-30 2015-02-10 Au Optronics Corp. Pixel array of fringe field switching liquid crystal display panel and driving method thereof
CN102207656A (zh) * 2011-03-30 2011-10-05 友达光电股份有限公司 边缘电场切换型液晶显示面板的像素阵列及其驱动方法
TWI446077B (zh) * 2011-08-17 2014-07-21 Chunghwa Picture Tubes Ltd 邊緣場切換式液晶顯示器之像素結構
TWI442152B (zh) * 2011-10-06 2014-06-21 Hannstar Display Corp 顯示裝置及其製造方法
CN102654988A (zh) * 2012-03-23 2012-09-05 京东方科技集团股份有限公司 液晶显示器驱动电路、液晶显示区及其驱动方法
KR101295536B1 (ko) * 2012-03-26 2013-08-12 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 그 제조 방법
JP2014174402A (ja) * 2013-03-11 2014-09-22 Japan Display Inc 液晶表示装置
JP6207264B2 (ja) * 2013-07-03 2017-10-04 三菱電機株式会社 液晶表示装置
CN104992926B (zh) * 2015-07-24 2018-03-13 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN106873267B (zh) * 2015-12-14 2021-02-19 群创光电股份有限公司 显示面板
TWI595298B (zh) * 2015-12-14 2017-08-11 群創光電股份有限公司 顯示面板
CN105974693A (zh) * 2016-07-27 2016-09-28 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及驱动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002182230A (ja) * 2000-10-10 2002-06-26 Hyundai Display Technology Inc フリンジフィールドスイッチングモード液晶表示装置
JP2002202736A (ja) * 2000-10-04 2002-07-19 Matsushita Electric Ind Co Ltd 表示装置及びその駆動方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311214B1 (ko) * 1999-06-29 2001-11-02 박종섭 고개구율 및 고투과율 액정 표시 장치
KR100520381B1 (ko) * 2000-05-31 2005-10-11 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정표시장치
KR100381868B1 (ko) * 2000-11-29 2003-05-01 삼성전자주식회사 액정 표시 장치 및 그에 사용하는 기판
JP4556341B2 (ja) 2001-03-30 2010-10-06 セイコーエプソン株式会社 液晶表示装置および電子機器
TW544940B (en) * 2002-07-03 2003-08-01 Au Optronics Corp Thin film transistor array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202736A (ja) * 2000-10-04 2002-07-19 Matsushita Electric Ind Co Ltd 表示装置及びその駆動方法
JP2002182230A (ja) * 2000-10-10 2002-06-26 Hyundai Display Technology Inc フリンジフィールドスイッチングモード液晶表示装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009092930A (ja) * 2007-10-09 2009-04-30 Hitachi Displays Ltd 液晶表示装置
JP2009128397A (ja) * 2007-11-20 2009-06-11 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2010060967A (ja) * 2008-09-05 2010-03-18 Epson Imaging Devices Corp 液晶表示装置及び電子機器
JP2011053443A (ja) * 2009-09-02 2011-03-17 Sony Corp 液晶表示パネル
US9052554B2 (en) 2009-09-02 2015-06-09 Japan Display Inc. Liquid crystal display panel
US8471992B2 (en) 2009-11-09 2013-06-25 Japan Display Central Inc. Liquid crystal display device and method for manufacturing the same
JP2011100071A (ja) * 2009-11-09 2011-05-19 Toshiba Mobile Display Co Ltd 液晶表示装置
US8767158B2 (en) 2010-06-13 2014-07-01 Boe Technology Group Co., Ltd. Array substrate, liquid crystal panel, liquid crystal display and driving method thereof
US20110304787A1 (en) * 2010-06-13 2011-12-15 Beijing Boe Display Technology Co., Ltd. Array substrate, liquid crystal panel, liquid crystal display and driving method thereof
US8582067B2 (en) * 2010-06-13 2013-11-12 Boe Technology Group Co., Ltd. Array substrate, liquid crystal panel, liquid crystal display and driving method thereof
CN102129143A (zh) * 2010-12-15 2011-07-20 华映视讯（吴江）有限公司 像素阵列基板及其制造方法
WO2012128061A1 (ja) * 2011-03-18 2012-09-27 シャープ株式会社 液晶駆動方法及び液晶表示装置
JP2013127564A (ja) * 2011-12-19 2013-06-27 Japan Display East Co Ltd 液晶表示装置
US9324287B2 (en) 2011-12-19 2016-04-26 Japan Display Inc. Liquid crystal display device
US10042221B2 (en) 2011-12-19 2018-08-07 Japan Display Inc. Liquid crystal display device
JP2014035545A (ja) * 2012-08-09 2014-02-24 Boe Technology Group Co Ltd 画素ユニット、画素構造、表示装置及び画素駆動方法
JP2014146039A (ja) * 2014-03-10 2014-08-14 Japan Display Inc 液晶表示パネル
JP2017219705A (ja) * 2016-06-08 2017-12-14 三菱電機株式会社 液晶表示装置
US10088717B2 (en) 2016-06-08 2018-10-02 Mitsubishi Electric Corporation Liquid crystal display wherein a first electrode of a second pixel is located entirely below a second electrode that extends across a first pixel to the second pixel

Also Published As

Publication number Publication date
JP4797740B2 (ja) 2011-10-19
US7889303B2 (en) 2011-02-15
US20070222907A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4797740B2 (ja) 液晶表示装置
JP4449953B2 (ja) 液晶表示装置
KR101171414B1 (ko) 액정 디스플레이 디바이스
US6816221B2 (en) Liquid crystal display device
JP4309811B2 (ja) インプレーンスイッチング方式液晶表示装置及びその製造方法
JP6804256B2 (ja) 液晶表示パネルおよび液晶表示装置
US8134155B2 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
US8736781B2 (en) Liquid crystal display device and method of driving the same
JP2008070763A (ja) 液晶表示装置
JP2009237414A (ja) 液晶表示装置
JP2007156392A (ja) 液晶パネル
JP2007293155A (ja) 液晶表示装置
JP5518278B2 (ja) 液晶表示装置および液晶表示装置の製造方法
JP2010002504A (ja) 液晶表示装置
JP2010026237A (ja) 液晶表示装置
US8542327B2 (en) Liquid crystal display device
JP4187027B2 (ja) 表示装置
KR102129500B1 (ko) 액정표시패널
JPH1010556A (ja) 液晶表示装置
JP5072530B2 (ja) 液晶装置及びそれを備えた電子機器
KR20090058989A (ko) 박막 트랜지스터 및 그 제조방법
JP4501979B2 (ja) 液晶表示装置
KR101227133B1 (ko) 수평 전계 인가형 액정 표시 패널
JP2004101615A (ja) アクティブマトリクス基板、液晶装置、電子機器
KR20060037514A (ko) 액정표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4797740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250