CN102129143A - 像素阵列基板及其制造方法 - Google Patents

Abstract

一种像素阵列基板，包括：基板、多条扫描线、多条数据线、多个主动组件、保护层、共同电极、介电层以及多个像素电极。基板具有显示区与周边区。扫描线与数据线彼此交错配置。主动组件与扫描线及数据线电性连接。保护层覆盖主动组件。共同电极配置于保护层之上，并至少位于显示区中。介电层覆盖共同电极。多个像素电极配置于介电层上，且各像素电极与其中一主动组件电性连接，其中各像素电极具有多个狭缝以使共同电极于这些狭缝处不被各像素电极遮蔽。

Description

像素阵列基板及其制造方法

技术领域

本发明是有关于一种像素阵列基板及其制造方法，且特别是有关于一种用于显示装置的像素阵列基板及其制造方法。

背景技术

目前市场对于薄膜晶体管液晶显示面板(TFT liquid crystal displaypanel)皆朝向高对比(contrast ratio)、无灰阶反转(gray scale inversion)、高亮度(brightness)、高色饱和度(color saturation)、快速反应(response)以及广视角(viewing angle)等方向发展。目前常见的广视角技术包括：扭转向列型液晶(TN)加上广视角膜(wide viewingfilm)、共平面切换式(In-PlaneSwitching，IPS)液晶显示面板、边际场切换式(Fringe Field Switching，FFS)液晶显示面板与多域垂直配向式(Multi-domain Vertical Alignment，MVA)液晶显示面板。

以边际场切换式(Fringe Field Switching，FFS)液晶显示面板为例，其具有广视角(wide viewing angle)以及低色偏(color shift)等优点特性。然而，在公知的边际场切换式(Fringe Field Switching，FFS)液晶显示面板中，由于其像素电极与共通电极间的电场强度不够大，导致公知的边际场切换式(Fringe Field Switching，FFS)液晶显示面板的显示亮度不高，而使其显示质量降低。承上述，如何提高边际场切换式(Fringe Field Switching，FFS)液晶显示面板的显示亮度，以使其显示质量如权利要求佳，实为研发者所欲达的目标之一。

发明内容

本发明提供一种像素阵列基板，其可以提高边际场切换式(Fringe FieldSwitching，FFS)显示面板的显示亮度。

本发明提供一种显示面板，其具有理想的显示开口率以及理想的显示质量。

本发明提供一种像素阵列基板的制造方法，以此方法可制造出一种可以提高边际场切换式(Fringe Field Switching，FFS)显示面板透光度的像素阵列基板。

本发明提出一种像素阵列基板，其包括基板、多条扫描线、多条数据线、多个主动组件、保护层、共同电极、介电层以及多个像素电极。基板具有显示区与周边区，周边区实质上与显示区连接。多条扫描线以及多条数据线配置于基板的显示区，其中扫描线与数据线彼此交错配置。多个主动组件配置于基板的显示区，且与扫描线及数据线电性连接。保护层覆盖主动组件。共同电极配置于保护层之上，并至少位于显示区中。介电层覆盖共同电极。多个像素电极配置于介电层上，且各像素电极与其中一主动组件电性连接，其中各像素电极具有多个狭缝以使共同电极于这些狭缝处不被各像素电极遮蔽。

本发明还提出一种显示面板，包括前述的像素阵列基板、一对向基板以及一显示介质层。像素阵列基板与对向基板相对而设，而显示介质层配置于像素阵列基板与对向基板之间。

本发明提出一种像素阵列基板的制造方法，此像素阵列基板的制造方法包括：提供一基板，基板上已形成有多条扫描线、多条数据线、多个主动组件以及多条共同电极线，其中扫描线与数据线彼此交错配置，主动组件与各自对应的扫描线及数据线电性连接，共同电极线与数据线彼此交错配置；形成保护层以覆盖主动组件以及共同电极线；于共同电极线的上方的保护层中形成多个第一开口，而暴露出共同电极线；于保护层上形成共同电极，共同电极位于显示区并填入第一开口，以与共同电极线电性连接；于共同电极上形成介电层；于主动组件的上方的保护层与介电层中形成多个第二开口，而暴露出主动组件；于介电层上形成多个像素电极，像素电极位于显示区中并各自填入对应的第二开口，而与对应的主动组件电性连接，其中各像素电极具有多个狭缝以使共同电极于这些狭缝处不被各像素电极遮蔽。

本发明提出一种像素阵列基板的制造方法，此像素阵列基板的制造方法包括：提供一基板，基板具有显示区与周边区，周边区实质上与显示区连接，基板的显示区上已形成有多个主动组件、多条扫描线以及多条数据线，其中扫描线与数据线彼此交错配置，主动组件与各自对应的扫描线及数据线电性连接，而基板的周边区上已形成有周边线路；形成保护层以覆盖主动组件以及周边线路；于周边线路的上方的保护层中形成第三开口，以暴露出周边线路；于保护层上形成共同电极，共同电极同时地位于周边区与显示区中，并且共同电极位于周边区的一部分填入于第三开口，而与周边线路电性连接；于共同电极上形成介电层；于主动组件的上方的保护层与介电层中形成多个第四开口，而暴露出主动组件；于介电层上形成多个像素电极，像素电极各自填入对应的第四开口，而与对应的主动组件电性连接，其中各像素电极具有多个狭缝以使共同电极于这些狭缝处不被各像素电极遮蔽。

基于上述，根据本发明一实施例的像素阵列基板，在与基板表面垂直的方向上，像素电极与共同电极之间仅夹有一层介电层，而在公知的像素阵列基板中像素电极与共同电极间则夹有多层绝缘层。换言之，在本发明的像素阵列基板中，像素电极与共同电极间的距离较短，而使得像素电极与共同电极间的电场较大。如此一来，具有此像素阵列基板的显示面板便可如权利要求有效地驱动显示面板中的显示介质，进而使得此显示面板的透光度有效提升。

为让本发明的上述特征和优点能如权利要求明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至图1E为本发明一实施例的像素阵列基板的制造流程上视示意图。

图2A至图2E为沿图1A至图1E的剖线I-I’所绘的像素阵列基板的制造流程剖面示意图。

图3A至图3E为本发明另一实施例的像素阵列基板的制造流程上视示意图。

图4A至图4E为沿图3A至图3E的剖线II-II’及剖线III-III’所绘的像素阵列基板的制造流程剖面示意图。

图5为本发明一实施例的显示面板剖面示意图。

具体实施方式

【第一实施例】

图1A至图1E为本发明一实施例的像素阵列基板的制造流程上视示意图。图2A至图2E分别为沿图1A至图1E的剖线I-I’所绘的像素阵列基板的制造流程剖面示意图。

请先参照图1A及图2A，首先，提供基板102。此基板102具有显示区R1与周边区R2，周边区R2实质上与显示区R1连接。举例而言，周边区R2例如为环绕显示区R1并与显示区R1连接的一环状区域。但，本发明并不限于此，在其它实施例中，周边区R2亦可为与显示区R1连接的其它形状的区域。在本实施例中，基板102主要是用来承载组件之用，其材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。

接着，于基板102的显示区R1上形成多条扫描线SL以及多条共同电极线CL。在本实施例中，共同电极线CL的延伸方向实质上平行于扫描线SL的延伸方向。基于导电性的考虑，扫描线SL与共同电极线CL的材料一般是使用金属材料。然，本发明不限于此，根据其它实施例，扫描线SL与共同电极线CL也可以使用其它导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆栈层。

然后，于基板102上形成绝缘层GI，以覆盖多条扫描线SL以及多条共同电极线CL。绝缘层GI的材料可为无机绝缘材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机绝缘材料或上述的组合。

之后，以扫描线SL的部份区域当作栅极G，并于栅极G上形成信道层CH。进一步地，于信道层CH以及绝缘层GI上同时形成数据线DL与漏极D，其中数据线DL与扫描线SL彼此交错设置。换言之，数据线DL的延伸方向与扫描线SL的延伸方向不平行，较佳的是，数据线DL的延伸方向与扫描线SL的延伸方向垂直。此外，在本实施例中，以数据线DL中与信道层CH重迭的部分区域当作源极S，于此便完成了主动组件T的制作。换言之，主动组件T与扫描线SL及数据线DL电性连接。上述的主动组件T是以底部栅极型薄膜晶体管为例来说明，但本发明不限于此。根据其它实施例，上述的主动组件T也可是以顶部栅极型薄膜晶体管或是多栅极型薄膜晶体管等。另外，制作扫描线SL的同时可以由扫描线SL向外延伸以作为栅极G之用，本发明不特别地限制栅极G需为扫描线SL的一部份。

数据线DL是以交错于扫描线SL以及共同电极线CL的方式设置。换言之，数据线DL的延伸方向不平行于扫描线SL以及共同电极线CL的延伸方向。在本实施例中，数据线DL的延伸方向例如垂直于扫描线SL以及共同电极线CL的延伸方向。数据线DL可使用的材料与扫描线SL以及共同电极线CL类似，于此便不再重述。

接着，请参照图1B及图2B，于基板102上形成保护层104，此保护层104例如为透明保护层，此保护层104覆盖主动组件T、共同电极线CL、扫描线SL以及数据线DL。然后，于共同电极线CL上方的保护层104中及绝缘层GI中形成多个第一开口H1，而暴露出共同电极线CL。在本实施例中，保护层104的材料可为无机绝缘材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机绝缘材料或上述的组合。

接着，请参照图1C及图2C，于保护层104上形成共同电极106，此共同电极106位于显示区R1并填入第一开口H1，以与共同电极线CL电性连接。值得一提的是，本实施例的共同电极106具有多个缺口K，缺口K暴露出部分主动组件T以及与主动组件T电性连接的部分扫描线SL。如此一来，共同电极106与扫描线SL间以及共同电极106与主动组件T间的寄生电容(parasitic capacitance)可有效地被降低，进而改善信号延迟及驱动负载较大的问题。在本实施例中，共同电极106例如是透明导电层，其包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆栈层。

接着，请参照图1D及图2D，于基板102上形成介电层108，以覆盖共同电极106。在本实施例中，介电层108亦覆盖主动组件T、绝缘层GI、扫描线SL及数据线DL。然候，于主动组件T的上方的保护层104与介电层108中形成第二开口H2，以暴露出主动组件T的漏极D。在本实施例中，介电层108例如为透明介电层，介电层108的材料可为无机绝缘材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机绝缘材料或上述的组合。

接着，请参照图1E及图2E，于介电层108上形成多个像素电极PE以完成主动组件阵列基板100。这些像素电极PE位于显示区R1中并各自填入对应的第二开口H2，而与对应的主动组件T电性连接，其中各像素电极PE具有多个狭缝g，以使共同电极106于这些狭缝g处不被各像素电极PE遮蔽。

进一步地说，共享电极106与像素电极PE藉由介电层108而彼此电性绝缘。像素电极PE藉由多个曝露出共同电极106的狭缝g与共同电极106间形成一电场。

值得一提的是，在本实施例中，像素电极PE与共同电极106间仅夹一介电层108。如此一来，在与基板102表面垂直的方向上，像素电极PE与共同电极106间的距离实质上等于介电层108的厚度。因此，像素电极PE与共同电极106间的电场大小可显著地提升。

此外，在本实施例中，部分数据线DL与部分像素电极PE可重迭，以增加像素阵列基板100的开口率(aperture ratio)。如权利要求详细地说，部分数据线DL与部分像素电极PE间夹有保护层104、共同电极106以及介电层108，而使得数据线DL与像素电极PE间的距离较大。如此一来，数据线DL与像素电极PE间的电容耦合(capacitive coupling)效应并不明显，而使得部分像素电极PE可与部分数据线DL可重迭，进而达成增加像素阵列基板100的显示开口率(aperture ratio)的目的。

【第二实施例】

本实施例的像素阵列基板100A与第一实施例的像素阵列基板100类似，以下仅就不同的处进行说明，相同之处就不再重述。

图3A至图3E为本发明另一实施例的像素阵列基板的制造流程上视示意图。图4A至图4E为沿图3A至图3E的剖线II-II’及剖线III-III’所绘的像素阵列基板的制造流程剖面示意图。

请先参照图3A及图4A，首先，提供基板102。此基板102具有显示区R1与周边区R2。于基板102的显示区R1上形成多条扫描线SL，并且于基板102的周边区R2上形成周边线路L。在本实施例中，周边区R2例如为一环绕显示区R1并与显示区R1连接的环状区域，周边线路L例如为一环状线路，此环状线路环绕基板102的显示区R1。周边线路L可使用的材质与扫描线SL类似，于此便不再赘述。

然后，于基板102的显示区R1与周边区R2上形成绝缘层GI，以覆盖多条扫描线SL以及周边线路L。之后，于多条扫描线SL的部份区域上形成信道层CH，以将扫描线SL的部份区域当作栅极G。然后，于信道层CH以及绝缘层GI上形成数据线DL，其中以数据线DL与信道层CH重迭的部分区域当作源极S，同时间于信道层CH上形成漏极D，便完成了主动组件T的制作。换句话说，主动组件T与扫描线SL及数据线DL电性连接。上述的主动组件T是以底部栅极型薄膜晶体管为例来说明，但本发明不限于此。根据其它实施例，上述的主动组件T也可是以顶部栅极型薄膜晶体管或是多栅极型薄膜晶体管等。

在本实施例中，数据线DL与扫描线SL彼此交错设置。换言之，数据线DL的延伸方向与扫描线SL的延伸方向不平行。在本实施例中，数据线DL的延伸方向例如与扫描线SL的延伸方向垂直。

接着，请参照图3B及图4B，于基板102上形成保护层104，覆盖主动组件T、扫描线SL、数据线DL以及周边线路L。然后，于周边线路L的上方的保护层104中形成第三开口H3，以暴露出周边线路L。值得一提的是，第三开口H3例如是贯穿保护层104以及绝缘层GI以使得周边线路L被第三开口H3暴露出来。

接着，请参照图3C及图4C，于保护层104上形成共同电极106。共同电极106从显示区R1延伸至周边区R2。换句话说，共同电极106同时地位于周边区R2与显示区R1中，并且共同电极106位于周边区R2的一部分填入于第三开口H3，以与周边线路L电性连接。

之后，请参照图3D及图4D，于基板102上形成介电层108，以覆盖共同电极104。然候，于主动组件T的上方的保护层104与介电层108中形成多个第四开口H4，而暴露出主动组件T的漏极D。

接着，请参照图3E及图4E，于介电层108上形成多个像素电极PE，这些像素电极PE各自填入对应的这些第四开口H4，以与对应的这些主动组件T的漏极D电性连接，其中各像素电极PE具有多个狭缝g，以使共同电极106于这些狭缝g处不被各像素电极PE遮蔽。于此，便完成了本实施例的像素阵列基板100A。

值得一提的是，本实施例的像素阵列基板100A未包括配置于显示区R1中的共同电极线CL。一般来说，为了具备良好的信号传输质量，共享电极线CL会采用金属等不透光的透明导电材质加以制作。因此，本实施例的像素阵列基板100A除了具有第一实施例的像素阵列基板100的优点外，其显示开口率(aperture ratio)可进一步被提升。

图5绘示为本发明一实施例的显示面板。请参照图5，显示面板300包括一像素阵列基板310、一对向基板320以及一显示介质层330。像素阵列基板310与对向基板320相对而设，而显示介质层330配置于像素阵列基板310与对向基板320之间。此外，显示介质层330例如是一液晶层。具体而言，像素阵列基板310例如选自于前述第一实施例的像素阵列基板100或是第二实施例的像素阵列基板100A。由前述实施例可知，像素阵列基板100与像素阵列基板100A中像素电极PE与共享电极106之间形成有显著的电场效应。因此，显示介质层330中的显示介质可以有效率地被驱动，而使得此显示面板300的显示亮度可被有效地提升。另外，像素阵列基板100与像素阵列基板100A据有高显示开口率的特点也使得显示面板300具备理想的显示亮度。

综上所述，根据本发明的像素阵列基板，在与基板表面垂直的方向上，像素电极与共同电极之间仅夹有一层介电层，而在公知的像素阵列基板中像素电极与共同电极间则夹有多层绝缘层。换言之，在本发明的像素阵列基板中，像素电极与共同电极间的距离较短，而使得像素电极与共同电极间的电场较大。如此一来，具有本实施例的像素阵列基板的显示面板便可如权利要求有效地驱动显示面板中的显示介质，而此显示面板的驱动电压亦可有效地被降低。

此外，根据本发明的像素阵列基板，共同电极具有多个缺口，各缺口暴露出其中一个主动组件以及与主动组件电性连接的扫描线。如此一来，共同电极与扫描线以及主动组件间的寄生电容(parasitic capacitance)可有效地被降低，进而有效得改善信号延迟及驱动负载较大的问题。

另外，本发明的像素阵列基板中，像素电极与数据线之间夹有多层绝缘层以及一共享电极层，使得数据线与像素电极间的电容耦合(capacitivecoupling)效应较小。如此一来，部分像素电极便可与部分数据线重迭，进而增加像素阵列基板的开口率(aperture ratio)。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的如权利要求动与润饰，故本发明的保护范围当视前述的申请专利范围所界定者为准。

Claims (9)

1.一种像素阵列基板，其特征在于，包括：

一基板，该基板具有一显示区与一周边区，该周边区实质上与该显示区连接；

多条扫描线以及多条数据线，配置于该基板的该显示区，其中该些扫描线与该些数据线彼此交错配置；

多个主动组件，配置于该基板的该显示区，且与该扫描线及该数据线电性连接；

一保护层，覆盖该主动组件；

一共同电极，配置于该保护层之上，并至少位于该显示区中；

一介电层，覆盖该共同电极；以及

多个像素电极，配置于该介电层上，且各该像素电极与其中一该主动组件电性连接，其中各该像素电极具有多个狭缝以使该共同电极于该些狭缝处不被各该像素电极遮蔽。

2.如权利要求1所述的像素阵列基板，其特征在于，还包括多条共同电极线，该些共同电极线与该些数据线彼此交错配置，而该些共同电极线延伸方向实质上平行于该些扫描线的延伸方向，且该共同电极电性连接该些共同电极线。

3.如权利要求1所述的像素阵列基板，其特征在于，该共同电极具有多个缺口，各该缺口暴露出其中一个该主动组件以及与该主动组件电性连接的该扫描线。

4.如权利要求1所述的像素阵列基板，其特征在于，部份该些数据线与部份该些像素电极重迭。

5.如权利要求1所述的像素阵列基板，其特征在于，还包括一周边线路，配置于该周边区，且该共同电极如权利要求延伸至该周边区中以与该周边线路电性连接。

6.如权利要求5所述的像素阵列基板，其特征在于，该周边线路为一环状线路，该环状线路环绕该基板的该显示区。

7.一种显示面板，其特征在于，包括：

如权利要求1至6中任一项所述的像素阵列基板；

一对向基板，与该像素阵列基板相对；以及

一显示介质层，配置于该像素阵列基板与该对向基板之间。

8.一种像素阵列基板的制造方法，其特征在于，包括：

提供一基板，该基板具有一显示区与一周边区，该周边区实质上与该显示区连接，该基板的该显示区上已形成有多条扫描线、多条数据线、多个主动组件以及多条共同电极线，其中该些扫描线与该些数据线彼此交错配置，该些主动组件与各自对应的该扫描线及该数据线电性连接，该些共同电极线与该些数据线彼此交错配置；

于该基板上形成一保护层，并且覆盖该些主动组件、该些共同电极线、该些扫描线以及该些数据线；

于该些共同电极线上方的该保护层中形成多个第一开口，而暴露出该些共同电极线；

于该保护层上形成一共同电极，该共同电极位于该显示区并填入该些第一开口，以与该些共同电极线电性连接；

于该基板上形成一介电层，以覆盖该共同电极上；

于该些主动组件的上方的该保护层与该介电层中形成多个第二开口，而暴露出该些主动组件；

于该介电层上形成多个像素电极，该些像素电极位于该显示区中并各自填入对应的该些第二开口，而与对应的该主动组件电性连接，其中各该像素电极具有多个狭缝，以使该共同电极于该些狭缝处不被各该像素电极遮蔽。

9.一种像素阵列基板的制造方法，其特征在于，包括：

提供一基板，该基板具有一显示区与一周边区，该周边区实质上与该显示区连接，该基板的该显示区上已形成有多个主动组件、多条扫描线以及多条数据线，其中该些扫描线与该些数据线彼此交错配置，该些主动组件与各自对应的该扫描线及该数据线电性连接，而该基板的该周边区上已形成有一周边线路；

于该基板上形成一保护层，覆盖该些主动组件、该些扫描线、该些数据线以及该周边线路；

于该周边线路的上方的该保护层中形成一第三开口，以暴露出该周边线路；

于该保护层上形成一共同电极，该共同电极同时位于该周边区与该显示区中，并且该共同电极位于该周边区的一部分填入于该第三开口，以与该周边线路电性连接；

于该形成一介电层，以覆盖该共同电极；

于该主动组件的上方的该保护层与该介电层中形成多个第四开口，而暴露出该些主动组件；

于该介电层上形成多个像素电极，该些像素电极各自填入对应的该些第四开口，以与对应的该些主动组件电性连接，其中各该像素电极具有多个狭缝，以使该共同电极于该些狭缝处不被各该像素电极遮蔽。

Images