JP2007258653A

JP2007258653A - 回路基板装置

Info

Publication number: JP2007258653A
Application number: JP2006114994A
Authority: JP
Inventors: Yoshiki Suzuki; 芳規鈴木; Michio Muraida; 道夫村井田
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2006-03-22
Filing date: 2006-03-22
Publication date: 2007-10-04

Abstract

【課題】ベアチップＩＣを回路基板上のチップ電子部品上に直接実装するときに、ベアチップＩＣとチップ電子部品との間に不要な電流リークや、不要な電圧印加が発生するのを防止する。
【解決手段】回路基板２に実装されたチップ電子部品３上に、ベアチップＩＣ４を直接実装した三次元実装構造を形成する。チップ電子部品３とベアチップＩＣ４を接着部材層５で接着実装し、チップ電子部品３とベアチップＩＣ４を離間させた状態で接着部材層５を硬化させる。
【選択図】図２

Description

本発明は、回路基板上に実装したコンデンサ、インダクタ、抵抗器等のチップ部品の上にベアチップＩＣ（シリコンウェハから切り出したままのＩＣチップ）を重ねた三次元実装構造を有する回路基板装置に関するものである。

ベアチップＩＣを回路基板に実装する方法としては、回路基板上のＩＣ実装エリアに絶縁性接着剤を塗布してＩＣを接着搭載するか、チップとして切り出す前のウェハの段階で、ウェハ裏面に例えばダイボンドフィルム又はダイアタッチフィルムとよばれる接着フィルムを付与し、ダイシング分割後に回路基板に搭載し接着する方法が採られている。なお、ダイボンドフィルム又はダイアタッチフィルムのような接着フィルムは、フィルム層と接着部材層の二層構造になっており、ダイシング分割後はフィルム層と接着部材層が剥離され、ベアチップＩＣには接着部材層のみが付与される。

近年、電子機器の小型化が進んでおり、電子部品のさらなる高密度実装の要求が高まっている。このような高密度実装の要求に応えるため、コンデンサ、インダクタ、抵抗器等の受動部品を実装したその上に、ＩＣを搭載する三次元実装が行われている。このような三次元実装の方法としては、特開２００２−２４６７４５号公報に示すように、部品を実装した基板にスペーサーを配置してその上に別の基板を積み重ねる方法や、特開２００４−２４７６３７号公報に示すように、フリップチップ実装の半田バンプをスペーサーとして、チップ部品を実装したその上にフリップチップを実装する方法がある。

特開２００４−２４７６３７号公報特開２００２−２４６７４５号公報

これらの三次元実装方法では、例えばスペーサーを配置する方法では、基板を複数使用するのでコストが高くなるという問題があり、また、樹脂封止をした場合、封止樹脂の中に空間があるとリフローの際に膨張して基板接合部の剥離が起こったり、空間が無い様に充填すると再溶解した半田による電極間の短絡が起こるなどの問題があった。また、半田バンプを利用する方法では、フリップチップの端子ピッチが狭くなると、バンプの大きさ（高さ）が小さくなり、フリップチップ下に部品を実装することが困難になるなどの問題があった。

このような問題に対して、半導体チップを回路基板上のチップ部品上に接着部材を用いて直接実装する方法が考えられた。しかしながら、半導体チップがベアチップＩＣの場合、チップ部品の端子電極が接着部材を貫通してベアチップＩＣの半導体裏面と接触し、不要な電流リークや、不要な電圧印加が起こり、不具合が生じるという問題があった。

本発明では、このような問題を解決して、ベアチップＩＣをチップ部品上に直接実装することが可能な回路基板装置を提案するもので、三次元実装を低コストで実現できるものである。

本発明は、回路基板上に実装されたチップ電子部品上にベアチップＩＣを実装する三次元実装構造を有する回路基板装置において、前記ベアチップＩＣは前記チップ電子部品から離間するように接着部材層を介して実装されていることを特徴とする回路基板装置を提案する。

このような構造の回路基板装置を製造する方法としては、例えば、ベアチップＩＣの裏面に接着部材層を付与する工程と、チップ電子部品が実装された回路基板を用意する工程と、前記ベアチップＩＣを、前記回路基板の前記チップ電子部品から離間するように接着して実装する工程と、前記接着部材層を硬化させる工程と、を有する方法で製造される。

また、別の方法としては、例えば、ベアチップＩＣの裏面に第一の接着部材層を付与する工程と、前記第一の接着部材層を硬化させる工程と、前記ベアチップＩＣの前記第一の接着部材層上に第二の接着部材層を付与する工程と、チップ電子部品が実装された回路基板を用意する工程と、前記回路基板の前記チップ電子部品上に前記ベアチップＩＣを実装する工程と、前記第二の接着部材層を硬化させる工程と、を有する方法で製造される。

また、回路基板装置の別の構造として、回路基板上に実装されたチップ電子部品上にベアチップＩＣを実装する三次元実装構造を有する回路基板装置において、前記ベアチップＩＣが絶縁粒子を分散した接着部材層を介して前記チップ電子部品上に実装されていることを特徴とする回路基板装置を提案する。

このような構造の回路基板装置を製造する方法としては、例えば、ベアチップＩＣの裏面に、絶縁粒子を分散させた接着部材層を付与する工程と、チップ電子部品が実装された回路基板を用意する工程と、前記回路基板の前記チップ電子部品上に前記ベアチップＩＣを実装する工程と、前記接着部材層を硬化させる工程と、を有する方法で製造される。

また、別の方法としては、例えば、ベアチップＩＣの裏面に、接着部材層を付与する工程と、前記接着部材層に絶縁粒子を加圧転写する工程と、チップ電子部品が実装された回路基板を用意する工程と、前記回路基板の前記チップ電子部品上に前記ベアチップＩＣを実装する工程と、前記接着部材層を硬化させる工程と、を有する方法で製造される。

本発明によれば、ベアチップＩＣとチップ電子部品との絶縁性を確保することができるようになるため、ベアチップＩＣをチップ電子部品上に直接実装した三次元実装構造の回路基板装置を容易に形成することができる。また、ベアチップＩＣを直接チップ電子部品上に実装するので、別の基板を用意する必要が無く、低コストで三次元実装が可能になる。

本発明に係る回路基板装置の実施形態について説明する。図１は、回路基板装置１の製造方法を示す概念図である。まず、図１（ａ）のように、チップ電子部品３を実装した回路基板２を用意する。次に図１（ｂ）のように、接着部材層５を裏面に付与したベアチップＩＣ４を用意して、回路基板２のチップ電子部品３上に接着実装する。次に図１（ｃ）のように、Ａｕワイヤー６を用いたワイヤボンディングにてベアチップＩＣ４と回路基板２の配線を電気的に接続する。必要に応じてエポキシ樹脂等の外装樹脂（図示せず）で封止する。なお、接着部材層５を付与したベアチップＩＣ４は、作業効率の観点から、分割前のウェハの状態でダイボンドフィルムを貼り付けて、個別チップに分割して取り出すときにフィルムから接着部材層を剥離することによって得ることが好ましい。

このような三次元実装構造の回路基板装置１について、第一の実施形態を図２に示す。図２によれば、ベアチップＩＣ４はチップ電子部品３から離間して実装されている。ベアチップＩＣ４とチップ電子部品３の間には、接着部材層５が介在しており、この接着部材層５によって絶縁性を確保することができる。

このような三次元実装構造を形成する方法を説明する。まず、接着部材層５を付与したベアチップＩＣ４を用意する。次にチップ電子部品３が実装された回路基板２を用意する。次に、ベアチップＩＣ４の裏面とチップ電子部品３の端子電極が接触しないようにマウンターの押し込み量を調節してベアチップＩＣ４を実装する。次に接着部材層５を硬化させる。このようにして本発明の三次元実装構造が形成される。なお、押し込み量の調節方法としては、回路基板２からの距離を検出して、設定値に合わせて調節する等の方法で可能である。離間させる距離は１０〜３０μｍが好ましい。この範囲であれば電流リークや不要な電圧印加を防止することができる。

また、別の方法としては、図３に示すように、先に硬化させた第一の接着部材層５ａによってベアチップＩＣ４とチップ電子部品３を離間させ、第二の接着部材層５ｂによってベアチップＩＣ４をチップ電子部品３上に接着実装する。このような構造を得るには次のようにする。すなわち、ベアチップＩＣ４の裏面に第一の接着部材層５ａを付与し、硬化させる。次に前記第一の接着部材層５ａ上に第二の接着部材層５ｂを貼りつける。こうして得られたベアチップＩＣ４をチップ電子部品３上に接着実装して前記第二の接着部材層５ｂを硬化させる。先に硬化させた第一の接着部材層の厚み分だけベアチップＩＣ４とチップ電子部品３を離間させることができる。この方法では、マウンターの押し込み量の調節にかかる手間を省くことができるので、工程を簡便にすることができる。また、離間させる距離は第一の接着部材層の厚みの設定により制御することが可能である。この場合、第一の接着部材層の厚みは１０〜３０μｍが好ましい。

本発明の回路基板装置にかかる三次元実装構造の第二の実施形態を図４に示す。図４（ａ）には、裏面に接着部材層５が付与されたベアチップＩＣ４が示されている。この接着部材層５には、絶縁粒子７が分散している。絶縁粒子７には、例えばアルミナ等の絶縁性セラミックスや、絶縁性樹脂等が用いられる。このようなベアチップＩＣ４を実装した三次元実装構造を図４（ｂ）に示す。これによれば、ベアチップＩＣ４をチップ電子部品３上に実装すると、接着部材層５中の絶縁粒子７がベアチップＩＣ４とチップ電子部品３との間に挟まれた状態となり、絶縁粒子７の粒子径の分だけ離間させることができ、絶縁性を確保することができる。離間させる距離は絶縁粒子７の粒子径によって任意に設定することが可能である。この場合、絶縁粒子の粒子径は１０〜３０μｍが好ましい。

このような構造の回路基板装置は次のようにして得られる。まず、絶縁粒子７をフィラーとして内包した接着部材層５を、ベアチップＩＣ４の裏面に貼りつける。次にチップ電子部品３が実装された回路基板２を用意する。次に、マウンターによってベアチップＩＣ４を実装する。このとき、絶縁粒子７がチップ電子部品３もしくはベアチップＩＣ４に突き当たるまで押し込む。次に接着部材層５を硬化させる。このようにして本発明の三次元実装構造が形成される。この方法では、マウンターの押し込み量の調節の必要がなく、さらに接着部材層５を薄くすることができるので、簡便な工程で低背の回路基板装置を得ることが可能となる。

また、この三次元実装構造を形成するその他の方法として、図５に示す方法が挙げられる。まず、図５（ａ）に示すように、接着部材層５（フィラーなし）に絶縁粒子７を加圧転写する。この場合、図５（ａ）に示すようにベアチップＩＣ４に接着部材層５を付与してから転写しても良いし、ベアチップＩＣ４に貼りつける前に接着部材層に絶縁粒子７を転写しても良い。このようにして、図５（ｂ）に示すように、接着部材層５の表面付近に絶縁粒子７が内包される。次にチップ電子部品３が実装された回路基板２を用意して、図５（ｃ）に示すように、マウンターによってベアチップＩＣ４を実装する。このとき、絶縁粒子７がチップ電子部品３及びベアチップＩＣ４に突き当たるまで押し込む。次に接着部材層５を硬化させる。このようにして、本発明の三次元実装構造を形成することができる。

以上のように、本発明の実施形態を説明したが、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。

本発明の回路基板装置を形成する工程を示す図である。本発明の第一の実施形態の三次元構造を示す図である。本発明の第一の実施形態の三次元構造の別方法による構造を示す図である。本発明の第二の実施形態の三次元実装構造を示す図である。本発明の第二の実施形態の三次元実装構造の別方法による形成工程を示す図である。

符号の説明

１回路基板装置
２回路基板
３チップ電子部品
４ベアチップＩＣ
５接着部材層
６ワイヤー
７絶縁粒子

Claims

回路基板上に実装されたチップ電子部品上にベアチップＩＣを実装する三次元実装構造を有する回路基板装置において、
前記ベアチップＩＣは前記チップ電子部品から離間するように接着部材層を介して実装されていることを特徴とする回路基板装置。
回路基板上に実装されたチップ電子部品上にベアチップＩＣを実装する三次元実装構造を有する回路基板装置において、
前記ベアチップＩＣは絶縁粒子を分散した接着部材層を介して前記チップ電子部品上に実装されていることを特徴とする回路基板装置。