JP2007250585A - 半導体光素子 - Google Patents

Abstract

【課題】内部に利得を有する受光素子において、高速特性および高信頼性を兼ね備える。
【解決手段】ｎ型ＩｎＰ基板１０１上に、ｎ型バッファ層１０２、アンドープＩｎＡｌＡｓキャリア走行層１０３、ｎ型ＩｎＡｌＡｓ電界緩和層１０４、アンドープＩｎＡｌＡｓ増倍層１０５、ｐ型ＩｎＡｌＡｓ電界緩和層１０６、ｐ型濃度勾配ＩｎＧａＡｓ吸収層１０７、ｐ型ＩｎＰキャップ層１０８で構成されている。本構造ではキャリア走行層を厚くすることにより、容量の低減が可能となる。
【選択図】図１

Description

本発明は、半導体光素子に関し、特に光受光素子に関する。特に詳細には、光受光素子内部に利得構造を有するアバランシェフォトダイオードに関する。

インターネット等の広帯域マルチメディア通信サービスの爆発的な需要増加に伴って、より大容量かつ高機能な光ファイバ通信システムの開発が求められている。この分野では、電気を光に変換する光出力装置および、光を電気に変換する光受信装置が求められる。光出力装置においては、高速・高出力な光発生源が要求される。本特許に関係する光受信装置では、高速で高感度な受信装置が求められる。

ここで、一般的な長波長帯（１．３１μｍ〜１．５５μｍ）受光デバイスについて説明する。受光デバイスは、ｐ型ＩｎＰ層、アンドープＩｎＧａＡｓ吸収層、ｎ型ＩｎＰの各層を積層した構造を有している。信号光はアンドープＩｎＧａＡｓ吸収層で吸収され電子-ホール(キャリア)に変換される。高速特性は素子容量とキャリア走行時間により決定される。ここで、キャリア走行時間とは、アンドープＩｎＧａＡｓ吸収層内で発生したキャリアが拡散または外部電界によるドリフトでアンドープＩｎＧａＡｓ吸収層から隣接する層に走行するまでの時間で、一般的には走行速度の遅いホールがアンドープＩｎＧａＡｓ吸収層を走行する時間で律速される。

空乏化したアンドープＩｎＧａＡｓ吸収層を厚くすると、容量は低減できるがキャリアの走行時間が増加し高速応答が困難になる。逆に、アンドープＩｎＧａＡｓ吸収層の薄膜化は、キャリア走行時間を短縮できるが、素子容量の増大を伴うため高速応答に不向きとなる、かつアンドープＩｎＧａＡｓ吸収層の薄膜化は効率の低減も引き起こし、感度劣化の要因ともなる。上記を踏まえ、必要とされる高速特性・効率に応じて、アンドープＩｎＧａＡｓ吸収層厚が設計される。

一方、アバランシェフォトダイオードは内部に利得を有する為、小型高感度な受光デバイスとして有効であり、現状のシステムにも幅広く利用されている。

図２に、従来の長波長向けアバランシェフォトダイオード（ＡＰＤ）の層構造、特に吸収層と増倍層分離タイプ（Separated absorption and multiplication layer:ＳＡＭ構造）の1例を示す。ＩｎＰ基板２０１にｎ型ＩｎＰ層２０２、アンドープＩｎＡｌＡｓ増倍層２０３、ｐ型ＩｎＡｌＡｓ電界緩和層２０４、アンドープＩｎＧａＡｓ光吸収層２０５、ｐ型ＩｎＰキャップ層２０６を順に積層した構造を有する。動作状態においては、逆バイアスが印加されアンドープＩｎＡｌＡｓ増倍層２０３からアンドープＩｎＧａＡｓ光吸収層２０５までが空乏層化している。素子に入射した信号光は、アンドープＩｎＧａＡｓ光吸収層２０５で吸収され電子-ホールに変換される。ホールは隣接するｐ型ＩｎＰキャップ層２０６に走行する。電子はアンドープＩｎＡｌＡｓ増倍層２０３側へ走行し、イオン増倍過程において新たに電子-ホール対を生成する。この時生成されたホールはアンドープＩｎＡｌＡｓ増倍層２０３、ｐ型ＩｎＡｌＡｓ電界緩和層２０４、アンドープＩｎＧａＡｓ光吸収層２０５をへてｐ型ＩｎＰキャップ層２０６へ走行する。すなわち、通常のＰＩＮフォトダイオードに比べ、アンドープＩｎＡｌＡｓ増倍層２０３で生成されたホールが上記各層を走行するための時間が必要となり、キャリア走行時間が長くなる。ここで、キャリア走行時間を短くする為に、アンドープＩｎＧａＡｓ光吸収層２０５を薄膜化した場合には、通常のＰＩＮフォトダイオードと同様に空乏層幅が薄くなり容量の増加を引き起こし高速特性が劣化する。すなわち、ＳＡＭ構造ＡＰＤでは、通常のＰＩＮに比べ高速性能が劣ることになる。

また、図３は図２のＳＡＭ型ＡＰＤの動作状態での電界強度分布である。ｐ型ＩｎＡｌＡｓ電界緩和層２０４のドーピング濃度を制御することにより、アンドープＩｎＡｌＡｓ増倍層２０３には増倍過程に必要な高電界が印加され、アンドープＩｎＧａＡｓ光吸収層２０５にはキャリアの走行に必要な電界が印加される。アンドープＩｎＧａＡｓ光吸収層２０５は入射光波長に対して高い吸収係数を得るためのナローギャップ材料が選ばれる。このため、アンドープＩｎＧａＡｓ光吸収層２０５に１５０ＫＶ／ｃｍ以上の電界が印加された場合にはトンネル電流が生じ、感度の劣化を引き起こす。一方で、上記電界の制御は、ｐ型ＩｎＡｌＡｓ電界緩和層２０４のドーピング濃度の制御により行っており、ドーピング濃度の僅かな変動により、ドーピング濃度が減少した場合、アンドープＩｎＧａＡｓ光吸収層２０５に掛かる電界が上昇しトンネル暗電流が発生する。このため、ＳＡＭ型ＡＰＤの製作にあたっては、電界緩和層のドーピング濃度制御を精密に行う必要があった。

図４は従来特許（特許文献１に記載の発明）の説明図である。ＩｎＰ基板４０１から、ｎ型ＩｎＰ層４０２、アンドープ増倍層４０３、ｐ型電界緩和層４０４、アンドープキャリア走行層４０５、ｐ型光吸収層４０６、ｐ型キャップ層４０７の順に積層した構造である。アンドープキャリア走行層４０５を導入し、素子容量の低減を試みているが、アンドープキャリア走行層４０５がｐ型光吸収層４０６とアンドープ増倍層４０３の間に配置されており、アンドープ増倍層４０３で発生した速度の遅いホールがアンドープキャリア走行層４０５を通過するための走行時間は特許文献１に記載の発明においても必要となり、高速応答性に課題が残った。
特開２００５−８６１９２号公報

背景技術に記述したように、従来のＳＡＭ型ＡＰＤでは、増倍層で発生したホールが増倍層、電界緩和層、吸収層と走行するための走行時間が必要となり、高速特性に課題があった。また、ナローギャップ材料である光吸収層に印加される電界の精密な制御が必要であり、すなわち電界緩和層のドーピング濃度を精密に制御する必要があり、素子作製上の課題となっていた。

本発明の目的は、上記課題を同時に解決するためになされたものであって、その目的は、内部に利得を有する受光素子において、高速特性および高い信頼性を兼ね備えた半導体受光素子である。

請求項１に記載の発明は、半導体基板上にバッファ層、ｎ型半導体層、アンドープキャリア走行層、ｎ型電界制御層、アンドープ増倍層、ｐ型電界制御層、ｐ型光吸収層、ｐ型半導体キャップ層が順に積層された構造を有し、前記アンドープキャリア走行層および前記アンドープ増倍層は、入射光の波長に比べ組成波長の短い材料を用いて形成され、前記ｐ型光吸収層は、入射光の波長に比べ組成波長の長い材料を用いて形成されるものである。

上記構造では、アンドープキャリア走行層を厚くすることにより、素子容量の低減が可能であり、アンドープキャリア走行層は走行速度の早い電子のみが走行する為、走行時間の短縮が可能となり、高速応答が達成できる。また、光吸収層はｐ型であり、外部電界が印加されないため、トンネル電流が低減され、感度・信頼性向上が期待できる。

請求項２に記載の発明では、請求項１に記載の半導体光素子において、動作状態では、前記アンドープキャリア走行層と前記ｎ型電界制御層の界面での電界強度を３５０ＫＶ／ｃｍ以下にすることにより、アンドープキャリア走行層でのイオン化増倍雑音および増倍時間を低減する。また、前記ｐ型電界制御層と前記ｐ型光吸収層の界面での電界強度を２５０ＫＶ／ｃｍ以下にすることにより、トンネル暗電流の低減が可能となる。

請求項３に記載の発明では、請求項1に記載の半導体光素子において、前記ｐ型光吸収層が、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、又はＩｎＡｌＧａＡｓのいずれかを用いて形成されることを特徴とするため、光通信に利用されている波長帯１．３１μｍ〜１．５５μｍにおいて高い量子効率を得ることができる。

請求項４乃至請求項６に記載の発明では、ｐ型光吸収層においては、ドーピング濃度を変化させることにより、フェルミ順位の差異により内部電界を印加する。または、組成を変化させることによる、フェルミ順位の差異により内部電界を印加する。この内部電界は、発生した光キャリアのうち電子の走行を加速させる。このとき、ドーピング濃度、組成は成長により制御することが可能で、内部電界強度の精密な制御が可能である。

請求項７に記載の発明では、アンドープキャリア走行層にＩｎＰまたはＩｎＡｌＡｓを用いる。これにより、アンドープキャリア走行層に比較的高い電界が印加された場合でも、ワイドギャップ材料であるため暗電流が抑制される。また、ＩｎＰと格子整合するＩｎＡｌＧａＡｓまたはＩｎＧａＡｓＰを用いることも可能であるが、組成波長は入射光より短波長側にすることが重要であり、これにより、アンドープキャリア走行層でのキャリアの発生を抑制する。

請求項８に記載の発明では、アンドープ増倍層にはＩｎＰまたはＩｎＡｌＡｓを用いことにより、高電界印加状態でもトンネル暗電流が抑制され、イオン化増倍が生じる。また、アンドープ増倍層には入射光波長より組成波長の短いＩｎＡｌＧａＡｓまたはＩｎＧａＡｓＰを用いても良い。

請求項９乃至請求項１１に記載の発明では、請求項１乃至請求項8で説明した層構造は、素子の形状に依存せず、面入射タイプまたは導波型でも本発明の効果が確認できること示している。

請求項１２に記載の発明では、ｐ型電界制御層、p型光吸収層の間にアンドープ層を設けることとする。これにより、ｐ型電界制御層とp型光吸収層の間で伝導帯バンドの不連続部分に電界を印加することが可能となり、伝導帯バンド不連続に起因したキャリアのパイルアップを抑制することができる。

図５は、本発明の効果および構成の特徴を示すものである。基板５０１上に、アンドープキャリア走行層５０２、n型電界緩和層５０３、アンドープ増倍層５０４、ｐ型電界緩和層５０５、ｐ型濃度勾配光吸収層５０６、ｐ型キャップ層５０７が順に積層された構造である。図５は、動作状態での各層での電界強度分布であるn型電界緩和層５０３およびｐ型電界緩和層５０５のキャリア濃度を制御することにより、アンドープキャリア走行層５０２には２００ＫＶ／ｃｍ、アンドープ増倍層５０４には７００ＫＶ／ｃｍの電界が印加される。また、ｐ型濃度勾配光吸収層５０６にはドーピング濃度の差異によるフェルミ順位レベルの差異により内部電界が印加され、１０ＫＶ／ｃｍ以下程度の電界を制御性よく印加できる。以上の構造を有することにより、以下の効果が得られる。

第１の効果は、アンドープキャリア走行層を設けることにより素子容量の低減が可能となり、かつ、アンドープ増倍層に対してn型半導体側に上記層を設けることにより、増倍過程で発生した走行速度の速い電子のみがアンドープキャリア走行層を走行するため、走行時間を短くできる。

具体的には、図1の素子構造において、Ｗ１をアンドープキャリア走行層の厚さとし、Ｖ１をアンドープキャリア走行層の電子速度とし、Ｗ２をｎ型電界制御層の厚さとし、Ｖ２をｎ型電界制御層の電子速度とし、Ｗ３をアンドープ増倍層の厚さとし、Ｖ３をアンドープ増倍層のホール速度とし、Ｗ４をｐ型電界制御層の厚さとし、Ｖ４をｐ型電界制御層のホール速度、Ｗ５をｐ型濃度勾配光吸収層の厚さとし、Ｖ５をｐ型濃度勾配光吸収層の電子速度とすると、このとき３ｄＢ帯域は近似的に以下の数式１、数式２で表され、下記数式１、数式２において、システムで必要な増倍率に対して、下記ｆ_３ｄＢが最大値となるようなアンドープキャリア走行層の厚さとする。

ここで、Ｍは増倍率、ｋは増倍過程に伴う増倍時間に関する係数であり増倍率（Ｍ）の関数である。Ｒはシステムの終端抵抗であり定数である。

上記式において、ｆ_３ｄＢが最大値となるようにアンドープキャリア走行層厚を決定する。上記の式を定性的に説明すると、アンドープキャリア走行層を厚膜化した場合、素子容量が低減されるが、キャリア走行時間の増大を招く、逆にアンドープキャリア走行層を薄膜化した場合にキャリア走行時間が短縮されるが、素子容量の増大を招く、すなわち、アンドープキャリア走行層には、上記の関係から導かれる最適層厚が存在する。

第２の効果は、ナローギャップ材料で構成された光吸収層がｐ型であるため、外部電界が印加されず、暗電流低減・高信頼性が達成できる。

第３の効果は、素子の扱いやすさの向上がある。動作状態での増倍層の電界強度は、キャリア走行層がない場合、図1で示した層構造において、近似的に（Ｅ＝外部電圧／（増倍層厚＋電界緩和層厚））になる、一方、本特許のキャリア走行層がある場合には（Ｅ＝外部電圧／（増倍層厚＋電界緩和層厚＋キャリア走向層厚））となり、外部電圧に対する電界強度変化率が小さくなるため、増倍率の制御が容易になる。

次に、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
図１は、第１の実施の形態（本発明を適用した長波長帯用受光素子）の層構造を説明する図である。ｎ型ＩｎＰ基板１０１上に、ｎ型バッファ層１０２、アンドープＩｎＡｌＡｓキャリア走行層１０３、ｎ型ＩｎＡｌＡｓ電界緩和層１０４、アンドープＩｎＡｌＡｓ増倍層１０５、ｐ型ＩｎＡｌＡｓ電界緩和層１０６、ｐ型濃度勾配ＩｎＧａＡｓ吸収層１０７、ｐ型ＩｎＰキャップ層１０８を順次積層している。ｐ型濃度勾配ＩｎＧａＡｓ吸収層１０７のｐ型不純物濃度は、ｐ型ＩｎＡｌＡｓ電界緩和層１０６との界面からｐ型ＩｎＰキャップ層１０８との界面に向けてドーピング濃度が増加する。

本構造の動作原理および効果は、図５の電界強度分布で同様に説明される。外部電源によりアンドープ増倍層５０４には７００ＫＶ／ｃｍ以上、アンドープキャリア走行層５０２にはキャリア走行に必要な電界５０〜２００ＫＶ／ｃｍが印加され、ｐ型濃度勾配光吸収層５０６にはビルトインポテンシャルにより内部電界〜５ＫＶ／ｃｍが印加されている。本構造では、ナローバンドギャップで構成されたｐ型濃度勾配光吸収層５０６は空乏化しないため、高電界が印加されることがなく暗電流の抑制が可能となる。

さらに本発明では、高速性能についても優れた特性が得られる。高速性能を実現するためには、素子容量低減が必須であり、空乏層を厚くすることが望ましい。一方で空乏層の厚膜化はキャリア走行時間の増大をまねき高速性能を劣化させる。

本構造によれば、アンドープＩｎＡｌＡｓキャリア走行層１０３を厚膜化することにより容量の低減が可能で、かつ本発明に示すように配置したアンドープＩｎＡｌＡｓキャリア走行層１０３は、走行速度の速い電子のみが本層を走行するため、キャリア走行時間の増大に起因する高速応答性能の劣化を抑制することができ、高速特性が期待できる。

上記記述の実施の形態では、アンドープＩｎＡｌＡｓキャリア走行層１０３をＩｎＡｌＡｓで構成したが、ＩｎＰでも同様の効果が期待できる。さらには、入射光波長より組成波長が短波である４元混晶であっても良い。

（第２の実施の形態）
図６は本発明を用いた裏面入射メサ型ＡＰＤの斜視図である。図７は図６の受光領域の断面層構造である。図７の層構造について説明する。ｎ型ＩｎＰ基板７０１上に、n型ＩｎＰバッファ層７０２、アンドープＩｎＡｌＡｓキャリア走行層（以下、単に、「アンドープキャリア走行層」もしくは「キャリア走行層」という場合がある。）７０３、n型ＩｎＡｌＡｓ電界緩和層７０４、アンドープＩｎＡｌＡｓ増倍層（以下、単に、「増倍層」という場合がある。）７０５、ｐ型ＩｎＡｌＡｓ電界緩和層（以下、単に、「電界緩和層」という場合がある。）７０６、ｐ型濃度勾配ＩｎＧａＡｓ光吸収層７０７、ｐ型ＩｎＰキャップ層７０８、ｐ型ＩｎＧａＡｓコンタクト層７０９を順次積層している。図6に示すように、受光領域はメサ構造である。メサ直径は２０μｍである。図６においてｎ型ＩｎＰ基板６０２側から信号光（入射光）を入射させる。入射光が効率よくｎ型ＩｎＰ基板６０２に入射するように裏面にはＳｉＮからなるＳｉＮ ＡＲ膜６０１を形成する。メサ直上にはｐ型コンタクト電極６０３を設ける。ｎ型コンタクト領域６０４はエッチングにより露出させたｎ型ＩｎＰバッファ層上でコンタクトを取る。実装は、上記メサと整合する電極を有するセラミック基板などとバンプ実装をおこなう。

上記に示す裏面入射メサ型ＡＰＤについて、具体的に計算を行った。以下に使用したパラメータについて説明する。ｐ型濃度勾配ＩｎＧａＡｓ光吸収層７０７中でのｐ型不純物濃度は、ｐ型ＩｎＡｌＡｓ電界緩和層７０６との界面からｐ型ＩｎＰキャップ層７０８との界面に向けてドーピング濃度を増加させる。各層の厚さは、n型ＩｎＡｌＡｓ電界緩和層７０４が０．０３μｍ、アンドープＩｎＡｌＡｓ増倍層７０５が０．１５μｍ、ｐ型ＩｎＡｌＡｓ電界緩和層７０６が０．０５μｍ、ｐ型濃度勾配ＩｎＧａＡｓ光吸収層７０７が０．４μｍとした。素子容量は、ジャンクション容量および配線寄生容量を合算し０．０９ｐＦである。図８はこのときの、３ｄＢ−ｄｏｗｎ周波数帯域のアンドープＩｎＡｌＡｓキャリア走行層厚依存性である。計算は増倍率２および増倍率１０について行った。このとき、アンドープキャリア走行層厚０．５０μｍで最大の周波数特性を有し、増倍率２の場合には最大帯域２３ＧＨｚ、増倍率１０の場合には最大帯域１２ＧＨｚが得られることがわかる。アンドープキャリア走行層厚が０．５μｍより薄い場合には、容量制限で高速性能が劣化する。一方、アンドープキャリア走行層厚が０．５μｍ以上では、走行時間制限による劣化が見られる。上記に示すように、アンドープキャリア走行層厚には、キャリア走行時間と容量との関係から最適値が存在することがわかる。

キャリア走行層の別の利点として、素子の扱いやすさ向上があり、上記構造について説明する。動作状態での増倍層電界強度は、キャリア走行層がない場合、近似的に（増倍層電界強度＝外部電圧／（増倍層厚＋電界緩和層厚））になる。一方、本発明のキャリア走行層がある場合には（増倍層電界強度＝外部電圧／（増倍層厚＋電界緩和層厚＋キャリア走向層厚））となり、増倍層の外部電圧に対する電界強度変化率が小さくなるため、増倍率の精密な制御が容易になる。

図９は上記素子の電圧−増倍特性を計算した結果である。キャリア走行層を導入した場合、１５Ｖで増倍率３、２３．５Ｖで増倍率１０になり、電圧に対する増倍率の変化が緩やかであり、増倍特性の制御が容易となる。図１０は上記構造でキャリア走行層を導入しなかったときの電圧-増倍特性である。１２Ｖで増倍率３、１５Ｖで増倍率１０であり、電圧に対する増倍率の変化が大きく制御が困難であることがわかる。

上記実施の形態では、ｐ型濃度勾配ＩｎＧａＡｓ光吸収層７０７とｐ型ＩｎＡｌＡｓ電界緩和層７０６が隣接していたが、この間に伝導帯不連続を緩和するため、ｐ型ＩｎＡｌＧａＡｓを導入しても良い。さらに、伝導体不連続による電子パイルアップを防止するためアンドープ層を、ｐ型濃度勾配IｎＧａＡｓ光吸収層７０７とｐ型ＩｎＡｌＡｓ電界緩和層７０６の間に設け、伝導帯不連続を乗り越える為の電界を印加しても良い。

図１１はアンドープＩｎＡｌＧａＡｓ伝導帯不連続緩和層１１０５（組成波長１．２μｍ）を５０ｎｍを、ｐ型濃度勾配ＩｎＧａＡｓ光吸収層１１０６とｐ型ＩｎＡｌＡｓ電界緩和層１１０４との間に設けたときの層方向での電界強度分布である。電界は増倍率５での動作状態を示す。図１１のアンドープＩｎＡｌＧａＡｓ伝導帯不連続緩和層１１０５とｐ型ＩｎＡｌＡｓ電界緩和層１１０４との界面に電界を１００ＫＶ／ｃｍ程度印加できる。これにより、電子は伝導体の不連続を乗り越えることが可能となり、高速応答により適した構造となる。

（第３の実施の形態）
図１２は本発明を用いた第３の実施の形態である導波型ＡＰＤの構造である。ファイバとの結合効率を高める為、導波路幅が入射端で広いテーパ構造を採用した。入射光は吸収層と平行に入射し、光ガイド層１２０９、光吸収層１２０８、電界緩和層１２０７、増倍層１２０６、電界緩和層１２０５、キャリア走行層１２０４、光ガイド層１２０３からなる、導波領域を導波しながら吸収される。図１３は、本実施例の代表的な層構造である。Ｓ．Ｉ．（Semi-Insulator）−ＩｎＰ基板１３０１上に、ｎ型ＩｎＰバッファ層１３０２、ｎ型ＩｎＡｌＧａＡｓ光ガイド層１３０３、アンドープＩｎＡｌＡｓキャリア走行層１３０４、n型電界緩和層１３０５、アンドープＩｎＡｌＡｓ増倍層１３０６、ｐ型電界緩和層１３０７、ｐ型濃度勾配ＩｎＧａＡｓ光吸収層１３０８、ｐ型ＩｎＡｌＧａＡｓ光ガイド層１３０９、ｐ型ＩｎＰクラッド層１３１０を順次積層する。ｐ型濃度勾配ＩｎＧａＡｓ光吸収層１３０８はｐ型電界緩和層１３０７との界面からｐ型ＩｎＡｌＧａＡｓ光クラッド層１３０９との界面に向けてドーピング濃度を増加させる。

上記本実施の形態では、ｎ側にもｎ型ＩｎＡｌＧａＡｓ光ガイド層１３０３を設けたが、ｎ型ＩｎＧａＡｓ光ガイド層を設けなくても良い。しかる理由は、アンドープＩｎＡｌＡｓキャリア走行層１３０４、アンドープＩｎＡｌＡｓ増倍層１３０６が厚い場合には、ｎ型ＩｎＡｌＧａＡｓ光ガイド層１３０３に結合した光は、低屈折率であるアンドープＩｎＡｌＡｓキャリア走行層１３０４、アンドープＩｎＡｌＡｓ増倍層１３０６に阻まれ、ｐ型濃度勾配ＩｎＧａＡｓ吸収層１３０８への結合が妨げられるため、Ｓ．Ｉ．（Semi-Insulator）−ＩｎＰ基板１３０１側への放射モードになり、量子効率の低下を招くためである。具体的な層構造を図１４に示す。Ｓ．Ｉ．（Semi-Insulator）−ＩｎＰ基板１４０１上に、ｎ型ＩｎＰバッファ層１４０２、アンドープＩｎＡｌＡｓキャリア走行層１４０３、ｎ型ＩｎＡｌＡｓ電界緩和層１４０４、アンドープＩｎＡｌＡｓ増倍層１４０５、ｐ型ＩｎＡｌＡｓ電界緩和層１４０６、ｐ型濃度勾配ＩｎＧａＡｓ光吸収層１４０７、ｐ型ＩｎＡｌＧａＡｓ光ガイド層１４０８、ｐ型ＩｎＰクラッド層１４０９を順次積層する。図１５は図１４で記述された層で構成され構造の屈折率分布および、光導波を模式的にしたものである。屈折率の高いｐ型ＩｎＡｌＧａＡｓ光ガイド層１５０８に入射した光は上記層を導波しながら、より屈折率の高いｐ型濃度勾配ＩｎＡｌＧａＡｓ光吸収層１５０７に結合する。このため、Ｓ．Ｉ．−ＩｎＰ基板１５０１側への放射モードもなく、高い量子効率が得られる。

上記の実施の形態では、電界緩和層がＩｎＡｌＡｓで構成されているが、ＩｎＰであっても良い。

本発明及び第１の実施の形態の層構造を説明する図である。 従来のＳＡＭ型ＡＰＤを説明する図である。 従来のＡＰＤ動作状態の層方向での電界強度を説明する図である。 従来特許の特開２００５−８６１９２を説明する為の図である。 本特許における各層での電界強度を説明する図である。 第２の実施の形態を説明する為の図である。 第２の実施の形態を説明する図で層構造について説明した図である。 第２の実施の形態について、キャリア走行層厚と３ｄＢ−ｄｏｗｎ周波数特性の関係を計算した図である。 第２の実施の形態の層構造において、印加電圧と増倍率の関係について計算した図である。 第２の実施の形態について、キャリア走行層を導入しなかった場合の印加電圧と増倍率の関係について計算した図である。 第２の実施の形態について、アンドープ層を導入した場合の電界強度について計算した図である。 第３の実施の形態の導波路構造素子について説明した図である。 第３の実施の形態の層構造について説明した図である。 第３の実施の形態のｎ型ガイド層がない場合について説明した図である。 第３の実施の形態の光導波について説明した図である。

符号の説明

１０１ ｎ型ＩｎＰ基板
１０２ ｎ型バッファ層
１０３ アンドープＩｎＡｌＡｓキャリア走行層
１０４ ｎ型ＩｎＡｌＡｓ電界緩和層
１０５ アンドープＩｎＡｌＡｓ増倍層
１０６ ｐ型ＩｎＡｌＡｓ電界緩和層
１０７ ｐ型濃度勾配ＩｎＧａＡｓ光吸収層
１０８ ｐ型ＩｎＰキャップ層
２０１ ＩｎＰ基板
２０２ ｎ型ＩｎＰ層
２０３ アンドープＩｎＡｌＡｓ増倍層
２０４ ｐ型ＩｎＡｌＡｓ電界緩和層
２０５ アンドープＩｎＧａＡｓ光吸収層
２０６ ｐ型ＩｎＰキャップ層
４０１ ＩｎＰ基板
４０２ ｎ型ＩｎＰ層
４０３ アンドープ増倍層
４０４ ｐ型電界緩和層
４０５ アンドープキャリア走行層
４０６ ｐ型光吸収層
４０７ ｐ型キャップ層
５０１ 基板
５０２ アンドープキャリア走行層
５０３ n型電界緩和層
５０４ アンドープ増倍層
５０５ ｐ型電界緩和層
５０６ ｐ型濃度勾配光吸収層
５０７ ｐ型キャップ層
６０１ ＳｉＮ ＡＲ膜
６０２ ｎ型ＩｎＰ基板
６０３ ｐ型コンタクト電極
６０４ ｎ型コンタクト領域
６０５ ｎ電極
７０１ ｎ型ＩｎＰ基板
７０２ ｎ型ＩｎＰバッファ層
７０３ アンドープＩｎＡｌＡｓキャリア走行層
７０４ ｎ型ＩｎＡｌＡｓ電界緩和層
７０５ アンドープＩｎＡｌＡｓ増倍層
７０６ ｐ型ＩｎＡｌＡｓ電界緩和層
７０７ ｐ型濃度勾配ＩｎＧａＡｓ光吸収層
７０８ ｐ型ＩｎＰキャップ層
７０９ ｐ型ＩｎＧａＡｓコンタクト層
１１０１ アンドープＩｎＡｌＡｓキャリア走行層
１１０２ ｎ型電界緩和層
１１０３ アンドープＩｎＡｌＡｓ増倍層
１１０４ ｐ型ＩｎＡｌＡｓ電界緩和層
１１０５ アンドープＩｎＡｌＧａＡｓ伝導帯不連続緩和層
１１０６ ｐ型濃度勾配ＩｎＧａＡｓ光吸収層
１２０１ ＳｉＮ膜
１２０２ ＩｎＰ基板
１２０３ 光ガイド層
１２０４ キャリア走行層
１２０５ 電界緩和層
１２０６ 増倍層
１２０７ 電界緩和層
１２０８ 光吸収層
１２０９ 光ガイド層
１２１０ ポリイミド
１２１１ ｐ型電極
１２１２ ｎ型電極
１３０１ Ｓ．Ｉ．−ＩｎＰ基板
１３０２ ｎ型ＩｎＰバッファ層
１３０３ ｎ型ＩｎＡｌＧａＡｓガイド層（４元化合物）
１３０４ アンドーブＩｎＡｌＡｓキャリア走行層
１３０５ ｎ型電界緩和層
１３０６ アンドーブＩｎＡｌＡｓ増倍層
１３０７ ｐ型電界緩和層
１３０８ ｐ型濃度勾配ＩｎＧａＡｓ吸収層
１３０９ ｐ型ＩｎＡｌＧａＡｓガイド層（４元化合物）
１３１０ ｐ型ＩｎＰクラッド層
１４０１ Ｓ．Ｉ．−ＩｎＰ基板
１４０２ ｎ型ＩｎＰバッファ層
１４０３ アンドープＩｎＡｌＡｓキャリア走行層
１４０４ ｎ型ＩｎＡｌＡｓ電界緩和層
１４０５ アンドープＩｎＡｌＡｓ増倍層
１４０６ ｐ型ＩｎＡｌＡｓ電界緩和層
１４０７ ｐ型濃度勾配ＩｎＧａＡｓ光吸収層
１４０８ ｐ型ＩｎＡｌＧａＡｓ光ガイド層
１４０９ ｐ型ＩｎＰクラッド層
１５０１ Ｓ．Ｉ．−ＩｎＰ基板
１５０２ ｎ型ＩｎＰバッファ層
１５０３ アンドープＩｎＡｌＡｓキャリア走行層
１５０４ ｎ型電界緩和層
１５０５ アンドープＩｎＡｌＡｓ増倍層
１５０６ ｐ型電界緩和層
１５０７ ｐ型濃度勾配ＩｎＧａＡｓ光吸収層
１５０８ ｐ型ＩｎＡｌＧａＡｓ光ガイド層
１５０９ ｐ型ＩｎＰクラッド層

Claims (13)

1. 半導体基板上に、バッファ層、ｎ型半導体層、アンドープキャリア走行層、ｎ型電界制御層、アンドープ増倍層、ｐ型電界制御層、ｐ型光吸収層、ｐ型半導体キャップ層が順に積層された構造を有し、
   前記アンドープキャリア走行層および前記アンドープ増倍層は、入射光の波長より、組成波長が短い材料を用いて形成され、前記ｐ型光吸収層は、入射光の波長より、組成波長の長い材料を用いて形成されることを特徴とする半導体光素子。
2. 請求項１に記載の半導体光素子おいて、
   動作状態では、前記アンドープキャリア走行層と前記ｎ型電界制御層の界面での電界強度が３５０ＫＶ／ｃｍ以下であり、前記ｐ型電界制御層と前記ｐ型光吸収層の界面での電界強度が２５０ＫＶ／ｃｍ以下であることを特徴とする半導体光素子。
3. 請求項1に記載の半導体光素子において、
   前記ｐ型光吸収層が、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、又はＩｎＡｌＧａＡｓのいずれかを用いて形成されることを特徴とする半導体光素子。
4. 請求項３に記載の半導体光素子において、
   前記ｐ型光吸収層は、前記ｐ型電界制御層側から前記ｐ型半導体キャップ層に向けて、ドーピング濃度が増加する濃度勾配構造を有することを特徴とする半導体光素子。
5. 請求項３に記載の半導体光素子において、
   前記ｐ型光吸収層は、ｐ型電界制御層側からｐ型半導体キャップ層に向けて、組成波長が連続的または階段状に短波長化することを特徴とする半導体光素子。
6. 請求項３に記載の半導体光素子において、
   前記ｐ型光吸収層は、前記ｐ型電界制御層側から前記ｐ型半導体キャップ層に向けて、ドーピング濃度が増加する濃度勾配構造を有し、かつ、ｐ型電界制御層側からｐ型半導体キャップ層に向けて、組成波長が連続的または階段状に短波長化することを特徴とする半導体光素子。
7. 請求項１に記載の半導体光素子において、
   前記アンドープキャリア走行層は、ＩｎＰ、ＩｎＡｌＡｓ、ＩｎＰと格子整合するＩｎＡｌＧａＡｓ、又はＩｎＧａＡｓＰのうち少なくともいずれか１つを用いて形成され、かつ、前記アンドープキャリア走行層が前記ＩｎＡｌＧａＡｓまたは前記ＩｎＧａＡｓＰを用いて形成された場合には、組成波長は、入射光より短波長側であることを特徴とする半導体光素子。
8. 請求項１に記載の半導体光素子において、
   前記アンドープ増倍層は、ＩｎＰ、ＩｎＡｌＡｓ、ＩｎＰと格子整合するＩｎＡｌＧａＡｓ、又はＩｎＧａＡｓＰのうち少なくともいずれか１つを用いて形成され、かつ、前記アンドープ増倍層が前記ＩｎＡｌＧａＡｓまたは前記ＩｎＧａＡｓＰを用いて形成された場合には、組成波長は、入射光より短波長側であることを特徴とする半導体光素子。
9. 請求項１乃至請求項８のいずれか一項に記載の半導体受光素子において、
   前記半導体光素子の形状がメサ形状を有し、かつ、請求項１に記載の各層を有することを特徴とする半導体光素子。
10. 請求項９に記載の半導体光素子において、
    前記入射光が前記ｐ型光吸収層とほぼ垂直に入射することを特徴とする半導体光素子。
11. 請求項９に記載の半導体光素子において、
    前記入射光が前記ｐ型光吸収層に平行または斜めから入射するメサ型構造であることを特徴とする半導体光素子。
12. 請求項１に記載の半導体光素子において、
    前記ｐ型電界制御層、前記ｐ型光吸収層の間にアンドープ層を設けることを特徴とする半導体光素子。
13. 請求項１乃至請求項１２のいずれか一項に記載の半導体光素子を用いた受光モジュールおよびその装置。