JP6121343B2

JP6121343B2 - アバランシ・フォトダイオード

Info

Publication number: JP6121343B2
Application number: JP2014020160A
Authority: JP
Inventors: 哲一郎大野
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2014-02-05
Filing date: 2014-02-05
Publication date: 2017-04-26
Anticipated expiration: 2034-02-05
Also published as: JP2015149332A

Description

本発明は、光通信などで受光素子として用いられるアバランシ・フォトダイオードに関するものである。

アバランシ・フォトダイオード（Avalanche Photodiode；ＡＰＤ）は、素子自体が増幅機能を有していることから、光計測用や光通信用の高感度の受光素子として広く用いられている。また、大容量長距離光通信に用いられる長波長帯のＡＰＤには、化合物半導体を用いたヘテロ接合型のＳＡＣＭ (Separated Absorption Charge and Multiplication) 構造が採用されている。このＳＡＣＭ構造は、アバランシ層（なだれ増倍領域）と光吸収層（光電変換層）とを機能的に分離独立させるとともに、光吸収層となだれ増倍領域の間に電界制御のための電荷層（電界制御層）を導入して電界の制御性を上げることにより、雑音の原因となる暗電流を低減させている。

アバランシ・フォトダイオードに求められる主要な性能の指標は、応答速度，受光感度，および増倍率である。応答速度および受光感度は相互に関連しており、一部トレードオフの関係にある。以下に簡単に説明する。

アバランシ・フォトダイオードに光が入射すると、入射光は光吸収層内で電子・正孔対を形成し、これらの電子と正孔が層内で分離し、電子はカソード側へと移動し、正孔はアノード側へと移動する（光吸収層内のキャリア走行；第１過程）。

電子注入型のアバランシ・フォトダイオードの場合、光吸収層のカソード側に配置されたアバランシ層に電子が注入され、なだれ増倍を引き起こす（なだれ増倍；第２過程）。

なだれ増倍により発生した電子と正孔は、各々カソード側、アノード側へ移動（増倍キャリアの走行；第３過程）し、電極を介して外部の電子回路に電流が流れる。

応答速度は、上述した第１，第２，第３の３つの過程と、ダイオードとしてのＣＲ時定数（Ｃはダイオードの素子容量、Ｒは素子抵抗）によって決定される。

次に、光吸収層内のキャリア走行時間、受光感度とＣＲ時定数について説明する。面型のアバランシ・フォトダイオードの場合、光吸収層が厚くなると、層内でのキャリア走行時間が長くなるために、応答速度が低下する。一方、光吸収層が厚いほど活性域で光を充分に吸収することができるようになるため、受光感度は高くなる。従って、面型アバランシ・フォトダイオードでは、応答速度と受光感度とは、光吸収層厚を介してトレードオフの関係にあり、これらの間のバランスをとることが重要である。

上述したトレードオフによる制約を緩和する手段として、光の伝搬方向に対してキャリアの走行方向を垂直にし、薄い光吸収層でも高い受光感度が得られる導波型のアバランシ・フォトダイオードが提案されている。導波型アバランシ・フォトダイオードでは、光吸収層が薄くても光が光吸収層に沿って伝搬しながら吸収されるため、速い応答速度を保ちつつ高い受光感度を実現することができる。

また、導波路型の中で、半導体によるコアより構成した光導波路（半導体導波路）上にアバランシ・フォトダイオード構造を積層した装荷型アバランシ・フォトダイオードも提案されている。この装荷型アバランシ・フォトダイオードは、半導体光回路との集積に適するとともに、入力端面への電流集中がないため、端面入射型の導波型アバランシ・フォトダイオードに比べて特に耐入力性に優れるという特徴を有している。

一方で、走行時間とともにアバランシ・フォトダイオードの応答速度を制限する要因としてＣＲ時定数がある。このＣＲ時定数を決定する素子容量Ｃは、接合面積に比例し、空乏層厚に反比例する。上述したＳＡＣＭ構造を半導体導波路上に積層した一般的な装荷型アバランシ・フォトダイオードでは、空乏層厚は、光吸収層，電荷層，および増倍層の厚さの合計と同程度になる。

なお、なだれ増倍時間も、アバランシ・フォトダイオードの応答速度に大きく影響する。アバランシ・フォトダイオードでは、高電界により加速された高エネルギーのキャリアが格子に衝突し、電子・正孔対を発生し、発生した電子あるいは正孔が再度高電界により加速され格子と衝突、イオン化するという形で、衝突イオン化を繰り返すことによって電流が増倍される。

このため、増倍率を大きくしようとすると、その分、衝突イオン化の回数を増やす必要があり、増倍時間が長くなる。従って、アバランシ・フォトダイオードの増倍率（利得）と増倍時間は、トレードオフの関係にある。このため、アバランシ・フォトダイオードの増倍性能をあらわす指標として、増倍率のみでなく、増倍利得（Gain）と素子の帯域（Band width）の積であるＧＢ積を用いることが多い。ＧＢ積は、増倍層を構成する材料や増倍層の厚さにより決定され、長波長帯のアバランシ・フォトダイオードでは、高いＧＢ積が得られるＩｎＰあるいはＩｎＡｌＡｓより増倍層を構成することが多い。

次に、なだれ増倍により発生した増倍キャリアの走行について説明する。なだれ増倍により発生した電子はカソード側へ移動し、正孔はアノード側へ移動する。ここで、上述した一般的な装荷型アバランシ・フォトダイオードでは、光吸収層側に戻ってきたキャリアは、空乏化した光吸収層全体をドリフトにより通過しなければ電極へと到達できない。例えば、電子注入型の従来のアバランシ・フォトダイオードでは、増倍により発生した正孔がドリフトにより光吸収層を通過してアノードに到達する必要がある。

特開平１０−２３３５２４号公報特許第４０６１０５７号公報

しかしながら、正孔の飽和速度は電子の飽和速度より一桁小さいため、正孔がアノードに達するには、上記第１過程の光吸収層内で発生した電子が増倍層に到達するより多くの時間を要し、全体としての素子応答速度を下げてしまう。

これに対し、光吸収層厚を薄くすれば、増倍で発生したキャリアの光吸収層走行時間は短くすることができる。しかしながら、空乏層厚が小さくなるため、ＣＲ時定数を充分に下げることができず、やはり応答速度を向上させることが困難である。この場合、素子の接合面積を小さくしてＣＲ時定数を下げることにより応答速度を上げることもできるが、電流密度が高くなり耐入力性が劣化してしまう。さらに、光吸収層が薄くなるので、同じ素子長では受光感度が低下してしまう。

上述したように、従来の装荷型アバランシ・フォトダイオードでは、増倍により発生したキャリアがドリフトによって光吸収層を通過して電極に到達する時間が無視できないため、耐入力性および受光感度などを低下させることなく増倍動作時の素子応答速度を向上させることが困難であるという問題があった。

本発明は、以上のような問題点を解消するためになされたものであり、耐入力性および受光感度などを低下させることなく装荷型アバランシ・フォトダイオードの応答速度を向上させることを目的とする。

本発明に係るアバランシ・フォトダイオードは、基板の上に形成された化合物半導体からなる下部クラッド層と、下部クラッド層の上に形成された化合物半導体からなるコア層と、コア層の上に形成され、ｎ型とされた化合物半導体からなるｎ型電界制御層と、ｎ型電界制御層の上に形成された化合物半導体からなるなだれ増倍層と、なだれ増倍層の上に形成され、ｐ型とされた化合物半導体からなるｐ型電界制御層と、ｐ型電界制御層の上に接して形成され、ｐ型とされた化合物半導体からなる光吸収層と、コア層より基板側に形成され、ｎ型とされた化合物半導体からなるｎ型コンタクト層と、光吸収層の上に形成され、ｐ型とされた化合物半導体からなるｐ型コンタクト層とを備え、光吸収層は、動作時に電荷中性条件が保たれる不純物濃度とされ、光吸収層は、ｐ型電界制御層に近いほど低い不純物濃度とされている。なお、コア層とｎ型電界制御層との間に形成された化合物半導体からなる電子走行層を備えるようにしてもよい。

以上説明したことにより、本発明によれば、耐入力性および受光感度などを低下させることなく装荷型アバランシ・フォトダイオードの応答速度が向上するという優れた効果が得られる。

図１Ａは、本発明の実施の形態におけるアバランシ・フォトダイオードの構成を示す断面図である。図１Ｂは、本発明の実施の形態におけるアバランシ・フォトダイオードの構成を示す断面図である。

以下、本発明の実施の形態について図を参照して説明する。図１Ａ，図１Ｂは、本発明の実施の形態におけるアバランシ・フォトダイオードの構成を示す断面図である。このアバランシ・フォトダイオードは、いわゆる装荷型であり、図１Ａは、光の導波方向に垂直な断面を示し、図１Ｂは、光の導波方向に平行な断面を示している。

このアバランシ・フォトダイオードは、まず、基板１０１の上に、ｎ型コンタクト層１０２、下部クラッド層１０３、コア層１０４、電子走行層１０５、ｎ型電界制御層１０６、なだれ増倍層１０７、ｐ型電界制御層１０８、光吸収層１０９、ｐ型コンタクト層１１０を備える。また、このアバランシ・フォトダイオードは、ｐ型コンタクト層１１０に接続するアノード電極１１１，ｎ型コンタクト層１０２に接続するカソード電極１１２を備える。

基板１０１は、半絶縁性のＩｎＰから構成されていればよい。下部クラッド層１０３は、基板１０１の上に形成され、例えばノンドープのＩｎＰなどの、化合物半導体から構成されている。コア層１０４は、下部クラッド層１０３の上に形成され、例えばＩｎＧａＡｓＰなどの、化合物半導体から構成されている。電子走行層１０５は、コア層１０４の上に形成され、例えばノンドープのＩｎＰなどの、化合物半導体から構成されている。実施の形態において、電子走行層１０５は、コア層１０４に対して上部クラッドとして機能する。

ｎ型電界制御層１０６は、電子走行層１０５の上に形成され、例えばｎ型のＩｎＰなどの、ｎ型とされた化合物半導体から構成されている。なだれ増倍層１０７は、ｎ型電界制御層１０６の上に形成され、例えばノンドープのＩｎＰ，ＩｎＡｌＡｓなどの、化合物半導体から構成されている。ｐ型電界制御層１０８は、なだれ増倍層１０７の上に形成され、例えば、ｐ型のＩｎＰなど、ｐ型とされた化合物半導体から構成されている。

光吸収層１０９は、ｐ型電界制御層１０８の上に形成され、ｐ型のＩｎＧａＡｓなど、ｐ型とされた化合物半導体から構成されている。加えて、光吸収層１０９の層厚方向の少なくとも一部は、動作時に電荷中性条件が保たれる不純物濃度とされている。また、光吸収層１０９は、ｐ型電界制御層１０８に近いほど低い不純物濃度とされている。

ｎ型コンタクト層１０２は、コア層１０４より基板１０１側に形成され、例えばｎ型のＩｎＰなど、ｎ型とされた化合物半導体から構成されている。また、ｐ型コンタクト層１１０は、光吸収層１０９の上に形成され、例えばｐ型のＩｎＧａＡｓなど、ｐ型とされた化合物半導体から構成されている。

なお、光吸収層１０９は、対象とする光を吸収する範囲のバンドギャップエネルギーとされていればよく、他の層は、対象とする光を吸収しない範囲のバンドギャップエネルギーとされていればよい。また、当然ではあるが、コア層１０４は、これを挟む上下の層とは、異なる屈折率とされている。実施の形態では、下部クラッド層１０３および電子走行層１０５が、コア層１０４とは異なる屈折率とされている。なお、動作時に空乏化する領域１３１は、なだれ増倍層１０７、ｎ型電界制御層１０６、電子走行層１０５に加え、コア層１０４の少なくとも一部となる。

ここで、下部クラッド層１０３、コア層１０４、電子走行層１０５、ｎ型電界制御層１０６、なだれ増倍層１０７、ｐ型電界制御層１０８、光吸収層１０９、ｐ型コンタクト層１１０は、メサ領域１２１においていわゆるメサ形状とされている。また、メサ領域１２１の両脇の電極形成領域１２２において、ｎ型コンタクト層１０２の上にカソード電極１１２が形成されている。

また、メサ領域１２１は、図１Ｂに示すように、受光領域１２３および光導波領域１２４を備える。受光領域１２３においては、ｐ型電界制御層１０８、光吸収層１０９、ｐ型コンタクト層１１０があり、光導波領域１２４には、ｐ型電界制御層１０８、光吸収層１０９、ｐ型コンタクト層１１０が形成されていない。また、光導波領域１２４の導波路端面には、効率的に光を入射するため反射防止膜１１３が形成されている。

次に、実施の形態１におけるアバランシ・フォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板１０１の上に、ｎ型の不純物が導入されたｎ−ＩｎＰ層（ｎ型コンタクト層１０２）、ノンドープのＩｎＰ層（下部クラッド層１０３）、ノンドープのＩｎＧａＡｓＰ層（コア層１０４）、ノンドープのＩｎＰ層（電子走行層１０５）、ｎ型の不純物が導入されたｎ−ＩｎＰ層（ｎ型電界制御層１０６）、ノンドープのＩｎＰ層（なだれ増倍層１０７）、ｐ型の不純物が導入されたｐ−ＩｎＰ層（ｐ型電界制御層１０８）、ｐ型の不純物が導入されたｐ−ＩｎＧａＡｓ層（光吸収層１０９）、およびｐ型の不純物がより高濃度に導入されたｐ⁺−ＩｎＧａＡｓ層（ｐ型コンタクト層１１０）を、これらの順にエピタキシャル成長させて積層する。これらは、よく知られた有機金属気相成長法により形成すればよい。また、ｎ型の層は、例えばＳｉを不純物とし、ｐ型の層は、例えばＺｎを不純物とすればよい。

ここで、光吸収層１０９となるｐ−ＩｎＧａＡｓ層においては、素子として形成された状態で動作させた状態で、電荷中性条件が保たれる状態、言い換えると、ｐ型として機能する状態が保たれる不純物濃度が、少なくとも層厚方向に一部に存在するものとする。また、このｐ−ＩｎＧａＡｓ層（光吸収層１０９）は、ｐ型電界制御層１０８となるｐ−ＩｎＰ層に近いほど低い不純物濃度に形成する。

次に、公知のリソグラフィー技術およびエッチング技術（例えばウエットエッチング）により、最上層より、ｐ⁺−ＩｎＧａＡｓ層，ｐ−ＩｎＰ層，およびｐ−ＩｎＧａＡｓ層をパターニングし、まず、図１Ｂに示すように、受光領域１２３に、ｐ型電界制御層１０８，光吸収層１０９，ｐ型コンタクト層１１０を残す。また、公知のリソグラフィー技術およびエッチング技術（例えばウエットエッチング）により、図１Ａに示すように、メサ領域１２１に、下部クラッド層１０３，コア層１０４，電子走行層１０５，ｎ型電界制御層１０６，なだれ増倍層１０７，ｐ型電界制御層１０８，光吸収層１０９，ｐ型コンタクト層１１０が積層したメサ構造を形成する。メサ領域１２１は、ｐ型電界制御層１０８，光吸収層１０９，ｐ型コンタクト層１１０のある受光領域１２３と、これらのない光導波領域１２４とを備える。

次に、上述したメサ構造の形成により露出した電極形成領域１２２のｎ型コンタクト層１０２上に、カソード電極１１２を形成し、また、ｐ型コンタクト層１１０の上にアノード電極１１１を形成する。各電極は、チタン層／白金層／チタン層の３層構造とし、各半導体層にオーミック接続していればよい。また、光導波領域１２４の導波路端面には、反射防止膜１１３を形成する。

本実施の形態におけるアバランシ・フォトダイオードは、アノード電極１１１およびカソード電極１１２の間に適切な逆方向のバイアス電圧を印加すると、なだれ増倍層１０７、ｎ型電界制御層１０６、電子走行層１０５が空乏化し、コア層１０４の少なくとも一部が空乏化するとともに、なだれ増倍層１０７でなだれ増倍が起きる動作可能状態となる。

上述した動作状態で、光導波領域１２４の反射防止膜１１３が形成されている入射端面より光が入射されると、導波路領域１２４を伝搬して受光領域１２３に入射する。このようにして光が入射した光吸収層１０９では、電子・正孔対が発生する。光入射によって発生した電子・正孔対のうち電子は、光吸収層１０９のドーピングの濃度勾配によって生じた擬電界によってカソード側へとドリフトし、なだれ増倍層１０７へ注入される。

一方の正孔は、ｐ型とされている光吸収層１０９における多数キャリアであるので、非常に高速で誘電緩和され、素子の動作速度にはほとんど影響を及ぼさない。また、上述したようになだれ増倍層１０７へ注入された電子は、高電界のなだれ増倍層１０７中でなだれ増倍を引き起こし、印加バイアス電圧での増倍率に相当する電子と正孔を発生する。この増倍に要する時間は、便宜的に、なだれ増倍層１０７を構成する材料、およびなだれ増倍層１０７の厚さにより決定される一定の値、すなわちＧＢ積によって規定されると考えてよい。

増倍によって発生した電子と正孔は、各々カソード側、アノード側へ向かって移動する。実施の形態では、光吸収層１０９が電荷中性条件を保っているため、増倍により発生した正孔が、なだれ増倍層１０７より移動して光吸収層１０９に到達した時点で、誘電緩和時間で高速に緩和される。このため、従来の装荷型アバランシ・フォトダイオードのように、増倍により発生した正孔がドリフトにより光吸収層を通過してカソード電極に到達する走行時間を考慮する必要がなく、増倍動作時の素子応答速度を向上させることができる。

一方、増倍により発生した電子は、ｎ型電界制御層１０６を介し、いずれもノンドープの電子走行層１０５、コア層１０４、下部クラッド層１０３をドリフトにより輸送され、カソード電極１１２を介して外部回路に電流として出力される。これら３層の電子のドリフト速度は、正孔のドリフト速度よりおよそ一桁大きいので、各々適切な層厚を設定すれば素子応答速度を大幅に減少させることはない。

また、上述したように動作する中で、本実施の形態では、なだれ増倍層１０７、ｎ型電界制御層１０６、電子走行層１０５が空乏化し、またコア層１０４の少なくとも一部が空乏化するので、空乏層幅が拡大し、光吸収層１０９をｐ型としたことによる空乏層厚の減少を補い、従来の装荷型アバランシ・フォトダイオードと同等のＣＲ時定数を維持することができる。

以下、実施例を用いてより詳細に説明する。

［実施例］
以下では、光吸収層１０９の層厚をＷ_a＝０.５μｍとし、またＧＢ積＝３００ＧＨｚとし、増倍率を８で動作させた場合を考え、実施の形態におけるアバランシ・フォトダイオードの帯域を計算し、従来の装荷型アバランシ・フォトダイオードと比較する。なお、ここでは、電子走行層１０５の層厚を、光吸収層１０９と同程度に設定することによって、本発明の実施の形態におけるアバランシ・フォトダイオードの空乏層厚を、従来の装荷型アバランシ・フォトダイオードと同程度にできるので、ＣＲ時定数の影響を無視し、キャリアの走行帯域のみを比較する。

実施の形態におけるアバランシ・フォトダイオードでは、ノンドープとしている電子走行層１０５の層厚を０.１５μｍとし、コア層１０４の層厚を０.２５μｍとし、トータルの電子走行層厚Ｗ_c＝０.４μｍとした。また、下部クラッド層１０３をｎ型にドーピングされたＩｎＰから構成し、ｎ型コンタクト層１０２の機能を兼ねた構成とした。また、光吸収層１０９においては、ｐ型コンタクト層１１０の側からｐ型電界制御層１０８に向けて、６０倍の濃度勾配で不純物濃度が減少するようドーピングするものとした。

まず、実施の形態におけるアバランシ・フォトダイオードのキャリア走行時間を計算した結果について説明する。層厚０.５μｍとした光吸収層１０９に６０倍の濃度勾配を設けることにより、約２ｋＶ／ｃｍの擬電界が発生し、光吸収層１０９での電子走行時間に対応するｆ_3dB帯域は、別途計算した結果から「ｆ_3dB＝５１．６ＧＨｚ」となる。また、多数キャリアである正孔は、高速で誘電緩和するので、トータルのキャリア走行時間に影響を及ぼさない。

この電子が光吸収層１０９からなだれ増倍層１０７に注入されると、高電界のなだれ増倍層１０７中でなだれ増倍を引き起こし、印加バイアス電圧での増倍率に相当する電子と正孔を発生する。増倍時間に対応する走行帯域は、ＧＢ積３００ＧＨｚを増倍率８で割った値、すなわち３７．５ＧＨｚと考えればよい。

前述のように、増倍により発生した正孔は、光吸収層１０９に到達した時点で、誘導緩和時間で高速に緩和されるため、走行時間としては考慮する必要がない。

一方、増倍により発生した電子は、光吸収層１０９から電子走行層１０５に注入される。Ｗ_c＝０.４μｍの距離を走行した場合のキャリア走行時間に対応するｆ_3dB帯域は、「ｆ_3dB＝２．４ｖ_e／（２πＷ_c）」の式から、走行層中の電子速度をｖ_e＝２×１０⁷ｃｍ／ｓとして、ｆ_3dB＝１９１ＧＨｚとなる。なお、ここでは、前述したように、電子走行層１０５およびコア層１０４を合わせて走行層としており、また、この走行層が全てＩｎＧａＡｓＰより構成されているものとして計算を近似している。

「（１／ｆ_3dB ²）_total＝Σ（１／ｆ_3dB ²）」の関係から、電子と正孔の両方を考慮した走行帯域は３０ＧＨｚと計算される。

一方、光吸収層をノンドープとして構成したＳＡＣＭ構造を半導体導波路上に積層した装荷型アバランシ・フォトダイオードでは、光吸収層におけるホール走行時間に対応するｆ_3dB帯域は、「ｆ_3dB＝３．５ｖ_h／（２πＷ_a）」となるので、ＩｎＧａＡｓからなる光吸収層中のホール速度をｖ_h＝５×１０⁶ｃｍ／ｓとして、ｆ_3dB＝５５．７ＧＨｚとなる。光吸収層中での電子の走行帯域は、正孔の走行帯域に比べて一桁程度大きいので、電子と正孔の両方を考慮した走行帯域は、近似的に、正孔の走行帯域ｆ_3dB＝５５．７ＧＨｚと等しいと考えてよい。

増倍時間に対応する走行帯域は、実施の形態におけるアバランシ・フォトダイオードと同じく、ＧＢ積３００ＧＨｚを増倍率８で割った値、すなわち３７．５ＧＨｚと考えればよい。

従来の光吸収層をノンドープとした装荷型アバランシ・フォトダイオードの場合、前述のように増倍により発生した正孔が、ドリフトにより光吸収層を通過してカソード電極に到達する走行時間を考慮する必要がある。なだれ増倍層で発生して光吸収層端より注入された正孔の走行時間に対応するｆ_3dB帯域は、「ｆ_3dB＝２．４ｖ_h／（２πＷ_a）」となるので、ＩｎＧａＡｓからなる光吸収層中のホール速度をｖ_h＝５×１０⁶ｃｍ／ｓとして、ｆ_3dB＝３８．２ＧＨｚとなる。「（１／ｆ_3dB ²）_total＝Σ（１／ｆ_3dB ²）」の関係から、電子と正孔の両方を考慮した走行帯域は２４．１ＧＨｚと計算される。

上述の計算結果から明らかなように、実施の形態における装荷型アバランシ・フォトダイオードでは、増倍率８での増倍動作時に、従来例に比べて５．９ＧＨｚの帯域増大効果が得られる。また、光吸収層の層厚を０.４μｍとした場合に同様の計算を行うと、実施の形態では３３．１ＧＨｚとなり、従来例では２７．２ＧＨｚとなり、帯域増大効果は同じく５．９ＧＨｚとなる。また、光吸収層の層厚を０.６μｍの場合では、実施の形態では２６．３ＧＨｚとなり、従来例では２１．５ＧＨｚとなり、帯域増大効果は４．８ＧＨｚとなる。光吸収層の層厚が大きくなるほど帯域増大効果は減るが、この範囲では有効である。

以上に説明したように、本発明によれば、光吸収層をｐ型としたので、耐入力性および受光感度などを低下させることなく装荷型アバランシ・フォトダイオードの応答速度が向上する

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、上述した実施の形態の説明では、光導波領域１２４をハイメサ型の導波路構造としたが、埋め込み型やリッジ型の導波路とし、受光領域１２３と直接バットジョイント（突き合わせ接合）により光結合させてもよい。また、遷移領域を設け、埋め込み型やリッジ型の導波路からハイメサ型導波路に変換し、上述した実施の形態の説明のように受光領域１２３に結合してもよいことはいうまでもない。

また、例えば、上述した実施の形態の説明では、受光領域１２３において、電子走行層を用いるようにしたが、これに限るものではなく、電子走行層を用いずに構成してもよい。この場合、コア層の上には、ｎ型電界制御層が配置されることになり、ｎ型電界制御層およびなだれ増倍層により上部クラッドを構成すればよい。

また、上述では、ＩｎＰ系などのＩＩＩ−Ｖ族化合物半導体を各層の材料として用いた例について説明したが、これに限るものではなく、他の半導体材料を組み合わせるようにしてもよい。例えば、窒化物半導体を用いることも可能である。

１０１…基板、１０２…ｎ型コンタクト層、１０３…下部クラッド層、１０４…コア層、１０５…電子走行層、１０６…ｎ型電界制御層、１０７…なだれ増倍層、１０８…ｐ型電界制御層、１０９…光吸収層、１１０…ｐ型コンタクト層、１１１…アノード電極、１１２…カソード電極、１１３…反射防止膜、１２１…メサ領域、１２２…電極形成領域、１２３…受光領域、１２４…光導波領域。

Claims

基板の上に形成された化合物半導体からなる下部クラッド層と、
前記下部クラッド層の上に形成された化合物半導体からなるコア層と、
前記コア層の上に形成され、ｎ型とされた化合物半導体からなるｎ型電界制御層と、
前記ｎ型電界制御層の上に形成された化合物半導体からなるなだれ増倍層と、
前記なだれ増倍層の上に形成され、ｐ型とされた化合物半導体からなるｐ型電界制御層と、
前記ｐ型電界制御層の上に接して形成され、ｐ型とされた化合物半導体からなる光吸収層と、
前記コア層より前記基板側に形成され、ｎ型とされた化合物半導体からなるｎ型コンタクト層と、
前記光吸収層の上に形成され、ｐ型とされた化合物半導体からなるｐ型コンタクト層と
を備え、
前記光吸収層は、動作時に電荷中性条件が保たれる不純物濃度とされ、
前記光吸収層は、前記ｐ型電界制御層に近いほど低い不純物濃度とされていることを特徴とするアバランシ・フォトダイオード。
請求項１記載のアバランシ・フォトダイオードにおいて、
前記コア層と前記ｎ型電界制御層との間に形成された化合物半導体からなる電子走行層を備えることを特徴とするアバランシ・フォトダイオード。