JP2007235936A - 無線受信装置および無線受信方法 - Google Patents

Abstract

【課題】高速かつ信頼性の高い同期を確立する無線受信装置および無線受信方法を提供すること。
【解決手段】ＩＲ受信機１００に、受信パルス信号と第１パルステンプレートとの相関をとる相関器１５４と、この相関結果に応じ第１同期（粗い同期）成否を判定し、第１同期が未達のときに受信パルス信号と第１パルステンプレートとの相関タイミングをずらすしきい値判定部１５６を含む第１同期制御手段と、第１同期達成後の第１相関手段の相関結果と短い第２パルステンプレートとの相関をとる相関器１６２と、この相関結果に応じ第２同期（精密な同期）成否を判定し、第２同期が未達のときに相関器１５４の相関結果と第２パルステンプレートとの相関タイミングをずらし、第２同期がとれたときに第２同期がとれたタイミング情報を出力するしきい値判定部１６４を含む第２同期制御手段と、を具備する同期確立ユニット１２０を設けた。
【選択図】図２

Description

本発明は、無線受信装置および無線受信方法に関する。

通信技術における最近の進歩により、１ナノ秒より小さい、極めて短期間の無線周波数（ＲＦ）パルス系列を送受信することが可能となっている。これはインパルス無線（ＩＲ）と呼ばれることがある。ＩＲ通信では、広い周波数帯域を用いてパルス状の信号を送信することにより、より高速なデータ通信が実現される。

ＩＲ通信システムにおいて、送信側は、遠方の受信側にデータを送信するために、伝搬信号にデータを重畳して送信し、受信側は、受信信号からデータを抽出することにより、通信が実現される。しかしながら、受信側において、受信信号からデータを正確に抽出するためには、送信側のクロックと受信側のクロックとで同期がとれている必要があるが、通常、同期がとれていない。

そこで、受信側において所望データを抽出する場合には、まず送信側との同期をとる必要がある。しかも早く同期がとれるほど、受信側が許容できる通信品質に早く達することができる。その結果、システムにおける平均スループットの向上などのメリットがある。そのため、高速な同期確立が望まれる。

そこで多くの無線通信システムでは、受信機内に、クロック・リカバリと呼ばれる、或る種の同期処理を組み込んでいる。同期は、通常、或る適切な制御信号を受信信号から抽出し、この抽出された制御信号と、ローカルに生成された上記制御信号の複製物との間の誤差を、可能な限り小さく保つＰＬＬを使用することにより、達成される。

このような技術の１つは、遅延ロックループ（ＤＬＬ）に基づいており、送信機フィルタ、通信チャネル、および受信機フィルタのすべてを考慮に入れたインパルス応答が、受信信号に基づいて受信機で計算される。このときＤＬＬは、チャネル遅延と、ローカルに生成されたインパルス応答の基準遅延との間の差を最小化しようとする。

また、周知のＤＬＬトラッキング方法の１つとして、アーリー・レイトＤＬＬ（Ｅａｒｌｙ−Ｌａｔｅ ＤＬＬ）方法と呼ばれるものがある。この方法では、インパルス応答の１つのサンプルが、所望のサンプリング点より半チップ早く計算され、そして、別のサンプルは所望のサンプリング点より半チップ遅く計算される。

また別の方法として、特許文献１に開示されているものがある。この方法では、インパルス応答の１つのサンプルが所望のサンプリング点より半チップ早く計算され、そして、別のサンプルは所望のサンプリング点で計算される。このときＤＬＬは、これらの標本値をフェーズロックループ内で使用し、同期タイミングを制御する。特許文献１には、ＤＬＬの動作が開示されている。具体的には、各標本値の比率が基準比率と比較され、その結果がフェーズロックループに対する誤差信号として使用される。
米国特許第５，５９０，１６０号明細書

ところで、常に変調されるＩＲ伝送方式に関する１つの課題は、時間同期の確立が困難なことである。特に、伝送信号がバーストから成る場合には、受信機は送信機のタイミングに関する如何なる事前情報も持っていないため、時間同期の確立が困難となる。つまり、バースト的に信号が伝送される場合、受信機は、いつ受信するのか事前に知らないので、受信信号の存在自体を検出する必要がある。更に、伝送信号がナノ秒という狭いパルス状の信号である場合には、より一層困難となる。

また、従来の標準的なＤＬＬは、遅延線を利用して外部信号を遅らせる。大抵の場合、初期段階では、外部信号と内部信号とは同期していないが、ＤＬＬは同期工程を実行して外部信号と内部信号とを同期させる。具体的には、同期工程において、ＤＬＬは外部信号と内部信号とを比較し、両信号間の時間遅延を検出する。そして、この比較後、ＤＬＬは遅延線の遅延をプリセットされた遅延量だけ調整することで、検出した時間遅延を補正する。この調整の後、ＤＬＬは外部信号と内部信号とを再度比較し、両信号間の時間遅延を検出した場合には、再度、上記プリセット量により遅延を調整する。この処理により、後続の如何なる時間遅延も補正される。

このように、従来の標準的なＤＬＬでは、外部信号と内部信号とを同期させるために上記比較と調整が何度も繰り返されるため、同期が確立されるまでに、時間と電力が浪費される。つまり、従来のＤＬＬを搭載した受信機では、当初の同期を確立するための計算が非常に困難であり、この計算の負担が結果的に非常に長い捕捉時間をもたらす可能性があり、その結果、電力の消費が大きくなるという問題がある。更に、マルチパスがあると局所的な最適タイミングに同期してしまい、本来の同期点に到達しないという問題もある。

本発明は、かかる点に鑑みてなされたものであり、高速かつ信頼性の高い同期の確立を実現できる無線受信装置および無線受信方法を提供することを目的とする。

本発明の無線受信装置は、受信信号と第１の基準信号を同期させる第１の同期回路と、前記受信信号と前記第１の同期回路における同期確立時の前記第１の基準信号に基づく第２の基準信号を同期させる第２の同期回路と、前記第１の同期回路の同期情報および前記第２の同期回路の同期情報の少なくともいずれか一方に基づいて、前記受信信号を復調する復調部と、を具備する構成を採る。

本発明の無線受信方法は、受信信号と第１の基準信号を同期させる第１の同期確立ステップと、前記受信信号と前記第１の同期確立ステップにおける同期確立時の前記第１の基準信号に基づく第２の基準信号を同期させる第２の同期確立ステップと、前記第１の同期確立ステップの同期情報および前記第２の同期確立ステップの同期情報の少なくともいずれか一方に基づいて、前記受信信号を復調するステップと、を具備するようにした。

本発明によれば、高速かつ信頼性の高い同期の確立を実現できる無線受信装置および無線受信方法を提供することができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、実施の形態において、同一の構成要素には同一の符号を付し、その説明は重複するので省略する。

（実施の形態１）
図１は、実施の形態１のインパルス無線（ＩＲ）受信機１００の主要構成を示すブロック図である。ＩＲ受信機１００は、送信側のＩＲ送信機（図示せず）から送信されたパルス信号を受信するものである。同図に示すように、ＩＲ受信機１００は、包絡線検波部１１０と、同期確立ユニット１２０と、復調部１３０と、デインタリーバ１３５と、復号部１４０とを有する。

包絡線検波部１１０は、送信側のＩＲ送信機（図示せず）から送信され、アンテナを介して受信する受信信号にエンベロープ検波を施し、エンベロープ結果（包絡線）を同期確立ユニット１２０に出力する。包絡線検波部１１０は、例えば、２乗演算および積分演算を行って、その結果をエンブロープ結果として出力する。

同期確立ユニット１２０は、受信パルス信号と内部クロック信号とを同期させるものである。具体的には、同期確立ユニット１２０は、包絡線検波部１１０からのエンベロープ結果と、第１のパルステンプレートとの第１の相関結果に基づいて時間精度の粗い同期をとる。さらに、粗い同期がとれた段階で、上記第１の相関結果と第２のパルステンプレートとの第２の相関結果に基づいて、精密な同期をとる。精密な同期がとれた段階で、同期確立ユニット１２０は、同期がとれた旨の通知信号を復調部１３０に出力する。
ここで、第１のパルステンプレートおよび第２のパルステンプレートは、いずれもパルス信号であるが、第１のパルステンプレートの幅（すなわち、立ち上がった状態の区間）は、第２のパルステンプレートの幅よりも長くなっている。また、「粗い同期処理」とは、長い幅（後述の第１のパルス検出ウィンドウに相当）を持つ第１のパルステンプレートを用いて、その区間に受信パルス信号があるかないかを判定する処理である。ＩＲ受信機１００は、受信パルス信号がどのタイミングで到来するのか分かっていない状態であっても、長いパルス幅を持っている第１のパルステンプレートを用いることにより、受信パルス信号を検出する確率を高くすることができる。

また、「精密な同期処理」とは、短い幅（後述の第２のパルス検出ウィンドウに相当）を持つ第２のパルステンプレートを用いて、その区間に受信パルス信号があるかないか、更にはその区間内にちょうどよく収まっているかを判定する処理である。ＩＲ通信に用いるパルスは非常に短い幅であるので正確に同期をとる必要があるため、短いパルス幅を持っている第２のパルステンプレートを用いることにより、受信パルス信号との正確な同期をとることができる。同期確立ユニット１２０の詳細については、後述する。

復調部１３０は、通知信号を受け取ると、同期確立ユニット１２０からの受信信号の復調を行う。具体的には、復調部１３０は、同期確立ユニット１２０から受け取る同期がとれた際の遅延量（可変遅延部１６５から、同期がとれた際に出力される遅延量）を用いて同期をとりつつ、同じく同期確立ユニット１２０から受け取る上記第２の相関結果と、保持する比較値とを比較してビットに変換する。この復調方式は、送信側のＩＲ送信機における変調方式に対応するものであり、その変調方式には、例えば、ＰＰＭ（Pulse Phase Modulation）、ＰＡＭ（Pulse Amplitude Modulation）、などがある。

デインタリーバ１３５は、復調部１３０からのビット列に対してデインタリーブを施し、復号部１４０に出力する。

復号部１４０は、デインタリーバ１３５からのビット列に対して、誤り訂正復号処理を施して受信データを出力する。ここで、送信側のＩＲ送信機において、畳み込み符号化、またはＦＥＣ符号化が行われる場合には、復号部１４０は、ビタビ復号を行う。

図２に示すように上記同期確立ユニット１２０は、粗い同期処理を行うＤＬＬモジュール１５０と、精密な同期処理を行うＤＬＬモジュール１６０と、相関値比較部１７０と、ＡＮＤ回路１８０とを有する。このＤＬＬモジュール１５０は、クロック１５１と、可変遅延部１５２と、ワイドパルステンプレート発生部１５３と、相関器１５４と、ローパスフィルタ（ＬＰＦ）１５５と、しきい値判定部１５６とを有する。また、ＤＬＬモジュール１６０は、ナローパステンプレート発生部１６１と、相関器１６２と、ＬＰＦ１６３と、しきい値判定部１６４と、可変遅延部１６５と、遅延値記憶部１６６と、遅延値推定部１６７とを有する。

クロック１５１は、ＩＲ受信機１００における内部クロック信号を発生し、可変遅延部１５２およびＤＬＬモジュール１６０に出力する。

可変遅延部１５２は、入力信号に所定の遅延を施して出力する。その遅延量は可変となっている。可変遅延部１５２は、内部クロック信号に遅延を施して、ワイドパルステンプレート発生部１５３およびＤＬＬモジュール１６０に出力する。また、可変遅延部１５２は、しきい値判定部１５６からの制御信号、可変遅延部１６５における遅延量および遅延値推定部１６７からの推定遅延量を入力し、これらに基づいて遅延量を変更する。

ワイドパルステンプレート発生部１５３は、所定の期間（以下、「第１のパルス検出ウィンドウ」と呼ぶことがある）の第１のパルステンプレートを発生する。ワイドパルステンプレート発生部１５３は、第１のパルステンプレートを、可変遅延部１５２からの内部クロック信号を受け取るタイミングに従って出力する。すなわち、ワイドパルステンプレート発生部１５３は、第１のパルス検出ウィンドウに対応する時間長のパルステンプレートを、内部クロック信号を受け取るタイミングごとに出力する。

相関器１５４は、包絡線検波部１１０からのエンベロープ結果と、第１のパルステンプレートとを乗算し、乗算結果をＤＬＬモジュール１６０およびＬＰＦ１５５に出力する。

ＬＰＦ１５５は、相関器１５４からの乗算結果を所定の期間（例えば、フレーム期間、第１のパルス検出ウィンドウ）に亘って積分し、積分の結果をしきい値判定部１５６および相関値比較部１７０に出力する。

しきい値判定部１５６は、ＬＰＦ１５５からの積分結果のレベルに応じた制御信号を出力する。具体的には、しきい値判定部１５６は、ＬＰＦ１５５からの積分結果である入力信号の振幅と、所定のしきい値とを比較する。入力信号の振幅が所定のしきい値に満たない場合には、しきい値判定部１５６は、粗い同期が未だ達成されていないと判別し、遅延量を変更するための制御信号を可変遅延部１５２に出力する。また、入力信号の振幅がしきい値以上である場合には、しきい値判定部１５６は、粗い同期が達成されたと判定し、その旨を通知する制御信号をＤＬＬモジュール１６０の相関器１６２に出力する。この制御信号により、ＤＬＬモジュール１６０は作動状態となる。

ＤＬＬモジュール１６０におけるナローパステンプレート発生部１６１は、所定の期間（以下、「第２のパルス検出ウィンドウ」と呼ぶことがある）の第２のパルステンプレートを発生し、この第２のパルステンプレートを可変遅延部１６５からの内部クロック信号を受け取るタイミングに従って出力する。すなわち、ワイドパルステンプレート発生部１５３は、第２のパルス検出ウィンドウに対応する時間長のパルステンプレートを、内部クロック信号を受け取るタイミングごとに出力する。なお、ナローパルステンプレート発生部１６１が受け取る内部クロック信号は、可変遅延部１５２にて所定の遅延量だけ遅延され、更に可変遅延部１６５にて所定の遅延量だけ遅延されたものである。

相関器１６２は、しきい値判定部１５６からの制御信号を受け取ると、相関器１５４における乗算結果と、第２のパルステンプレートとを乗算し、乗算結果を復調部１３０およびＬＰＦ１６３に出力する。

ＬＰＦ１６３は、相関器１６２からの乗算結果を所定の期間（例えば、フレーム期間、第２のパルス検出ウィンドウ）に亘って積分し、積分の結果をしきい値判定部１６４および相関値比較部１７０に出力する。

しきい値判定部１６４は、ＬＰＦ１６３からの積分結果（相関値）のレベルに応じた制御信号を出力する。具体的には、しきい値判定部１６４は、ＬＰＦ１６３からの積分結果（相関値）である入力信号の振幅と、所定のしきい値とを比較する。入力信号の振幅が所定のしきい値に満たない場合には、しきい値判定部１６４は、精密な同期が未だ達成されていないと判別し、遅延量を変更するための制御信号を可変遅延部１６５に出力する。また、入力信号の振幅がしきい値以上である場合には、しきい値判定部１６４は、精密な同期が達成されたと判定しその旨を通知する制御信号をＡＮＤ回路１８０に出力する。

可変遅延部１６５は、入力信号に所定の遅延を施して出力する。その遅延量は可変となっており、可変遅延部１６５は、可変遅延部１５２からの内部クロック信号に遅延を施して、ナローパルステンプレート発生部１６１に出力する。また、可変遅延部１６５は、しきい値判定部１６４からの制御信号を入力し、この制御信号に基づいて遅延量を変更する。そして、可変遅延部１６５は、変更後の遅延量を、可変遅延部１５２に出力してフィードバックするとともに、遅延値記憶部１６６に出力する。

遅延値記憶部１６６は、可変遅延部１６５にて遅延量が変更するごとに出力される変更後の遅延量を記憶して、遅延値推定部１６７に出力する。

遅延値推定部１６７は、直近に変更された遅延量を受け取り、この遅延量とクロック１５１からのクロック信号との比較を行い、遅延値を推定する。この推定遅延値は、可変遅延部１５２に出力される。

相関値比較部１７０は、所定期間における、相関器１５４の乗算結果に関する積分結果（相関値）と、相関器１６２の乗算結果に関する積分結果（相関値）とを入力し、両入力信号の振幅を比較する。両入力信号の振幅が等しい場合には、相関値比較部１７０は、同期が確立されたと判別し、制御信号をＡＮＤ回路１８０に出力する。

また、相関器１５４の乗算結果に関する積分結果（相関値）が、相関器１６２の乗算結果に関する積分結果（相関値）より大きいときには、相関値比較部１７０は、同期が未だ確立されていないと判別し、パルス検出ウィンドウ幅を制御するウィンドウ幅制御情報をワイドパルステンプレート発生部１５３に出力する。すなわち、相関器１５４の乗算結果に関する積分結果（相関値）が相関器１６２の乗算結果に関する積分結果（相関値）より大きいときには、第１のパルス検出ウィンドウ内にマルチパスの信号が存在していると考えられる。このため、遅れて到来するマルチパス信号を第１のパルス検出ウィンドウにかからないようにするために、相関値比較部１７０は、第１のパルス検出ウィンドウのウィンドウ幅を狭くするようなウィンドウ幅制御情報を出力する。

こうしてウィンドウ幅制御情報が出力されると、変更後のウィンドウ幅でＤＬＬモジュール１５０における粗い同期処理が行われる。相関器１５４の乗算結果に関する積分結果（相関値）が相関器１６２の乗算結果に関する積分結果（相関値）より大きいという判定が繰り返されると、第１のパルス検出ウィンドウのウィンドウ幅は、第２の検出ウィンドウ幅に近づいていき最後には同じ幅（数十ピコ秒から数百ピコ秒単位程）となる。

ＡＮＤ回路１８０は、しきい値判定部１６４からの制御信号および相関値比較部１７０からの制御信号の両制御信号が揃ったときに、復調部１３０に制御信号を出力する。つまり、ＡＮＤ回路１８０は、同期が完了したときに復調部１３０に制御信号を出力する。

次いで、上記構成を有する同期確立ユニット１２０の動作について説明する。

まず、ＤＬＬモジュール１５０において、相関器１５４では、エンベロープ結果と、第１のパルステンプレートとの相関がとられる。

しきい値判定部１５６では、相関器１５４にて得られた乗算結果が所定の期間に亘って積分された積分結果（相関値）と、所定のしきい値との比較を行い、粗い同期がとれたかとれていないかの判定を行う。

未だ粗い同期がとれていないと判定した場合（積分結果（相関値）が、しきい値未満の場合）には、しきい値判定部１５６は、可変遅延部１５２に制御信号を出力し可変遅延部１５２でクロック信号に付加される遅延量を調整する。遅延量が調整されることで、第１のパルステンプレートの出力タイミングが調整前のタイミングからずれるので、相関器１５４では、エンベロープ結果と、第１のパルステンプレートとの乗算されるタイミング（相対的な位置関係）をずらして乗算を行うことができる。

一方、粗い同期がとれたと判定した場合（積分結果（相関値）が、しきい値以上の場合）には、しきい値判定部１５６は、その旨を通知する制御信号をＤＬＬモジュール１６０の相関器１６２に出力する。この制御信号により、ＤＬＬモジュール１６０は作動状態となる。

ＤＬＬモジュール１６０の相関器１６２では、粗い同期がとれた旨の制御信号を受け取ると、相関器１５４の相関結果と、第２のパルステンプレートとの相関がとられる。なお、相関器１５４の相関結果と、第２のパルステンプレートとの相関をとるタイミング（相対的な位置関係）は、可変遅延部１５２にて遅延調整されたクロック信号が、可変遅延部１６５を介して、ナローパルステンプレート発生部１６１に入力されるので、ＤＬＬモジュール１５０にて、粗い同期がとれたと判定された相関タイミングに対応するものとなっている。

しきい値判定部１６４では、相関器１６２にて得られた乗算結果が、所定の期間に亘って積分された積分結果（相関値）と、所定のしきい値との比較を行い、精密な同期がとれたかとれていないかの判定を行う。

精密な同期がとれていないと判定した場合（積分結果（相関値）が、しきい値未満の場合）には、しきい値判定部１６４は、可変遅延部１６５に制御信号を出力し、可変遅延部１６５でクロック信号に付加される遅延量を調整する。遅延量が調整されることで、第２のパルステンプレートの出力タイミングがずれるので、相関器１６２では、相関器１５４にて得られた乗算結果と、第２のパルステンプレートとの乗算されるタイミング（相対的な位置関係）を、ずらして乗算を行うことができる。

精密な同期がとれたと判定した場合（積分結果（相関値）が、しきい値以上の場合）には、しきい値判定部１６４は、ＡＮＤ回路１８０に制御信号を出力する。

ここで、しきい値判定部１６４にて、精密な同期がとれたと判定した段階で、復調部１３０に処理を移してもよい。すなわち、ＡＮＤ回路１８０を設けなくてもよい。しかしながら、マルチパスの影響を受けている可能性があり、マルチパスの影響を受けたまま、復調処理などの後段の処理を行うと通信品質の低下につながる。そこで、マルチパスの影響を軽減するための処理を行う。

すなわち、相関値比較部１７０では、ＤＬＬモジュール１５０の相関器１５４の相関の積分結果（相関値）と、ＤＬＬモジュール１６０の相関器１６２の相関の積分結果（相関値）とが比較され、両積分結果（相関値）が等しいときに、初めて同期処理が完了したと判定される。相関値比較部１７０にて、同期処理が完了したと判定されて初めて、復調処理などの後段の処理が行われるようになっている。
具体的には、相関値比較部１７０は、同期処理が完了したと判定したときに、ＡＮＤ回路１８０に制御信号を出力する。ＡＮＤ回路１８０は、この相関値比較部１７０からの制御信号と、しきい値判定部１６４からの制御信号との両制御信号が揃って初めて、復調部１３０に同期が完了した旨の通知信号を送出する。
なお、ここでは相関値比較部１７０は、相関器１５４の出力信号および相関器１６２の出力信号の振幅について比較を行うことと、等価の処理を行うものとして説明しているが、相関器１５４の出力信号および相関器１６２の出力信号の長さについて比較を行うこともできる。第１のパルス検出ウィンドウ内にマルチパスまで含まれている場合には、当然に相関器１５４の出力信号の方が相関器１６２の出力信号よりも長くなる。また、両出力信号の長さが等しくなることが同期処理の完了条件であるため、出力信号の長さを比較基準として用いることができる。

相関値比較部１７０にて、同期処理が完了していないと判定されたときには、同期処理がリトライされる。特に、ＤＬＬモジュール１５０の相関器１５４の相関の積分結果（相関値）が、ＤＬＬモジュール１６０の相関器１６２の相関の積分結果よりも大きい場合には、第２のパルス検出ウィンドウよりも時間的に長い第１のパルス検出ウィンドウにマルチパス信号がかかっていると判断できる。
このため、相関値比較部１７０は、ワイドパルステンプレート発生部１５３に第１のパルス検出ウィンドウを狭くさせる制御信号を出力する。そして、ワイドパルステンプレート発生部１５３は、第１のパルス検出ウィンドウを狭くしながら、マルチパスの影響を排除する処理は、相関値比較部１７０で同期処理が完了したと判定できるまで行われる。

また、ＤＬＬモジュール１５０と、ＤＬＬモジュール１６０とは、同期処理を高速化するために協働している。具体的には、ＤＬＬモジュール１６０の可変遅延部１６５にて遅延量が変更されると、この遅延量は可変遅延部１５２にフィードバックされる。また、可変遅延部１６５にて変更された遅延量から推定遅延量が算出され、この推定遅延量も可変遅延部１５２にフィードバックされる。

可変遅延部１５２は、これらの遅延量の少なくともいずれか一方に基づいて、遅延量を変更することにより、ＤＬＬモジュール１６０にて行われる精密な同期処理の情報を活用することができる。その結果、ＤＬＬモジュール１５０にて行われる粗い同期処理を、より精密なものにすることができる。更に、ＤＬＬモジュール１６０が、より精密となったＤＬＬモジュール１５０の同期処理の結果を用いて、より精密な同期処理を行うことができるので、同期確立ユニット１２０における全体の同期処理を、より高速にすることができる。

なお、ＤＬＬモジュール１５０の可変遅延部１５２における遅延変更量（以下、「遅延変更ステップ」とよぶことがある）を、相関器１５４における相関結果および相関器１６２における相関結果に基づいて制御することも可能である。具体的には、図３に示すように、同期確立ユニット１２０に比較部１９０を設ける。この比較部１９０は、相関器１５４における相関結果と、相関器１６２における相関結果との差を検出する。この差に基づいて、可変遅延部１５２における遅延変更ステップが決定され、可変遅延部１５２にフィードバックされる。

また、以上の説明においては、包絡線検波部１１０におけるエンベロープ結果を、同期確立ユニット１２０に入力する場合について説明を行った。しかしながら、これに限定されるものではなく、ＩＲ受信機１００から包絡線検波部１１０を取り除いて、同期確立ユニット１２０にダイレクトに受信信号を入力してもよい。この場合には、同期確立ユニット１２０にて同期検波（coherent detection）が行われることになる。

（実施例）
上記同期確立ユニット１２０は、例えば次のように利用することができる。

通信システムにおいては、通信情報は、連続的またはバースト的のいずれかで送信される。両方の場合とも、送信機から送信されるデータは、周知のフレーム単位に細かく分割される。連続的に送信される場合においてデータをフレーム単位にする目的は、送信先のエンドユーザにおいて、受信データをトラッキングするための目印を提供すること、および、データストリームを一律なサイズのビットに組み立てられるようにすることである。

位相変調（ＰＳＫ）が通信に使用された場合でも、同期確立ユニット１２０を利用することにより、同期処理を行うことができる。すなわち、実施の形態１の同期確立ユニット１２０は、ＰＳＫ符号の同期検出を行なうためにも使用可能である。

図４に示すように、同期確立ユニット１２０は、フレームドメインテンプレート発生部１５３１と、シンボルドメインテンプレート発生部１６１１とを有する。フレームドメインテンプレート発生部１５３１は、フレーム長に対応する期間（第１の検出ウィンドウ）のフレームドメインテンプレートを発生し、相関器１５４に出力する。シンボルドメインテンプレート発生部１６１１は、第１の検出ウィンドウに比べて短い期間（第２の検出ウィンドウ）、具体的には数シンボルの期間のシンボルドメインテンプレートを発生し、相関器１６２に出力する。

こうして、ＤＬＬモジュール１５０は、非コヒーレントな検出器として機能し、ＤＬＬモジュール１６０は、コヒーレントな検波器として機能する。すなわち、ＤＬＬモジュール１５０は包絡線検波のために使用され、ＤＬＬモジュール１６０は位相検波のために使用される。

受信機が悪条件を迅速にトラッキングして除去できない場合には、通信品質が悪いためにフレームが失われる可能性があるので、フレーム同期は、通信情報が連続的に伝送される場合には非常に重要である。このフレーム同期は、上述のようにデータが始まる位置を推定するために行われるとともに、受信機検出のための未知パラメータの推定に利用するために行われる。そして、フレーム同期の後に符号レベルの捕捉モードで、同期確立ユニット１２０は入力信号の存在を確定する。つまり、粗い同期をとるＤＬＬモジュール１５０と精密な同期をとるＤＬＬモジュール１６０とを利用して、フレーム同期と符号同期との両方を達成することができる。特に、粗い同期をとるＤＬＬモジュール１５０はフレームの検出と同期とのために使用され、精密な同期をとるＤＬＬモジュール１６０は符号検出と同期のために使用される。

このように実施の形態１によれば、ＩＲ受信機１００に、受信パルス信号と、当該受信パルス信号より長いパルス幅を持つ第１のパルステンプレートとの相関をとる第１の相関手段としての相関器１５４と、相関器１５４による相関結果のレベルに応じて第１の同期（上記粗い同期）の成否を判定し、当該第１の同期（上記粗い同期）がとれていないと判定するときに前記受信パルス信号と前記第１のパルステンプレートとの相関をとるタイミングをずらす第１の同期制御手段としてのしきい値判定部１５６、可変遅延部１５２、およびワイドパルステンプレート発生部１５３と、前記第１の同期（上記粗い同期）がとれた後の前記第１の相関手段による相関結果と、前記受信パルス信号と同程度のパルス幅（数十ピコ秒単位から数百ピコ秒単位程）を持ち前記第１のパルステンプレートより短い第２のパルステンプレートとの相関をとる相関器１６２と、相関器１６２による相関結果のレベルに応じて第２の同期（上記精密な同期）の成否を判定し、当該第２の同期がとれていないと判定する場合に、相関器１５４による相関結果と前記第２のパルステンプレートとの相関をとるタイミングをずらし、前記第２の同期（上記精密な同期）がとれたと判定する場合に、当該第２の同期がとれたタイミング情報を出力する第２の同期制御手段としてのしきい値判定部１６４、可変遅延部１６５、およびナローパルステンプレート発生部１６１と、を具備する同期確立ユニット１２０と、前記タイミング情報に従って前記受信パルス信号の復調を行う復調部１３０と、を設けた。

こうすることにより、粗い同期処理と、精密な同期処理との２段階で同期を確立することができるので、高速且つ信頼性の高い同期を確立することができる。その結果、同期が確立されるまでに時間と電力を軽減することができる。さらに許容できる通信品質に早く達することができ、その結果、システムにおける平均スループットを向上することができる。

そして同期確立ユニット１２０は、相関器１５４による相関結果と、相関器１６２による相関結果とを比較する相関値比較部１７０を具備し、前記第２の同期制御手段としてのしきい値判定部１６４、可変遅延部１６５、ＡＮＤ回路１８０、およびナローパルステンプレート発生部１６１は、前記比較の結果、両相関結果が等しく、且つ、前記第２の同期がとれたと判定するときに、前記タイミング情報を出力する。

こうすることにより、両相関結果のそれぞれのレベルだけでなく、両相関結果の等不等によっても同期の確立の成否を判定するので、より正確な同期を確立することができる。

前記相関値比較部１７０は、相関器１５４による相関結果が相関器１６２による相関結果よりも大きい場合に、前記第１のパルステンプレートの長さを短くする制御を行う。

こうすることにより、長い時間長を持つ第１のパルステンプレートを用いた相関結果が、短い時間長を持つ第２のパルステンプレートを用いた相関結果より大きい場合には、マルチパスによる遅延波の影響があると考えられる。そのときに、前記相関値比較部１７０は、第１のパルステンプレートの長さを短くする制御を行うことができるので、マルチパスによる遅延波の影響を取り除くことができ、より正確な同期を確立することができる。

前記第１の同期制御手段（しきい値判定部１５６、可変遅延部１５２、およびワイドパルステンプレート発生部１５３）は、相関器１５４にて相関をとるタイミングをずらした場合に当該タイミング情報を第２の同期制御手段（しきい値判定部１６４、可変遅延部１６５、およびナローパルステンプレート発生部１６１）に出力する。

こうすることにより、粗い同期がとれたときのタイミング情報を、精密な同期処理にて利用することができるため、より高速な同期を確立することができる。

前記第２の同期制御手段（しきい値判定部１６４、可変遅延部１６５、およびナローパルステンプレート発生部１６１）は、相関器１６２にて相関をとるタイミングをずらしたときに当該タイミング情報を前記第１の同期制御手段（しきい値判定部１５６、可変遅延部１５２、およびワイドパルステンプレート発生部１５３）に出力する。

こうすることにより、精密な同期処理におけるタイミング情報を粗い同期処理にフィードバックすることができるので、両処理の協働により、高速な同期を確立することができる。

（実施の形態２）
実施の形態１においては、２つのＤＬＬモジュールを直列的に連結して高速且つ正確な同期処理を行った。これに対して、実施の形態２においては、いわば２つのＤＬＬモジュール（粗い同期処理を行うＤＬＬモジュールと精密な同期処理を行うＤＬＬモジュール）を並列的に連結して高速且つ正確な同期処理を行う。

図５に示すように、実施の形態２のＩＲ受信機２００は、同期確立ユニット２１０を有する。この同期確立ユニット２１０は、図６に示すように、遅延Ｔ部２１５と、比較部２２０と、積分部２２５と、積算部２３０と、保持部２３５と、遅延調整部２４０と、アーリーＴ部２４５と、比較部２５０と、積分部２５５と、積算部２６０と、保持部２６５と、遅延調整部２７０と、加算器２７５と、同期確定制御部２８０と、パルステンプレート発生部２８５と、クロック２９０とを有する。

同期確立ユニット２１０では、比較部２２０および比較部２５０がエンベロープ結果を受け取る。ここで、比較部２２０に入力されるエンベロープ結果には、遅延Ｔ部２１５にて時間Ｔだけ遅延が施される。そのため、比較部２２０に入力されるエンベロープ結果は、比較部２５０に入力されるエンベロープ結果よりも遅い時間帯のものとなる。

また、比較部２２０および比較部２５０には、パルステンプレート発生部２８５にて発生されたパルステンプレートが入力される。そして、比較部２２０および比較部２５０は、共にエンベロープ結果とパルステンプレートとの差をとることになる。しかし、比較部２２０には、Ｔだけ遅延したエンベロープ結果が入力されるため、比較部２２０および比較部２５０は、異なる時間帯のエンベロープ結果とパルステンプレートとの差をとることになる。

さらに、比較部２２０は、第１のパルス検出ウィンドウに対応する区間だけにおいて、エンベロープ結果とパルステンプレートとの差をとる。一方、比較部２５０は、第１のパルス検出ウィンドウよりも時間的に短い、第２のパルス検出ウィンドウに対応する区間だけにおいて、エンベロープ結果とパルステンプレートとの差をとる。

具体的には、例えば図７の（ａ）に表すパルス信号が比較部２２０に入力され、さらにパルステンプレート発生部２８５からのパルステンプレートが図７の（ｂ）に表すパルス信号であるとすると、図７（ａ）のパルス信号と図７（ｂ）のパルス信号との差分である、比較部２２０からの出力信号は、図７の（ｃ）に表すようなパルス信号となる。

積分部２２５は、所定の期間（例えば、フレーム期間、第１のパルス検出ウィンドウ）において、比較部２２０からの出力信号を積分し、積分結果を積算部２３０に出力する。

積算部２３０は、比較部２２０からの出力信号を入力するごとに、それまでに受け取った比較部２２０からの出力信号の積算値を出力する。すなわち、最初は比較部２２０から出力された１番目の出力信号と２番目の出力信号との和が出力され、次に比較部２２０から３番目の出力信号が出力されると、１番目から３番目の出力信号の和を出力する。この処理が順次行われ、送信機から送られてくる１つのパケットデータのすべての積分結果が入力されるまで行われる。

保持部２３５は、積算部２３０からの、上記１つのパケットデータのすべての積分結果に係る上記積算値を入力して保持し、これらの積算値のうち最大となる積算値を遅延調整部２４０に出力する。

遅延調整部２４０は、保持部２３５からの最大積算値を入力し、この最大積算値から、所定の関係を用いて、第１の遅延量τ_１を算出する。所定の関係としては、例えば、最大積算値と遅延量τ_１との関係が線形関係にあるとすることができる。

アーリーＴ２４５は、比較部２２０を含む経路の遅延Ｔ２１５にて、最初にＴだけ遅延が施されているので、求めた遅延量τ_１からＴだけ遅延量を減らした結果τ_１ ^，を加算器２７５に出力する。

積分部２５５は、所定の期間（例えば、フレーム期間、第２のパルス検出ウィンドウ）において、比較部２５０からの出力信号を積分し、積分結果を積算部２６０に出力する。

積算部２６０は、比較部２５０からの出力信号を入力するごとに、それまでに受け取った比較部２５０からの出力信号の積算値を出力する。この処理が順次行われ、送信機から送られてくる１つのパケットデータのすべての積分結果が入力されるまで行われる。

保持部２６５は、積算部２６０からの、上記１つのパケットデータのすべての積分結果に係る上記積算値を入力して保持し、これらの積算値のうち最大となる積算値を遅延調整部２７０に出力する。

遅延調整部２７０は、保持部２６５からの最大積算値を入力し、この最大積算値から、所定の関係を用いて、第２の遅延量τ_２を算出し、加算器２７５に出力する。所定の関係としては、例えば、最大積算値と遅延量τ_２との間を線形関係とすることができる。

加算器２７５は、遅延量τ_１ ^，と遅延量τ_２とを加算して平均をとり、平均遅延量τを同期確定制御部２８０に出力する。

同期確定制御部２８０は、平均遅延量τを保持し、この平均遅延量τを累積加算する。また、同期確定制御部２８０は、入力する平均遅延量τと第１のしきい値との比較を行う。

そして、同期確定制御部２８０は、平均遅延量τが第１のしきい値より大きい場合には、同期確立ユニット２１０における同期処理が未だ完了していないと判定し、平均遅延量τの累積加算値をパルステンプレート発生部２８５に出力する。

また、同期確定制御部２８０は、平均遅延量が第１のしきい値以下の場合には、同期確立ユニット２１０における同期処理が完了したと判定し、平均遅延量τの累積加算値と、同期確立ユニット２１０への入力信号とを復調部１３０に出力する。

パルステンプレート発生部２８５は、クロック２９０のクロック信号を受け取るタイミングから、同期確定制御部２８０から直近に受け取った平均遅延量τの累積加算値だけ遅れたタイミングに、パルステンプレートを出力する。

なお、上記説明においては、加算器２７５において単なる平均処理を行ったが、重み付けをして平均化してもよい。この場合には、図８に示すように同期確立ユニット２１０は、同期確定制御部２８０１を有する。この同期確定制御部２８０１は、加算器２７５からの平均遅延量τと上記第１のしきい値よりも大きい第２のしきい値との比較を行う。

同期確定制御部２８０１は、平均遅延量τが第２のしきい値よりも大きい場合には、同期タイミングまで大きくずれていると判別し、粗い同期処理を行うルート（比較部２２０を含むルート）の遅延量τ_１ ^，に掛ける大きなウェイトと、精密な同期処理を行うルートの遅延量τ_２に小さなウェイトとを加算器２７５に出力する。こうして粗い同期処理に重きを置いた処理が行われる。

また、平均遅延量τが第２のしきい値以下であり、且つ、平均遅延量τが第１のしきい値より大きい場合には、同期確定制御部２８０１は、未だ同期処理は完了していないが同期タイミングまでずれが小さいと判別し、粗い同期処理を行うルート（比較部２２０を含むルート）の遅延量τ_１ ^，に掛ける小さなウェイトと、精密な同期処理を行うルートの遅延量τ_２に大きなウェイトとを加算器２７５に出力する。こうして精密な同期処理に重きをおいた処理が行われる。なお、平均遅延量τが第１のしきい値以下の場合には、同期確定制御部２８０１は、同期確定制御部２８０と同様に、同期処理が完了したと判別し、平均遅延量τの累積加算値と、同期確立ユニット２１０への入力信号とを復調部１３０に出力する。

またなお、上記説明においては、同期確立ユニット２１０に２ルート用意されている場合について説明したが、これに限定されるものではなく、それ以上のルートに分けてもよい。その場合、各ルートに設けられる比較部で用いられるパルス検出ウィンドウの大きさは異なるものとなる。また、比較部の前段に用意される各遅延Ｔにおいて付加される遅延量も異なっている。

一例として、図９に４ルートに分けた場合の同期確立ユニット２１０の構成を示しておく。同図に示すように４ルートの場合の同期確立ユニット２１０は、遅延Ｔ_２部３１０と、遅延Ｔ_１部３１５と、比較部３２０と、積分部３２５と、積算部３３０と、保持部３３５と、遅延調整部３４０と、アーリーＴ_２部３４５と、比較部３５０と、積分部３５５と、積算部３６０と、保持部３６５と、遅延調整部３７０と、アーリーＴ_１部３７５と、同期確定制御部２８０２と、を有する。

遅延Ｔ部２１５、遅延Ｔ_１部３１５、および遅延Ｔ_２部３１０にて、それぞれ付加される遅延量Ｔ、Ｔ_１、Ｔ_２は異なる遅延量となっている。そして、アーリーＴ部２４５、アーリーＴ_１部３７５、アーリーＴ_２部３４５にて、それぞれ早められる時間は遅延量Ｔ、Ｔ_１、Ｔ_２に対応するものとなっている。また、比較部３２０にて用いられる第３のパルス検出ウィンドウおよび比較部３５０にて用いられる第４のパルス検出ウィンドウは、第１および第２のパルス検出ウィンドウと異なる大きさとなっている。なお、第４のパルス検出ウィンドウは第１のパルス検出ウィンドウより大きく、第３のパルス検出ウィンドウは、第４のパルス検出ウィンドウよりもさらに大きくなっている。

同期確定制御部２８０２は、上記第１のしきい値および第２のしきい値の他に、第３のしきい値および第４のしきい値を持っている。平均遅延量τ（ここでは、４つルートで求められた遅延量が平均化されたもの）が、最も大きい第４のしきい値より大きいときには、同期タイミングから最も離れていると判別し、最も粗い同期処理を行う遅延調整部３４０からの遅延量に掛けるための最も大きなウェイトを加算器２７５に出力する。このとき、遅延調整部３７０からの遅延量、遅延調整部２４０からの遅延量τ_１ ^，、遅延調整部２７０からの遅延量τ_２の順で小さくなるように、各遅延量に掛けるウェイトを出力する。

また、第４のしきい値以下であり、且つ、第３のしきい値より大きい場合には、遅延調整部３７０からの遅延量、遅延調整部２４０からの遅延量τ_１ ^，、遅延調整部２７０からの遅延量τ_２、遅延調整部３４０からの遅延量の順で小さくなるように、各遅延量に掛けるウェイトを出力する。

またなお、上記説明においては、或るルートに遅延部とアーリー部とを設けたが、これに限定されるものではなく、それらの機能部を設けなくてもよい。ただし、それらの機能部を設け、さらに各ルートにて、加える遅延量と、それに対応して早める量とを変えることにより、すべてのルートで同期をとるためのパルス状の信号系列を捉えられない状況が起こる確率を低くすることができるので、より高速に同期を確立することができる。

このように実施の形態２によれば、ＩＲ受信機２００に、受信パルス信号と、当該受信パルス信号より長いパルス幅を持つ第１のパルステンプレートとの差分をとる第１の減算手段としての比較部２２０と、前記第１の減算手段にて得られる差分信号を用いて遅延量を算出する第１の遅延量算出手段としての積分部２２５、積算部２３０、保持部２３５、および遅延調整部２４０と、前記受信パルス信号と、当該受信パルス信号と同程度のパルス幅（数十ピコ秒単位から数百ピコ秒単位程）を持ち前記第１のパルステンプレートより短い第２のパルステンプレートとの差分をとる第２の減算手段としての比較部２５０と、前記第２の減算手段にて得られる差分信号を用いて遅延量を算出する第２の遅延量算出手段としての積分部２５５、積算部２６０、保持部２６５、および遅延調整部２７０と、前記第１の遅延量算出手段にて算出された第１の遅延量と、前記第２の遅延量算出手段にて算出された第２の遅延量とを加算する加算器２７５と、加算器２７５にて得られた加算値のレベルに応じて同期の成否を判定し、当該同期がとれていないと判定するときに前記受信パルス信号と前記第１のパルステンプレートとの差分をとるタイミング、および、前記受信パルス信号と前記第２のパルステンプレートとの差分をとるタイミングをずらし、前記同期がとれたと判定するときに当該同期がとれたタイミング情報を出力する同期確立制御手段としての同期確定制御部２８０およびパルステンプレート発生部２８５と、を具備する同期確立ユニット２１０と、前記タイミング情報に従って前記受信パルス信号の復調を行う復調部１３０と、を設けた。

こうすることにより、粗く求めた遅延量と、精密に求めた遅延量とを加算した加算遅延量に基づいて、受信パルス信号と各パルステンプレートとを減算するタイミングをずらしながら同期を確立するので、粗い同期処理と精密な同期処理との協働により、高速に同期を確立することができる。

前記同期確立制御手段（同期確定制御部２８０１およびパルステンプレート発生部２８５）は、前記加算値と第１のしきい値との比較結果に基づいて同期の成否を判定し、前記第１のしきい値より大きい前記第２のしきい値と前記加算値との比較結果に応じて、前記第１の遅延量算出手段にて算出された第１の遅延量と前記第２の遅延量算出手段にて算出された第２の遅延量とに掛け合わせる重み付けを変更する。また、加算器２７５は、前記第１の遅延量算出手段にて算出された第１の遅延量および前記第２の遅延量算出手段にて算出された第２の遅延量の各々に重み付けを行って加算する。

こうすることにより、加算値と第２のしきい値との比較結果に応じて、第１および第２の遅延量に掛けるウェイトを変更することができる。そのため、例えば、加算値が第２のしきい値よりも大きい場合には、同期確立まで大きくずれていると判断できる。このため、粗い同期処理に相当するルートの遅延量である第１の遅延量に掛けるウェイトを、第２の遅延量に掛けるウェイトに比べて多く設定することで、粗い同期処理を優先してスピードを重視することができる。一方、第２のしきい値以下で第１のしきい値より大きいときには、逆に第２の遅延量に掛けるウェイトの方を大きく設定し、精密な同期処理を優先して、正確さを優先することができる。こうして高速且つ正確な同期を確立することができる。

（実施の形態３）
以上の実施の形態では、受信信号を包絡線検波し、エンベロープ結果を用いてパルス位置を捕捉するＡＳＫ変調信号の同期確立方法について記載した。これに対して、本実施の形態では、パルスの位相の同期も行なう場合について記載する。すなわち、本実施の形態は、主に、１シンボルを示す信号の、時間的な幅の短いＰＳＫ変調信号を受信するときの同期処理に関するものである。１シンボルを示す信号の、時間的な幅の短いＰＳＫ変調信号は、多くの処理でパルスと同等に扱うことが可能であるため、本実施の形態では、これをパルスと呼ぶことがある。

パルス位相の同期を行なう場合には、無線受信機は、図１０に示すような大まかなブロック構成となる。図１０に示すように無線受信機１０００において、図１に示すインパルス無線（ＩＲ）受信機１００の構成と大きく異なるのは、アンテナ直後の包絡線検波部１１０が無いことである。ここでは、周波数変換器１００１にて周波数変換をする構成としている。ただし、周波数変換器１００１は必須の構成では無い。
しかしながら、同期確立ユニット１００２での位相同期の精度が、受信信号のキャリア周波数の周期と関係し、キャリア周波数が低いほど同期に必要となる精度が下がる。このため、本実施の形態では、周波数変換器１００１で低周波数側にシフトした後に、同期確立を行う構成としている。また、デインタリーバ１３５、復号部１４０は、前述と同一の機能であるため、ここでは説明を割愛する。

まず、同期確立ユニット１００２及び復調部１３０の機能について、図１１〜１３を用いて説明する。図１１は同期確立ユニット１００２の機能ブロックである。基本的な構成は図２と同様である。

受信信号（周波数変換器１００１によって周波数変換）は、相関器１１０１に入力される。

相関器１１０１は、クロック１１０４にて発生されるクロック信号の周期に基づいて、テンプレート発生部１１０２で生成されたテンプレートと受信信号との相関演算を行う。具体的には、テンプレート発生部１１０２が、クロック信号に可変遅延部１１０３にて所定量の遅延を与えられて得られる基準信号に基づくタイミングで、テンプレートを出力する。

検波器１１０５は、相関器１１０１の相関結果から正弦波成分を除去することにより得られた信号を、しきい値判定部１１０６に出力する。

しきい値判定部１１０６は、入力信号の０，１判定を行なうと共に、同期ずれを検出する。そして、しきい値判定部１１０６は、同期ずれを検出する場合には、可変遅延部１１０３の遅延量を変更する制御、つまりＤＬＬとしての制御を行う。また、しきい値判定部１１０６は、０，１判定の結果を復調部１３０に出力する。

相関器１１０７は、相関器１１０１の相関結果を入力し、テンプレート発生部１１０８で生成されたテンプレートと受信信号との相関演算を行う。なお、テンプレート発生部１１０８は、可変遅延部１１０９の出力である基準信号のタイミングで、テンプレートを出力する。可変遅延部１１０９にてクロック信号に与えられる遅延量は、可変遅延部１１０３にて設定される遅延量に応じて設定される。

検波器１１１０では、相関器１１０７の相関結果から正弦波成分が取り除かれ、しきい値判定部１１１１では、検波器１１１０の出力信号に基づいて、入力信号の０，１判定が行なわれると共に、同期ずれが検出される。しきい値判定部１１１１は、同期ずれを検出する場合には、可変遅延部１１０９の遅延量を変更する制御、つまりＤＬＬとしての制御を行う。また、しきい値判定部１１１１は、０，１判定の結果を復調部１３０に出力する。

以上のように相関器１１０１、テンプレート発生部１１０２、可変遅延部１１０３、検波器１１０５、及びしきい値判定部１１０６は、第１の同期回路を構成し、相関器１１０７、テンプレート発生部１１０８、可変遅延部１１０９、検波器１１１０、及びしきい値判定部１１１１は、第２の同期回路を構成している。

ここで、両同期回路のテンプレート発生部１１０２、１１０８で発生させるテンプレートについて、その幅を互いに変えたり、又は、それぞれをエンベロープのみの信号と位相情報を含む正弦波の信号とすることにより、両同期回路において、互いに異なる精度の同期を確立することができる。さらに、それぞれのテンプレートが、互いに異なる基準信号と同期させる第１の同期回路および第２の同期回路を設けることで、異なる同期精度の信号に対して、短時間で正確に同期を確立することができる。

次に、異なる精度の同期の例として、図１２、１３を用いて、ＰＳＫ変調信号を受信する場合の同期について説明する。

図１２は相関器１１０１を用いた、すなわち上述の第１の同期回路を用いたＰＳＫ変調信号の同期における信号波形の一例である。クロック１１０４で生成されたクロック信号は、可変遅延部１１０３で任意の遅延時間を付加され、基準信号（可変遅延部１１０３出力）となる（図１２（Ａ）参照）。この基準信号をもとに、つまり基準信号のタイミングに応じて、テンプレート発生部１１０２で、受信信号の帯域を模したエンベロープ波形が生成される（図１２（Ｂ）参照）。

ここで、エンベロープ波形の幅は、受信波形と等しくても、狭くても、広くても良い。ただし、等しい場合には、信号の同期が取れた場合、受信信号のエネルギーを全て復調に用いることが可能となり、効率の良い復調が可能となる。また、狭い場合には、波形のピークに近い部分のみを復調に用いるため、回路やマルチパスによる波形歪の影響を受けにくくなる。また、広い場合には、受信波形とテンプレート波形が若干ずれていても相関を検出することができるため、同期の引き込みが早くなるという利点を有する。

受信波形（図１２（Ｃ））とエンベロープ波形との相関演算結果は、相関器出力の波形（図１２（Ｄ））となる。ここで、同期が取れていれば、多くの正弦波信号が出力に現れるが、同期がずれていれば、その一部のみが出力される。
図１２（Ｄ）の相関器出力は、検波器１１０５で平滑化されて、出力（図１２（Ｅ））される。
次に、検波器出力は、基準信号の適当なタイミング（図１２では立ち下がりエッジ）を用いて形成された復調用の信号（図中の縦方向の破線矢印で表現）の打ち抜きタイミングにおいて、しきい値判定部１１０６にて同期状態の判定、具体的には所定のしきい値を超えているか否かによる０、１判定が行なわれる（図１２（Ｆ））。
このときの同期判定結果が、同期状態信号として復調部１３０に出力される。同期の判定方法については、検波器出力の信号を複数の打ち抜きタイミングでその振幅を抽出し、これを比較するアーリ・レート等の様々な提案がなされており、いずれの方法も利用可能である。
本実施例では、打ち抜きタイミングを１点とし、これがしきい値を上回ることを同期条件として制御をした例について記載している。また、同期確立には、同期引き込み用に決められたデータ列を用いることが一般的に行なわれており、決められたデータ列としては、例えば０と１を交互に続けるデータ列等がある。
図１２（Ｆ）では、最初と２番目のパルスについては、打ち抜きタイミングでの信号振幅がしきい値以下なので、可変遅延部１１０３の遅延量を制御している。その制御の結果、３番目のパルスでは、打ち抜きタイミングでの信号振幅がしきい値を超え、１段目の同期確立に至っている。

図１３は相関器１１０７を用いた、すなわち上述の第２の同期回路を用いたＰＳＫ変調信号の同期における信号波形の一例である。基本的な動作は図１２と同様であるが、異なるのはテンプレート発生部１１０８が生成するテンプレート（図１３（Ｂ）参照）に正弦波成分が含まれている点である。
受信ＰＳＫ変調信号の概略の位置は、前述の図１２のステップで判明しているので、第２の同期回路では、第１の同期回路にて得られた同期タイミング（基準信号）に基づいて、第２の同期回路における基準信号（図１３（Ａ））のタイミングおよびテンプレートの初期位相を設定し、その初期位相から正弦波の位相同期のみを行なえばよい。
具体的には、クロック信号に可変遅延部１１０３にて所定の遅延量が与えられた信号が、第１の同期回路における基準信号である。このため、第２の同期回路では、第１の同期回路にて同期確立できたときの可変遅延部１１０３における遅延量に基づいて、可変遅延部１１０９における遅延量が設定されると共に、テンプレート発生部１１０８にて発生されるテンプレートの初期位相が設定されることになる。
最初と２番目のパルス（図１３（Ｃ））では、打ち抜きタイミングでの信号振幅（相関器出力（図１３（Ｄ））が、検波器１１１０で平滑化された出力（図１３（Ｅ）））が、しきい値以下である。
このため、可変遅延部１１０９の遅延量を制御した結果、３番目のパルスでは、打ち抜きタイミングでの信号振幅がしきい値を超え、２段目の同期確立に至っている（図１３（Ｆ））。

以上のようにＰＳＫ変調信号を受信する場合にも、第１の同期回路においては、エンベロープのみの信号をテンプレートとして用いることにより、短時間で同期（ただし、位相同期まで確立されていないため多少粗い同期である）を確立することができる。
さらに、第２の同期回路においては、第１の同期回路にて得られた同期タイミングに基づいて初期位相を設定し、正弦波成分を持つ信号をテンプレートとして用いて、その初期位相から位相同期を行うことにより、短時間に且つ正確に同期を確立することができる。
別の言い方をすれば、ＡＳＫ変調信号の復調に必要な同期とＰＳＫ変調信号の復調に必要な同期とを段階的に確立することで、ＰＳＫ変調信号を同期する場合でも、短い時間での同期引き込みを実現することができる。
さらに、ＡＳＫ変調信号の復調に必要な同期とＰＳＫ変調信号の復調に必要な同期とを段階的に確立することで、ＡＳＫ変調信号の復調に必要な同期が確立するまでは、第２の同期回路は電源をオフすることで作動せず、ＡＳＫ変調信号の復調に必要な同期が確立した場合にのみ作動する。
逆に、ＡＳＫ変調信号の復調に必要な同期が確立していない場合にのみ、第１の同期回路は作動し、ＡＳＫ変調信号の復調に必要な同期が確立した後は、作動しないという制御が可能となる。
つまり、第１の同期回路および第２の同期回路のいずれか一方のみを作動させる制御が可能となる。別の言い方をすれば、同期状態に応じて、両同期回路を選択する制御が可能となる。このような制御により、消費電力を削減することができる。

なお、図２等に記載の、複数の同期ブロック間での同期情報の共有や、マルチパス検出に関する機能は同様に搭載可能であるため、割愛している。

また、以上の説明では全てアナログ素子を用いた例で説明しているが、波形の全体的な関係を分かりやすく説明するために、これを用いたものであり、アナログ−デジタル変換回路（ＡＤＣ）等を用い、量子化して処理をすることも同様に実施可能である。

また、以上の説明では、ＡＳＫ同期用の回路（上述の第１の同期回路）で同期を取った後に、ＰＳＫ同期用の同期回路（上述の第２の同期回路）で同期調整を行なうことのみ記載した。
しかし、所定の時間、ＰＳＫ同期用の回路での同期調整を行なっても同期確立できない場合、再度ＡＳＫ同期用の回路で同期調整を行なった後に、ＰＳＫ同期用回路での同期調整を行なうように実施してもよい。
例えば、急な位置変動による信号到達時間の変化や、通信経路の瞬断による同期タイミング調整の誤作動等が、同期タイミングの大きな変化につながる。

また、以上の説明では、ＰＳＫ変調信号の復調を行うために、図１３に示すような処理を第２の同期回路にて位相同期確立するまで行う必要がある。
しかし、例えば、ＰＳＫ変調信号の他に、ＡＳＫ変調信号も伝送されるようなシステムにおいて、ＡＳＫ変調信号を受信する場合には、２段目の同期確立処理は行わずに、１段目の同期確立処理にて得られた同期タイミングのみに基づいて復調を行うこともできる。
なぜならば、ＰＳＫ変調信号に比べると、ＡＳＫ変調信号は、比較的粗い同期でも変調することが可能であるからである。この場合には、第２の同期回路は電源をオフすることにより作動しないという制御を行うことができる。これにより消費電力を削減することができる。
また、ＡＳＫ変調信号を扱う場合には、ＰＳＫ変調信号を扱う場合に比べて高速な同期処理が可能となる。なお、いずれにしても、復調部１３０は、各同期回路から同期が確立された状態を示す同期状態信号を取得した後の各同期回路における基準信号に基づいて、受信信号を復調することになる。

また、以上の説明では、ＰＳＫ同期用の回路（上述の第２の同期回路）の入力信号を、ＡＳＫ同期用回路（上述の第１の同期回路）の出力信号とした例を示した。
しかし、受信アンテナ出力端や、周波数変換器１００１の出力端で分岐し、分岐された信号のそれぞれを、ＡＳＫ同期用回路とＰＳＫ同期用回路との入力信号とすることで、ＡＳＫ同期用回路による受信波形の歪の影響が出ない構成としたり、さらにいずれか一方の同期回路のみを動作させることで、消費電力を減らすように制御したりすることが可能となる。

このようないずれか一方の同期回路のみを動作させる構成を利用する環境としては、例えば、待ち受け時にはＡＳＫ変調信号による通信を行い、データをやり取りする場合にはＰＳＫ変調信号を用いた通信を行なうシステムが考えられる。
また、送信側で変調方式を指定し、本実施の形態に記載の受信側で送信側の指定を判断し、適宜同期部を切替るようなシステムも利用環境として考えられる。なお、送信側が指定する変調方式の判定は復調部１３０で行なわれ、その詳細は公知技術の組み合わせであるため、ここでは記載を割愛する。

（他の実施の形態）
実施の形態１においては、粗い同期処理を行うＤＬＬモジュール１５０は常に作動しているものとして説明を行った。しかしながらこれに限定されるものではなく、ＤＬＬモジュール１５０および精密な同期処理を行うＤＬＬモジュール１６０は、常に作動状態である必要はない。
例えば、ＩＲ受信機が通常より広いパルス幅を有する信号を受信することもでき、そのパルス幅が、粗い同期ＤＬＬモジュール１５０における広いパルス幅と一致する場合には、粗い同期ＤＬＬモジュール１５０は正確な同期をとるのに十分であるため、ＩＲ受信機１００は、精密な同期ＤＬＬモジュール１６０を停止することができる。

また、ＩＲ送信機およびＩＲ受信機１００が静止状態にある場合には、伝送チャネル特性はゆるやかに変化する。従って、そのような場合には、粗い同期ＤＬＬモジュール１５０は長時間調整する必要がない。
そのため、当初の捕捉の終了後、粗い同期ＤＬＬモジュール１５０は所定の時間、非作動状態とすることができる。そのとき、精密な同期ＤＬＬモジュール１６０だけがトラッキングを続けることになる。そして、上記の所定の時間後、粗い同期ＤＬＬモジュールを再度作動状態にすることにより、チャネル特性における何らかの変化を検査することができる。

本発明の無線受信装置および無線受信方法は、高速かつ信頼性の高い同期の確立を実現するものとして有用である。

本発明の実施の形態１のインパルス無線（ＩＲ）受信機の主要構成を示すブロック図 主に図１の同期確立ユニットの構成を示すブロック図 主に図１の同期確立ユニットの他の構成を示すブロック図 同期確立ユニットの実施例の説明に供する図 実施の形態２のインパルス無線（ＩＲ）受信機の主要構成を示すブロック図 図５の同期確立ユニットの構成を示すブロック図 図６の比較部における処理の説明に供する図 図５の同期確立ユニットの他の構成を示すブロック図 図５の同期確立ユニットの他の構成を示すブロック図 実施の形態３の無線受信機の主要構成を示すブロック図 主に図１０の同期確立ユニットの構成を示すブロック図 図１０の同期確立ユニットの第１の同期回路における同期処理の説明に供する図 図１０の同期確立ユニットの第２の同期回路における同期処理の説明に供する図

符号の説明

１００、２００ ＩＲ受信機
１１０ 包絡線検波部
１２０、２１０、１００２ 同期確立ユニット
１３０ 復調部
１３５ デインタリーバ
１４０ 復号部
１５０、１６０ ＤＬＬモジュール
１５１、２９０、１１０４ クロック
１５２、１６５、１１０３、１１０９ 可変遅延部
１５３ ワイドパルステンプレート発生部
１５４、１６２、１１０１、１１０７ 相関器
１５５、１６３ ローパスフィルタ
１５６、１６４、１１０６、１１１１ しきい値判定部
１６１ ナローパルステンプレート発生部
１６６ 遅延値記憶部
１６７ 遅延値推定部
１７０ 相関値比較部
１８０ ＡＮＤ回路
１９０ 比較部
２１５ 遅延Ｔ部
２２０、２５０、３２０、３５０ 比較部
２２５、２５５、３２５、３５５ 積分部
２３０、２６０、３３０、３６０ 積算部
２３５、２６５、３３５、３６５ 保持部
２４０、２７０、３４０、３７０ 遅延調整部
２４５ アーリーＴ部
２７５ 加算器
２８０、２８０１、２８０２ 同期確定制御部
２８５ パルステンプレート発生部
３１０ 遅延Ｔ_２部
３１５ 遅延Ｔ_１部
３４５ アーリーＴ_２部
３７５ アーリーＴ_１部
１０００ 無線受信機
１００１ 周波数変換器
１１０２、１１０８ テンプレート発生部
１１０５、１１１０ 検波器
１５３１ フレームドメインテンプレート発生部
１６１１ シンボルドメインテンプレート発生部

Claims (22)

1. 受信信号と第１の基準信号を同期させる第１の同期回路と、
   前記受信信号と前記第１の同期回路における同期確立時の前記第１の基準信号に基づく第２の基準信号を同期させる第２の同期回路と、
   前記第１の同期回路の同期情報および前記第２の同期回路の同期情報の少なくともいずれか一方に基づいて、前記受信信号を復調する復調部と、
   を具備する無線受信装置。
2. 前記第１の同期回路および前記第２の同期回路のそれぞれは、前記同期情報として同期状態を示す同期状態信号を出力する請求項１に記載の無線受信装置。
3. 前記復調部は、各同期回路から同期が確立された状態を示す前記同期状態信号を取得した後の前記各同期回路における前記基準信号に基づいて、前記受信信号を復調する請求項２に記載の無線受信装置。
4. 前記無線受信装置は、前記同期状態に応じて動作させる同期回路を選択する請求項２に記載の無線受信装置。
5. 前記第１の同期回路は、
   前記第１の基準信号に応じたタイミングで入力されるパルステンプレートと前記受信信号との相関をとる相関手段と、
   前記相関手段による相関結果のレベルに応じて同期の成否を判断し、同期が取れていないと判断する場合に、前記相関をとるタイミングをずらす同期制御手段と、
   を有する請求項１に記載の無線受信装置。
6. 前記パルステンプレートとして、前記受信信号より信号時間の長い信号を用いる請求項５に記載の無線受信装置。
7. 前記同期制御手段は、前記相関をとるタイミングをずらした場合に、そのタイミングを示すタイミング情報を前記第２の同期回路に出力し、
   前記第２の同期回路は、前記タイミング情報に基づいて前記第２の基準信号のタイミングを調整する請求項５に記載の無線受信装置。
8. 前記第２の同期回路は、
   入力信号と前記第２の基準信号に応じたタイミングで入力されるパルステンプレートとの相関をとる相関手段と、
   前記相関手段による相関結果のレベルに応じて同期の成否を判定し、同期が取れていないと判断する場合に、前記パルステンプレートとの相関をとるタイミングをずらす同期制御手段と、
   を有する請求項１に記載の無線受信装置。
9. 前記パルステンプレートとして、受信信号とほぼ等しい信号時間の信号を用いる請求項８に記載の無線受信装置。
10. 前記第２の同期回路の前記入力信号は、前記第１の同期回路における前記受信信号と前記第１の基準信号との相関結果である請求項８に記載の無線受信装置。
11. 前記第１の同期回路は、前記第１の基準信号に応じたタイミングで入力される第１のパルステンプレートと受信信号との相関をとる第１の相関手段を具備し、
    前記第２の同期回路は、入力信号と前記第２の基準信号に応じたタイミングで入力される第２のパルステンプレートとの相関をとる第２の相関手段を具備し、
    前記第１の相関手段にて得られる相関結果と前記第２の相関手段にて得られる相関結果とを比較する比較手段をさらに具備する請求項１に記載の無線受信装置。
12. 前記比較手段は、両相関結果が等しいと判断される場合に、前記復調部に同期確立完了情報を出力する請求項１１に記載の無線受信装置。
13. 前記比較手段は、前記第１の相関手段にて得られる相関結果と前記第２の相関手段にて得られる相関結果とが異なると判断される場合に、前記第１のパルステンプレートの長さを短くする制御を行なう請求項１１に記載の無線受信装置。
14. 前記比較手段は、信号の長さを基準として、両相関結果を比較する請求項１３に記載の無線受信装置。
15. 前記比較手段は、信号の振幅を基準として、両相関結果を比較する請求項１３に記載の無線受信装置。
16. 前記第２の同期制御手段は、前記相関をとるタイミングをずらした場合に、そのタイミングを示すタイミング情報を前記第１の同期回路に出力し、
    前記第１の同期回路は、前記タイミング情報に基づいて前記第１の基準信号のタイミングを調整する請求項８に記載の無線受信装置。
17. 前記第１の同期回路がＡＳＫ信号である前記受信信号の同期を行ない、第２の同期回路がＰＳＫ信号である前記受信信号の同期を行なう請求項１に記載の無線受信装置。
18. 前記第１の同期回路は、前記受信信号のエンベロープ結果を用いて同期をとる請求項１７に記載の無線受信装置。
19. 前記第２の同期回路は、前記受信信号の位相同期を行なう請求項１７に記載の無線受信装置。
20. 前記第２の同期回路は、前記位相同期を行なう際に、前記第１の同期回路の同期情報をもとに初期位相を設定する請求項１９に記載の無線受信装置。
21. 前記受信信号の変調方式に応じて、両同期回路を切り替える請求項１に記載の無線受信装置。
22. 受信信号と第１の基準信号を同期させる第１の同期確立ステップと、
    前記受信信号と前記第１の同期確立ステップにおける同期確立時の前記第１の基準信号に基づく第２の基準信号を同期させる第２の同期確立ステップと、
    前記第１の同期確立ステップの同期情報および前記第２の同期確立ステップの同期情報の少なくともいずれか一方に基づいて、前記受信信号を復調するステップと、
    を具備する無線受信方法。

Images