CN103718490A - 一种解交织的方法及通信系统 - Google Patents

Abstract

本发明提供了一种解交织的方法及通信系统，包括：模数转换器对发送端发送的第一符号信息进行模数转换，得到第二符号信息；解交织器以符号为单位对所述第二符号信息进行解交织处理，得到第三符号信息；解调器对所述第三符号信息进行解调，得到以比特方式表示的浮点信息；软判决前向误码纠错FEC译码器对所述浮点信息进行译码，输出比特数据。本发明提供的技术方案用以实现减少解交织器的逻辑资源占用量，降低解交织器的实现成本。

Description

一种解交织的方法及通信系统

技术领域

本发明涉及通信领域，尤其涉及一种解交织的方法及通信系统。

背景技术

在通信系统中，信道中存在的突发噪声会导致突发误码；FEC（Forward Error Correction，前向误码纠错）系统包括FEC编码器和FEC译码器，FEC系统虽然具有一定的纠突发误码能力，但当突发误码较多时，就超出了FEC系统的纠突发误码能力，将导致突发误码的扩散，FEC系统将无法正常工作。

目前，普遍利用交织器来解决突发误码的问题，请参考图1所示的交织器的工作原理示意图，交织器将连续的突发误码“打散”到不同的FEC码字中，使得每个码字中的突发误码量小于FEC系统的纠突发误码能力。

目前交织器的通信系统中，交织器和解交织器所处理的数据都是比特（bit）数据，这种传统的交织处理方式和解交织处理方式适用于硬判决FEC的通信系统和低调制模式（如BPSK（Binary Phase Shift Keying，相移键控）、QPSK（Quadrature Phase Shift Keying，正交相移键控）、16-QAM（Quadrature Amplitude Modulation，正交幅度调制））的软判决FEC的通信系统，当应用于高调制模式（如64-QAM、256-QAM、512-QAM）的软判决FEC的通信系统时，如调制模式为256-QAM的LDPC（Low-Density Parity-Check Code）的通信系统，译码器所处理的比特数据是浮点信息，每个符号信息经过解调器的解调后得到M个浮点信息，如256-QAM解调器的M等于8，每个浮点信息要用N个比特表示，则每个符号信息在解调后由原来的2×N个比特（包括实部和虚部）变成M×N个比特，解交织器需要处理的数据量庞大，将占用大量的逻辑资源，使得解交织器的实现复杂度较高，解交织处理的成本较高。

发明内容

有鉴于此，本发明实施例提供了一种解交织的方法及通信系统，以实现减少解交织器的逻辑资源占用量，降低解交织器的实现成本。

第一方面，本发明实施例提供了一种解交织的方法，包括：

模数转换器对发送端发送的第一符号信息进行模数转换，得到第二符号信息；

解交织器以符号为单位对所述第二符号信息进行解交织处理，得到第三符号信息；

解调器对所述第三符号信息进行解调，得到以比特方式表示的浮点信息；

软判决前向误码纠错FEC译码器对所述浮点信息进行译码，输出比特数据。

在第一方面的第一种可能的实现方式中，所述解交织器以符号为单位对所述第二符号信息进行解交织处理具体为：

从模数转换器接收所述第二符号信息；

按照接收顺序，将所述第二符号信息中的第m个符号存入第i个随机存储器RAM的第j行，直到所有符号都存储到RAM中；当m为n的整数倍时，i=n，j=m/n；当m非n的整数倍时，i=m%n，j=[m/n+1]，其中[]表示取整；其中m、n、i和j为正整数，n为总RAM数；

依次提取RAM中的所有符号，提取完一个RAM中的所有符号后，再提取下一个RAM中的所有符号，直到所有符号都提取完毕；

按照提取顺序将提取出的符号作为第三符号信息发送给解调器。

在第一方面的第二种可能的实现方式中，所述解调器对所述第三符号信息进行解调，得到以比特方式表示的浮点信息，具体为：

接收解交织器发送的所述第三符号信息；

将所述第三符号信息中每个符号作为所述解调器的调制模式对应的星座图中的一个星座点，依据星座点的量化位宽将所述星座点解映射成浮点信息，得到以比特方式表示的浮点信息。

第二方面，本发明实施例提供了一种解交织的通信系统，包括：模数转换器、解交织器、解调器和软判决前向误码纠错FEC译码器：

模数转换器，用于对发送端发送的第一符号信息进行模数转换，得到第二符号信息；

解交织器，用于以符号为单位对所述第二符号信息进行解交织处理，得到第三符号信息；

解调器，用于对所述第三符号信息进行解调，得到以比特方式表示的浮点信息；

软判决FEC译码器，用于对所述浮点信息进行译码，输出比特数据。

在第二方面的第一种可能的实现方式中，所述解交织器具体包括接收单元、存储单元、提取单元和发送单元：

接收单元，用于从模数转换器接收所述第二符号信息；

存储单元，用于按照接收顺序，将所述第二符号信息中的第m个符号存入第i个随机存储器RAM的第j行，直到所有符号都存储到RAM中；当m为n的整数倍时，i=n，j=m/n；当m非n的整数倍时，i=m%n，j=[m/n+1]，其中[]表示取整；其中m、n、i和j为正整数，n为总RAM数；

提取单元，用于依次提取RAM中的所有符号，提取完一个RAM中的所有符号后，再提取下一个RAM中的所有符号，直到所有符号都提取完毕；

发送单元，用于按照提取顺序将提取出的符号作为第三符号信息发送给解调器。

在第二方面的第二种可能的实现方式中，所述解调器具体包括接收单元、解映射单元：

接收单元，用于接收解交织器发送的所述第三符号信息；

解映射单元，用于将所述第三符号信息中每个符号作为所述解调器的调制模式对应的星座图中的一个星座点，依据星座点的量化位宽将所述星座点解映射成浮点信息，得到以比特方式表示的浮点信息。

通过上述技术方案，解交织器置于解调器之前，以符号为单位对符号信息进行解交织处理，而不是对解调后的比特数据进行解交织处理，因此输入解交织器的数据量大大降低，从而减少解交织器对逻辑资源的占用量，降低解交织器的实现复杂度和解交织处理的实现成本。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1是交织器的工作原理示意图；

图2是本发明实施例所提供的发送端对比特数据的处理方法的流程示意图；

图3是本发明实施例中高调制模式的软判决通信系统的示意图；

图4是交织器是以符号为单位对编码后得到的比特数据进行交织处理的示例图；

图5是本发明实施例所提供的解交织的方法的流程示意图；

图6是本发明实施例中微波4×4MIMO通信系统的发送端的示意图

图7是本发明实施例中微波4×4MIMO通信系统的接收端的示意图；

图8是本发明实施例所提供的解交织的通信系统的功能方块图；

图9是本发明实施例所提供的解交织的通信系统的结构示意图。

具体实施方式

为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例给出一种解交织的方法，该解交织的方法中，在发送端需要对输入的比特数据进行处理，再由接收端进行解交织处理；请参考图2，其为本发明实施例所提供的发送端对比特数据的处理方法的流程示意图；如图2所示，该方法包括以下步骤：

步骤201，软判决FEC编码器对比特数据进行编码。

具体的，请参考图3，其为本发明实施例中软判决高调制的通信系统的示意图，在发送端，软判决FEC编码器接收信号源数据，对信号源数据中的比特数据d₀,d₁,d₂,…,d_k-2,d_k-1进行编码处理，将编码处理后得到的比特数据x₀,x₁,x₂,…,x_n-2,x_n-1发送给交织器；本实施例中，软判决FEC编码器可以为LDPC编码器或Turbo码编码器，但不仅限于这两种编码器。

以LDPC编码器为例说明软判决FEC编码器对比特数据进行编码的方法：信号源数据输入LDPC编码器，LDPC编码器是线性分组码，将信号源数据中的每个比特数据与生成矩阵相乘得到相应的校验码，将得到的校验码和比特数据组成LDPC码字，该LDPC码字就是编码处理后的比特数据。

步骤202，交织器以符号为单位对编码后得到的比特数据进行交织处理。

具体的，请参考图3，交织器从软判决FEC编码器收到编码后得到的比特数据x₀,x₁,x₂,…,x_n-2,x_n-1后，以调制器的调制方式中的码元所包含的比特个数为单位，即以调制方式对应的符号大小为单位，将收到的比特数据存放到一个RAM（Random Access Memory，随机存储器）中，直到所有的比特数据都存储到RAM中。

然后交织器需要从RAM中以符号为单位提取比特数据，从第1个RAM开始，提取每个RAM的第1行符号，提取完所有RAM的第1行符号后，再从第1个RAM开始，提取每个RAM的第2行符号，以此类推；最后交织器将提取出的符号按照提取顺序发送给调制器进行调制处理。

例如，如图4所示，交织器是以符号为单位对编码后得到的比特数据进行交织处理，以调制器是1024-QAM为例，交织深度为108个LDPC码字。交织深度为存储的LDPC码帧数，存储的总比特数据量为LDPC帧长乘以交织深度。1024-QAM的每个码元包含10比特，交织器将以10比特为单位将收到的比特数据存入RAM中，交织器将收到的第1个10比特存入第一个RAM的第一行，将第2个10比特存入第一个RAM的第2行，以此类推，直到第n-1个10比特存入第一个RAM的第n-1行，第一个RAM存满；然后将第n个10比特存入第二个RAM的第一行，第n+1个10比特存入第二个RAM的第二行，以此类推，直到将第二个RAM存满为止，以此类推，直到交织器将收到的编码后得到的比特数据都存入RAM。

这里，交织器发送给调制器的符号是重新组合后的比特数据y₀,y₁,y₂,…,y_n-2,y_n-1，也就是说交织器以符号为单位将编码后的比特数据打散，再输出重新组合后的比特数据y₀,y₁,y₂,…,y_n-2,y_n-1；交织器对比特数据的交织处理并不改变比特数据的本质，而是改变比特数据的结构顺序，将突发误码打散，使信道传输过程中的突发误码最大限度的分散化。

步骤203，调制器对交织处理后得到的比特数据进行调制，得到第一符号信息。

具体的，请参考图3，调制器从交织器接收交织处理后得到的比特数据y₀,y₁,y₂,…,y_n-2,y_n-1，将比特数据y₀,y₁,y₂,…,y_n-2,y_n-1映射到调制器的调制方式对应的星座图上，形成相应的星座点，一个星座点就是一个符号信息，一个符号信息中包括I、Q两个分量，分别对应星座图的实部和虚部，调制器将映射生成的第一符号信息s₀,s₁,s₂,…,s_n-2,s_n-1发送给数模转换器；例如，对于256-QAM调制器，该调制器可以将8比特的比特数据调制成1个符号信息。

步骤204，第一符号信息经过DAC的转换后通过噪声信道发送给ADC。

具体的，请参考图3，DAC（Digital to Analog Converter，数模转换器）接收调制器发送的第一符号信息s₀,s₁,s₂,…,s_n-2,s_n-1，将数字格式的第一符号信息转换为模拟信息；DAC与噪声信道相连，DAC将数模转换后得到的模拟信息发送到该噪声信道中，接收端的ADC（Analog toDigital Converter，模数转换器）将通过噪声信道接收到该模拟信息。

请参考图5，其为本发明实施例所提供的解交织的方法的流程示意图，如图5所示，该方法包括以下步骤：

步骤501，ADC对发送端发送的第一符号信息进行模数转换，得到第二符号信息。

具体的，请参考图3，在接收端，ADC通过噪声信道接收到发送端发送的第一符号信息，ADC对从噪声信道收到的模拟信息进行模数转换，将模拟信号转换成数字格式的符号信息，得到第二符号信息s₀＇,s₁＇,s₂＇,…,s_n-2＇,s_n-1＇，并将所述第二符号信息s₀＇,s₁＇,s₂＇,…,s_n-2＇,s_n-1＇发送给解交织器。

步骤502，解交织器以符号为单位对第二符号信息进行解交织处理，得到第三符号信息。

具体的，请参考图3，在接收端由解交织器从ADC接收第二符号信息s₀＇,s₁＇,s₂＇,…,s_n-2＇,s_n-1＇，并以符号为单位，即以调制方式对应的符号大小为单位，对收到的第二符号信息s₀＇,s₁＇,s₂＇,…,s_n-2＇,s_n-1＇进行解交织处理，即执行交织处理的逆过程，将第二符号信息中的第m个符号信息存入第i个RAM的第j行，直到所有符号都存储到RAM中；其中，依据交织深度确定需要存储的所有符号量；其中i和j为正整数，n为总RAM数；当m为n的整数倍时，i=n，j=m/n；当m非n的整数倍时，i=m%n，j=[m/n+1]，其中[]表示取整；其中m、n、i和j为正整数，n为总RAM数；即：从第1个RAM的第1行开始存储符号信息，将收到的第1个符号信息存储到第1个RAM的第1行中，将收到的第2个符号信息存储到第2个RAM的第1行中，待所有RAM的第1行存储完毕后，将收到的符号信息存储到第1个RAM的第2行中，以此类推，直至所有符号信息都存入RAM。

从第1个RAM开始，依次提取每个RAM中的所有符号，即提取完一个RAM中的所有符号后，再提取下一个RAM中的所有符号，直到所有符号都提取完毕；最后按照提取顺序将提取出的符号作为第三符号信息发送给解调器进行解调处理，从而将第二符号信息处理成编码后比特数据的顺序S₀',S₁',S₂',…,S_n-2',S_n-1'；本实施例中，解交织器接收的是第二符号信息，对第二符号信息进行解交织处理，而不是现有技术中，对解调后的比特数据进行解交织处理。

步骤503，解调器对第三符号信息进行解调，得到以比特方式表示的浮点信息。

具体的，请参考图3，解调器接收解交织器发送的第三符号信息S₀',S₁',S₂',…,S_n-2',S_n-1'，对收到的第三符号信息进行解调，将第三符号信息中每个符号作为解调器的调制模式对应的星座图中的一个星座点，依据星座点的量化位宽将该星座点解映射成浮点信息，得到以比特方式表示的浮点信息；其中，星座点的量化位宽由ADC器件特性确定。例如，量化位宽为8比特，则解调器将一个符号信息解调成8个浮点信息，每个浮点信息用8比特表示，则每个符号信息就解调成64比特；解调器将解映射得到的浮点信息x₀＇,x₁＇,x₂＇,…,x_n-2＇,x_n-1＇发送给软判决FEC译码器，经过解调器的解调处理，第三符号信息将变成数据量更大的比特数据被发送给软判决FEC译码器。

步骤504，软判决FEC译码器对浮点信息进行译码，输出比特数据。

具体的，请参考图3，软判决FEC译码器接收解调后得到的浮点信息x₀＇,x₁＇,x₂＇,…,x_n-2＇,x_n-1＇，利用译码算法对浮点信息进行译码，对浮点信息中的误码进行纠错，并输出纠错后得到的比特数据d₀',d₁',d₂',…,d_n-2',d_n-1'；其中，浮点信息中的误码包括突发误码和信道中的随机误码。译码算法可以为LDPC译码算法、Turbo码译码算法等；其中，软判决FEC译码器可以为LDPC译码器或Turbo码译码器，但不仅限于这两种译码器，只要软判决FEC译码器与软判决FEC编码器相对应即可。

由于在传统的硬判决FEC编码器和调制模式比较低的通信系统中，解调器处理的是符号信息，每个符号信息解调后是M个（如256-QAM解调器的M=8）浮点信息，每个浮点信息要用N个比特表示，则每个符号信息解调后，由原来的2×N个比特（包括实部和虚部）变成了M×N个比特，解交织器要对M×N个比特的比特数据进行解交织处理，而本实施例中，解交织器的处理位于解调器之前，因此解交织器是对2×N个比特的符号信息进行解交织处理，传统的解交织器的逻辑资源是本实施例中的解交织器的逻辑资源的(M×N)/(2×N)=M/2倍，以256-QAM调制器为例，M=8，传统的解交织器的逻辑资源是本实施例中解交织器的4倍，本实施例的解交织器可以节约4倍的逻辑资源。

具体实施例

以微波4×4MIMO通信系统，码长为8640的LDPC编码器，调制模式为1024-QAM为例进行说明。由于调制模式为1024-QAM，则每个符号信息为10比特，设浮点信息的量化位宽为8比特。

请参考图6，其为本发明实施例中微波4×4MIMO通信系统的发送端的示意图，在发送端，有4路信号源数据，使用4个交织器，每个交织器的处理单位都为10比特，每10比特映射成1个星座点，星座点的坐标包括实部和虚部，由于量化位宽为8比特，则映射得到的浮点信息为16比特。

在发送端有如下处理过程：

定帧处理：信号源数据经过BB（Base Band，基带）帧的定帧处理后，实现LDPC定帧，以并行位宽10比特传给LDPC编码器。

编码处理：为了节约逻辑资源，LDPC编码器采用时分复用的方式，用一个LDPC编码器兼容4路信号源数据的编码；LDPC编码器将BB帧送来的4路信号源数据，以时分复用的方式合成1路信号源数据，对这1路信号源数据进行LDPC编码，编码后的1路信号源数据再被分成4路对齐的比特数据，分别送给4个交织器。这里，可以由调制模式控制单元根据信号质量的不同在LDPC编码器上配置相应的调制模式的参数，用于指示发送端的调制模式，一个LDPC编码器可以支持多种调制模式，如16-QAM、64-QAM、256-QAM、512-QAM或1024-QAM等，而且，每路比特数据既可以采用相同的调制模式，也可以采用不相同的调制模式，例如，调制模式的参数配置为1时，表示调制模式为16-QAM，调制模式的参数配置为2时，表示调制模式为64-QAM，LDPC编码器通过控制信号将调制模式的参数向下游处理模块传递，下游处理模块可以依据调制模式的参数获知调制模式。

交织处理：为了比特数据之间不相互影响，每路比特数据分别采用1个交织器，每个交织器的交织深度为100个LDPC帧，则4个交织器需要4×8640×100=3456000比特的RAM资源，该交织器的交织单元为一个符号，即10比特为一个符号。

调制处理：交织器输出的10比特位宽的比特数据给调制器进行调制，输出的每个符号信息包括I、Q两路，每路符号信息做8比特s的量化处理，得到共16比特的符号信息。

请参考图7，其为本发明实施例中微波4×4MIMO通信系统的接收端的示意图，在接收端有如下处理过程：

解交织处理：噪声信道传来的符号信息进入解交织器，解交织器以符号的形式对符号信息进行解交织处理，传来的每个符号信息为16比特。与发送端的调制同理，这里，可以由调制模式控制单元根据信号质量的不同在解交织器上配置相应的调制模式的参数，用于指示接收端的调制模式，一个LDPC译码器可以支持多种调制模式，如16-QAM、64-QAM、256-QAM、512-QAM或1024-QAM等，而且，每路比特数据既可以采用相同的调制模式，也可以采用不相同的调制模式，例如，调制模式的参数配置为1时，表示调制模式为16-QAM，调制模式的参数配置为2时，表示调制模式为64-QAM，解交织器通过控制信号将调制模式的参数向下游处理模块传递，下游处理模块可以依据调制模式的参数获知调制模式。

解调处理：解交织器输出的16比特的数据给解调器，通过解调器的解调处理后，1个星座点解映射成10个浮点信息，每个浮点信息用8比特表示，则解调器在每路输出80比特的比特数据。

译码处理：LDPC译码器采用时分复用的方式，用1个LDPC译码器进行4路比特数据的译码；先将4路比特数据合成1路比特数据，对这1路比特数据进行LDPC译码，再将译码后的1路比特数据分成4路比特数据，分别发送给4个BB帧。

上述通信系统中，解交织器需要使用的RAM的比特数为：（8640/10）×16×100=1382400比特。如果按照传统方式，将解交织器的解交织处理放在解调器的解调处理之后，则需要RAM的逻辑资源为（8640/10）×10×8×100=6912000比特，因此传统方式中解交织器的逻辑资源的倍数是本发明实施例中解交织器的逻辑资源的5倍。其中8640为一个LDPC码的帧长，（8640/10）=864是每个LDPC码包含的符号数，10表示每个符号信息解调后的浮点信息个数，8表示每个浮点信息采用8比特的量化位宽。

本发明实施例进一步给出实现上述方法实施例中各步骤及方法的装置实施例。

请参考图8，其为本发明实施例所提供的一种解交织的通信系统的功能方块图。如图所示，该解交织的通信系统包括：模数转换器81、解交织器82、解调器83和软判决FEC译码器84；其中，

模数转换器81，用于对发送端发送的第一符号信息进行模数转换，得到第二符号信息；

解交织器82，用于以符号为单位对所述第二符号信息进行解交织处理，得到第三符号信息；

解调器83，用于对所述第三符号信息进行解调，得到以比特方式表示的浮点信息；

软判决FEC译码器84，用于对所述浮点信息进行译码，输出比特数据。

其中，所述解交织器82具体包括接收单元821、存储单元822、提取单元823和发送单元824：

接收单元821，用于从模数转换器接收第二符号信息；

存储单元822，用于按照接收顺序，将所述第二符号信息中的第m个符号存入第i个随机存储器RAM的第j行，直到所有符号都存储到RAM中；当m为n的整数倍时，i=n，j=m/n；当m非n的整数倍时，i=m%n，j=[m/n+1]，其中[]表示取整；其中m、n、i和j为正整数，n为总RAM数；

提取单元823，用于依次提取RAM中的所有符号，提取完一个RAM中的所有符号后，再提取下一个RAM中的所有符号，直到所有符号都提取完毕；

发送单元824，用于按照提取顺序将提取出的符号作为第三符号信息发送给解调器83。

其中，所述解调器83具体包括接收单元831、解映射单元832：

接收单元831，用于接收解交织器发送的第三符号信息；

解映射单元832，用于将所述第三符号信息中每个符号作为所述解调器的调制模式对应的星座图中的一个星座点，依据星座点的量化位宽将所述星座点解映射成浮点信息，得到以比特方式表示的浮点信息。

请参考图9，其为本发明实施例所提供的一种解交织的通信系统的结构示意图。如图所示，该通信系统包括：

模数转换器91，接收发送端发送的第一符号信息，并对所述第一符号信息进行模数转换，得到第二符号信息；

存储器92，用于存储包括程序例程的信息；

处理器93，与存储器92、模数转换器91耦合，用于控制所述程序例程的执行，具体包括：以符号为单位对所述第二符号信息进行解交织处理，得到第三符号信息；对所述第三符号信息进行解调，得到以比特方式表示的浮点信息；对所述浮点信息进行译码，输出比特数据。

本发明提供的技术方案中，解交织器置于解调器之前，以符号为单位对符号信息进行解交织处理，而不是对解调后的比特数据进行解交织处理，因此输入解交织器的数据量大大降低，从而减少解交织器对逻辑资源的占用量，降低解交织器的实现复杂度和解交织处理的实现成本。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (6)

1.一种解交织的方法，其特征在于，该方法包括：

模数转换器对发送端发送的第一符号信息进行模数转换，得到第二符号信息；

解交织器以符号为单位对所述第二符号信息进行解交织处理，得到第三符号信息；

解调器对所述第三符号信息进行解调，得到以比特方式表示的浮点信息；

软判决前向误码纠错FEC译码器对所述浮点信息进行译码，输出比特数据。

2.根据权利要求1所述的方法，其特征在于，所述解交织器以符号为单位对所述第二符号信息进行解交织处理具体为：

从模数转换器接收所述第二符号信息；

按照接收顺序，将所述第二符号信息中的第m个符号存入第i个随机存储器RAM的第j行，直到所有符号都存储到RAM中；当m为n的整数倍时，i=n，j=m/n；当m非n的整数倍时，i=m%n，j=[m/n+1]，其中[]表示取整；其中m、n、i和j为正整数，n为总RAM数；

依次提取RAM中的所有符号，提取完一个RAM中的所有符号后，再提取下一个RAM中的所有符号，直到所有符号都提取完毕；

按照提取顺序将提取出的符号作为第三符号信息发送给解调器。

3.根据权利要求1所述的方法，其特征在于，所述解调器对所述第三符号信息进行解调，得到以比特方式表示的浮点信息，具体为：

接收解交织器发送的所述第三符号信息；

将所述第三符号信息中每个符号作为所述解调器的调制模式对应的星座图中的一个星座点，依据星座点的量化位宽将所述星座点解映射成浮点信息，得到以比特方式表示的浮点信息。

4.一种解交织的通信系统，其特征在于，该系统包括模数转换器、解交织器、解调器和软判决前向误码纠错FEC译码器：

模数转换器，用于对发送端发送的第一符号信息进行模数转换，得到第二符号信息；

解交织器，用于以符号为单位对所述第二符号信息进行解交织处理，得到第三符号信息；

解调器，用于对所述第三符号信息进行解调，得到以比特方式表示的浮点信息；

软判决FEC译码器，用于对所述浮点信息进行译码，输出比特数据。

5.根据权利要求4所述的通信系统，其特征在于，所述解交织器具体包括：接收单元、存储单元、提取单元和发送单元：

接收单元，用于从模数转换器接收所述第二符号信息；

存储单元，用于按照接收顺序，将所述第二符号信息中的第m个符号存入第i个随机存储器RAM的第j行，直到所有符号都存储到RAM中；当m为n的整数倍时，i=n，j=m/n；当m非n的整数倍时，i=m%n，j=[m/n+1]，其中[]表示取整；其中m、n、i和j为正整数，n为总RAM数；

提取单元，用于依次提取RAM中的所有符号，提取完一个RAM中的所有符号后，再提取下一个RAM中的所有符号，直到所有符号都提取完毕；

发送单元，用于按照提取顺序将提取出的符号作为第三符号信息发送给解调器。

6.根据权利要求4所述的通信系统，其特征在于，所述解调器具体包括接收单元、解映射单元：

接收单元，用于接收解交织器发送的所述第三符号信息；

解映射单元，用于将所述第三符号信息中每个符号作为所述解调器的调制模式对应的星座图中的一个星座点，依据星座点的量化位宽将所述星座点解映射成浮点信息，得到以比特方式表示的浮点信息。

Images