CN109687940A - 一种多路复用的ldpc编码方法 - Google Patents
一种多路复用的ldpc编码方法 Download PDFInfo
- Publication number
- CN109687940A CN109687940A CN201811585797.0A CN201811585797A CN109687940A CN 109687940 A CN109687940 A CN 109687940A CN 201811585797 A CN201811585797 A CN 201811585797A CN 109687940 A CN109687940 A CN 109687940A
- Authority
- CN
- China
- Prior art keywords
- coding
- ldpc
- textual information
- time
- ldpc coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
本发明公开了一种多路复用的LDPC编码方法。该方法主要用在卫星导航系统站间源的FPGA程序设计中,适用于多路信息均需要LDPC编码的情况。通过分时复用的方式,将多路信号中的每一路信号进行分时LDPC编码处理,从而实现了硬件电路设计中重复编码模块的整合,优化了硬件电路模块的设计,减少了硬件资源的利用率,并具有新颖性、创造性和简单实用的特点。
Description
技术领域
本发明涉及LDPC编码领域,尤其涉及到硬件电路设计中LDPC编码模块的多路复用技术。
背景技术
LDPC码是一种线性分组码,表示方法简单,便于硬件实现,在无线通信、数字音频、视频广播中有广泛的应用。通过LDPC编码能够更加安全得实现数据传输,满足未来通信系统中高速数据传输的性能需求。
LDPC模块多路复用技术主要用在卫星导航系统站间源的FPGA程序设计中。站间源作为一种站间信号模拟源,需要具备多通道的站间信号输出能力,且每个通道之间互相独立,都具备输出数传电文的能力,即每个通道都需要具备1个LDPC编码单元。LDPC码的通用编码方法是由信息序列与码的生成矩阵相乘得到码字序列,尽管LDPC码的校验矩阵是非常稀疏的,但它的生成矩阵却并不稀疏,这使得其编码复杂度往往与其码长成正比,编码复杂度越大,实现时所需的用于存储的寄存器数量就越多,消耗的硬件资源也更大。所以在设计阶段,进一步提炼、简化硬件设计模型,减少重复模块的使用,具有非常重要的意义。故本发明提出了一种LDPC模块的多路复用技术。
发明内容
本发明的目的在于为硬件程序设计提供一种多路复用的LDPC编码方法,该方法通过时分复用的方式,将多路信号中的每一路信号进行分时LDPC编码处理,以此避免编码模块的重复设计使用,减少硬件资源的消耗,优化硬件程序模块的设计。
本发明采用的技术方案为:
一种多路复用的LDPC编码方法,该方法通过时分复用的方式,将多路信号中的每一路信号进行分时LDPC编码处理,包括以下步骤:
(1)将多路需要进行LDPC编码的电文信息写入到各自通道的输入FIFO中;
(2)LDPC编码模块接收时间基准信号产生的脉冲信号作为时间参考,并根据编码模块启动信号对多路电文信息进行分时编码;
(3)编码后的各路电文信息分别送入到各自通道的输出FIFO中,在时间基准信号产生下一个脉冲信号时将编码后的各路电文信息输出。
其中,步骤(2)中根据编码模块启动信号对多路电文信息进行分时编码,具体为:编码模块启动信号每隔固定时间产生一个窄脉冲信号,LDPC编码模块每次检测到窄脉冲信号后对其中的一路电文信息进行编码,对多路待编码的电文信息分时完成LDPC编码。
其中,每路电文信息完成LDPC编码所需的时间小于任意两个窄脉冲信号之间的时间间隔。
本发明与背景相比的优点为:
1.本发明具有多路分时复用的特点,与多路信号中每路信号单独进行LDPC编码相比,能显著优化硬件程序模块的设计,减少资源占用率,尤其在信号路数较多时,效果更为明显。
2.本发明具有灵活调整的特点,可根据实际信号路数的需求,进行类似的设计与验证,便于信号路数增加或减少的改变。
附图说明
图1是单路LDPC编码单元示意图。
图2是20路LDPC编码单元示意图。
图3是本发明20路LDPC编码单元复用示意图。
图4是本发明多路复用的LDPC模块时序图。
具体实施方式
下面结合具体附图对本发明做进一步描述。
通常情况下,单路LDPC编码单元的时序示意图如图1所示。包含电文输入FIFO与输出FIFO,即图中的IN_FIFO与OUT_FIFO,以及LDPC编码模块——ENC模块。如果电路设计不进行时分复用,则多路电文信息进行编码的结构如图2所示,即为图1结构的多路复制。而复用后的电路结构如图3所示,多路电文信息通过分时复用共用一个LDPC编码模块,极大的简化了电路的设计。
从图1的时序图中可以看出,1PPS是外部时频设备产生的秒脉冲信号,主要用来为LDPC编码单元模块提供时间基准,1PPS信号在每秒的初始时刻提供一个脉冲信号;Start_enc为编码模块启动信号,在第980ms产生一个脉冲启动信号,当收到此脉冲时,LDPC编码模块开始对送入的电文信息进行编码;msg是需要进行LDPC编码的电文信息,电文信息需要在1PPS信号的0s至1s的时间段内写入,同时要早于Start_enc信号的脉冲信号,以确保在LDPC编码前需要编码的电文信息已经全部写入;Msg_ldpc为LDPC编码后的电文,在下一秒的秒沿初始时刻输出,输出后的电文再根据功能需求进行相应的处理。
其中Start_enc信号在980ms产生脉冲启动信号,该时间设定是根据编码后电文的输出时间以及对电文进行编码所需的时间设定,电文的编码时间与电文长度和硬件的处理速度有关。
本发明多路复用的LDPC模块时序图如图4所示,由于实际使用需求是需要20路信号同时输出,所以以20路信号为例进行了如下的设计。整个模块采用时分复用的方式进行编码,在1PPS的0s开始时刻就要尽快将20路的原始电文信息分别写入各自的FIFO;此时的Start_enc信号与单路LDPC编码单元中的Start_enc信号不再一致,而是更改为从600ms开始,每20ms产生一个窄脉冲,直到下一秒的初始时刻,在此400ms时间内,将产生20个窄脉冲。第一个窄脉冲产生时,第一路电文信息会被开启送入ENC模块,进行LDPC编码,以此类推,分别将20路电文信息送入ENC模块进行LDPC编码,这样就实现了LDPC编码模块的分时复用。编码后的各通道电文在下一秒的秒初时刻输出,即在1s的开始时刻输出。
具体实现步骤如下:
(101)首先将多路需要进行LDPC编码的电文信息写入各自通道的输入FIFO中,留待处理,其中FIFO用来对数据进行存储。通常在每秒的初始时刻,各通道的电文信息同时并行写入到各自的FIFO缓存中,留待之后进行LDPC编码。
(102)外部需要提供一个时间基准信号,即卫星导航系统中常用的时间基准信号1PPS,该信号在每秒的初始时刻产生一个脉冲信号,LDPC编码模块接收时间基准信号产生的脉冲信号作为时间参考,此外还需要产生一个编码模块启动信号,此信号每隔固定时间产生一个窄脉冲信号,当LDPC模块检测到第一个窄脉冲信号后,就会对第一路电文信息进行LDPC编码,以此类推,LDPC编码模块在一段时间内将会先后检测到多个窄脉冲信号,每次检测到窄脉冲信号后就会对其中的一路电文信息进行编码,这样就会在固定的时间段内,对多路待编码的电文信息分时完成LDPC编码;
此时在FPGA程序模块设计中需要充分考虑每路电文信息完成LDPC编码所需的时间t0,编码模块启动信号的任意两个窄脉冲之间的时间间隔t1要保证远大于t0,只有这样才能保证每路电文信息有足够的时间去完成LDPC编码,确保电文编码的正确性。
(103)编码后的各路电文信息分别送入到各自通道的输出FIFO中,在时间基准信号产生下一个脉冲信号时将编码后的各路电文信息输出。
综上所述,即在硬件设计中实现了LDPC模块的多路复用,与每路电文信息都配置独立的LDPC编码模块相比,具有巨大的优势和可行性。
除上述实施例外,本发明还可以有其他实施方式。凡采用等同替换或等效变换形式的技术方案,均落在本发明要求的保护范围。
Claims (3)
1.一种多路复用的LDPC编码方法,该方法通过时分复用的方式,将多路信号中的每一路信号进行分时LDPC编码处理,其特征在于包括以下步骤:
(1)将多路需要进行LDPC编码的电文信息写入到各自通道的输入FIFO中;
(2)LDPC编码模块接收时间基准信号产生的脉冲信号作为时间参考,并根据编码模块启动信号对多路电文信息进行分时编码;
(3)编码后的各路电文信息分别送入到各自通道的输出FIFO中,在时间基准信号产生下一个脉冲信号时将编码后的各路电文信息输出。
2.根据权利要求1所述的一种多路复用的LDPC编码方法,其特征在于,步骤(2)中根据编码模块启动信号对多路电文信息进行分时编码具体为:编码模块启动信号每隔固定时间产生一个窄脉冲信号,LDPC编码模块每次检测到窄脉冲信号后对其中的一路电文信息进行编码,对多路待编码的电文信息分时完成LDPC编码。
3.根据权利要求2所述的一种多路复用的LDPC编码方法,其特征在于,每路电文信息完成LDPC编码所需的时间小于任意两个窄脉冲信号之间的时间间隔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811585797.0A CN109687940A (zh) | 2018-12-25 | 2018-12-25 | 一种多路复用的ldpc编码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811585797.0A CN109687940A (zh) | 2018-12-25 | 2018-12-25 | 一种多路复用的ldpc编码方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109687940A true CN109687940A (zh) | 2019-04-26 |
Family
ID=66188281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811585797.0A Pending CN109687940A (zh) | 2018-12-25 | 2018-12-25 | 一种多路复用的ldpc编码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109687940A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102122963A (zh) * | 2011-04-08 | 2011-07-13 | 中国传媒大学 | 一种dtmb系统中qc-ldpc码的编码器和编码方法 |
CN103716115A (zh) * | 2012-09-28 | 2014-04-09 | 中兴通讯股份有限公司 | 时分复用的fec编码方法及装置 |
CN103718490A (zh) * | 2013-04-26 | 2014-04-09 | 华为技术有限公司 | 一种解交织的方法及通信系统 |
CN107947801A (zh) * | 2017-11-24 | 2018-04-20 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 多码率兼容ldpc码编码器 |
-
2018
- 2018-12-25 CN CN201811585797.0A patent/CN109687940A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102122963A (zh) * | 2011-04-08 | 2011-07-13 | 中国传媒大学 | 一种dtmb系统中qc-ldpc码的编码器和编码方法 |
CN103716115A (zh) * | 2012-09-28 | 2014-04-09 | 中兴通讯股份有限公司 | 时分复用的fec编码方法及装置 |
CN103718490A (zh) * | 2013-04-26 | 2014-04-09 | 华为技术有限公司 | 一种解交织的方法及通信系统 |
CN107947801A (zh) * | 2017-11-24 | 2018-04-20 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 多码率兼容ldpc码编码器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2153700A1 (en) | Fast forward link power control in a code division multiple access system | |
CN102130742B (zh) | 纠错编码装置和方法、及纠错解码装置和方法 | |
JP2003503895A5 (zh) | ||
CN101116250A (zh) | 纠错编码装置以及纠错译码装置 | |
RU95105525A (ru) | Приемная и передающая аппаратура и способ, включающий пунктурированное сверточное кодирование и декодирование | |
US20200059245A1 (en) | Polar code transmission method and apparatus | |
JPH05183526A (ja) | 並列伝送方法および装置 | |
CN111064937A (zh) | 一种视频光纤坐席接收装置 | |
US3387086A (en) | Multiplexing system for synchronous transmission of start-stop signals after removal of the start and stop bits | |
US4087642A (en) | Digital data communication system | |
US4122309A (en) | Sequence generation by reading from different memories at different times | |
CN109687940A (zh) | 一种多路复用的ldpc编码方法 | |
TW201244382A (en) | Method and apparatus for transmitting and receiving control information in a broadcasting/communication system | |
CN102394655A (zh) | Mic总线上的曼码转换方法 | |
KR980006870A (ko) | 가변 부호화율 펀츄러 | |
JP6744982B2 (ja) | OvXDMシステムに適用される一種類のファストデコード方法、装置及びOvXDMシステム | |
US10129498B2 (en) | Methods for transmitting audio and video signals and transmission system thereof | |
GB1102258A (en) | Data communication systems | |
US3939307A (en) | Arrangement for utilizing all pulses in a narrow band channel of a time-division multiplex, pulse code modulation system | |
CN101299658B (zh) | 一种同步方法和装置 | |
RU2251210C1 (ru) | Кодек помехоустойчивого циклического кода | |
CN107734375A (zh) | 视频源同步时钟产生方法及装置 | |
Spanos et al. | Reduced complexity rate-matching/de-matching architecture for the LTE turbo code | |
JP3203289B2 (ja) | 並列処理復号器の時系列同期回路 | |
RU2214044C1 (ru) | Устройство для кодирования - декодирования данных |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190426 |