CN103716115A - 时分复用的fec编码方法及装置 - Google Patents

时分复用的fec编码方法及装置 Download PDF

Info

Publication number
CN103716115A
CN103716115A CN201210370536.3A CN201210370536A CN103716115A CN 103716115 A CN103716115 A CN 103716115A CN 201210370536 A CN201210370536 A CN 201210370536A CN 103716115 A CN103716115 A CN 103716115A
Authority
CN
China
Prior art keywords
service signal
tdm service
business
odu
coding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210370536.3A
Other languages
English (en)
Other versions
CN103716115B (zh
Inventor
曾纪瑞
王通
王文青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201210370536.3A priority Critical patent/CN103716115B/zh
Priority to PCT/CN2013/084362 priority patent/WO2014048351A1/zh
Priority to EP13840222.7A priority patent/EP2903167B1/en
Publication of CN103716115A publication Critical patent/CN103716115A/zh
Application granted granted Critical
Publication of CN103716115B publication Critical patent/CN103716115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation
    • H03M13/1595—Parallel or block-wise remainder calculation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明涉及一种时分复用的FEC编码方法及装置，其方法包括：接收至少一路ODU时分复用业务信号；对ODU时分复用业务信号不进行解复用，根据输入复用关系对每一业务的每个码块进行四字节并行编码处理，得到OTU时分复用业务信号；输出OTU时分复用业务信号。本发明提高了编码效率、系统传输效率和网络数据传输处理能力，对多业务复用数据处理而言，无需在编码前做数据搜集、编码后做输出平滑等处理，可直接根据输入业务复用特性进行编码操作。且各个输入业务复用同一套编码电路，相对每一业务一组编码器方式，大大减少了编码电路资源消耗、降低了电路功耗。

Description

时分复用的FEC编码方法及装置
技术领域
本发明涉及通信技术领域，尤其涉及光通信领域中的一种时分复用的FEC编码方法及装置。
背景技术
在光通信领域中，受多业务高速率传送的驱动，对光传送网速率和传输可靠性要求越来越高。在光通信中，通常采用前向纠错（FEC，Forword Error  Correction）来降低信号经过信道传输所产生的误码，以达到提高信号传输质量，降低对光设备功率要求的目的。其中，RS码（Reed-solomon codes，里德所罗门码）是经常采用的编码方式之一。RS码在纠正随机符号错误和随机突发错误等方面非常有效，已经广泛应用到光通信、数字电视、数据存储等领域。
现有技术中应用RS编码时通常采用串行编码方法，在时序上一个码字接着一个码字串行处理，一个码字8bit，即：一个时钟周期只能处理8bit，如图1所示，这种方法编码效率低，而且数据吞吐率不大，无法胜任高速传输对数据处理的要求，不利于整个系统传输速率的提高。
目前也有技术方案采用双码字并行的编码方法，该方法中，每个时钟周期可以并行处理2个码字，虽然编码效率和系统数据吞吐率有所提高，但是对业务高速传输而言仍需进一步提升处理能力。而且，该方式是以较大资源消耗来获取编码效率和系统数据吞吐率的提升，其最大不足之处在于，对多业务同时处理而言，需要多组编码器并行，即每个业务一组编码器，由此增加了资源消耗。
发明内容
本发明的主要目的在于提供一种时分复用的FEC编码方法及装置，旨在提高系统传输效率，减少资源消耗。
为了达到上述目的，本发明提出一种时分复用的前向纠错FEC编码方法，包括：
接收至少一路ODU时分复用业务信号；
对所述ODU时分复用业务信号不进行解复用，根据输入复用关系对每一业务的每个码块进行四字节并行编码处理，得到OTU时分复用业务信号；
输出所述OTU时分复用业务信号。
优选地，所述ODU时分复用业务信号为512bit时分复用业务信号，所述对ODU时分复用业务信号的每个码块进行四字节并行编码处理，得到OTU时分复用业务信号的步骤包括：
将所述ODU时分复用业务信号分为两路；其中一路送入先入先出队列FIFO电路，另一路作为运算数据计算编码信息；
通过所述FIFO电路对其中一路数据进行延时处理，得到延时处理后的ODU时分复用业务信号；
对另一路数据进行交织处理；
将所述交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息；
对编码得到的校验信息进行解交织处理；
将解交织处理后的校验信息与所述延时处理后的ODU时分复用业务信号组成OTU时分复用业务信号。
优选地，所述将交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息的步骤包括：
将所述交织处理后的数据，分别送入16个子编码器；
在每个子编码器中，以四字节数据进行并行编码；
在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务子编码器的校验寄存器组中提取该业务的校验信息输出。
优选地，当以预定时钟周期依次接收多路ODU业务的时分复用业务信号时，所述将交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息的步骤包括：
在当前时钟周期，将当前业务的交织处理后的数据，分别送入16个子编码器；在每个子编码器中，以四字节数据进行并行编码；
当下一个时钟周期到来时，判断当前业务的编码过程是否结束，若是，则将当前业务的编码结果转入当前业务的校验寄存器组，否则，将当前业务数据运算的中间结果存入当前业务的缓存寄存器组中，等待该业务的下一时钟周期到来时继续进行编码运算；
对下一业务进行运算；
对每一路ODU时分复用业务信号，在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务的校验寄存器组中提取该业务的校验信息输出。
优选地，所述对ODU时分复用业务信号的每个码块进行四字节并行编码处理的步骤之前还包括：
对所述ODU时分复用业务信号进行补零处理。
优选地，所述输出OTU时分复用业务信号的步骤之前还包括：
对所述OTU时分复用业务信号进行去零处理。
本发明还提出一种时分复用的FEC编码装置，包括：
接收模块，用于接收至少一路ODU时分复用业务信号；
编码模块，用于对所述ODU时分复用业务信号不进行解复用，根据输入复用关系对每一业务的每个码块进行至四字节并行编码处理，得到OTU时分复用业务信号；
输出模块，用于输出所述OTU时分复用业务信号。
优选地，所述ODU时分复用业务信号为512bit时分复用业务信号，所述编码模块包括：
控制单元，用于控制所述ODU时分复用业务信号分为两路；其中一路送入FIFO电路，另一路作为运算数据计算编码信息；
延时单元，用于通过所述FIFO电路对其中一路数据进行延时处理，得到延时处理后的ODU时分复用业务信号；
交织单元，用于对另一路数据进行交织处理；
编码单元，用于将所述交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息；
解交织单元，用于对编码得到的校验信息进行解交织处理；
合并单元，用于将解交织处理后的校验信息与所述延时处理后的ODU时分复用业务信号组成OTU时分复用业务信号。
优选地，所述编码单元还用于将所述交织处理后的数据，分别送入16个子编码器；在每个子编码器中，以四字节数据进行并行编码；在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务子编码器的校验寄存器组中提取该业务的校验信息输出。
优选地，当以预定时钟周期依次接收多路ODU业务的时分复用业务信号时，所述编码单元还用于在当前时钟周期，将当前业务的交织处理后的数据，分别送入16个子编码器；在每个子编码器中，以四字节数据进行并行编码；当下一个时钟周期到来时，判断当前业务的编码过程是否结束，若是，则将当前业务的编码结果转入当前业务的校验寄存器组，否则，将当前业务数据运算的中间结果存入当前业务的缓存寄存器组中，等待该业务的下一时钟周期到来时继续进行编码运算；对下一业务进行运算；对每一路ODU时分复用业务信号，在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务的校验寄存器组中提取该业务的校验信息输出。
优选地，该装置还包括：
补零模块，用于在对所述ODU时分复用业务信号进行四字节并行编码处理之前，对所述ODU时分复用业务信号进行补零处理；
去零模块，用于在输出OTU时分复用业务信号之前，对所述OTU时分复用业务信号进行去零处理。
本发明提出的一种时分复用的FEC编码方法及装置，通过对接收的至少一路ODU时分复用业务信号不进行解复用，根据输入复用关系对每一业务的每个码块进行四字节并行编码处理，大大提高了编码效率、系统传输效率和网络数据传输处理能力，对多业务复用数据处理而言，无需在编码前做数据搜集、编码后做输出平滑等处理，可直接根据输入业务复用特性进行编码操作。而且各个输入业务复用同一套编码电路，相对每一业务一组编码器方式，大大减少了编码电路资源消耗、降低了电路功耗。此外，当输入业务数量增加时，处理电路能自动适应前级传输的带宽，且业务数量增加一路时，仅需在对应电路增加一组寄存器或缓存电路，所需的资源消耗量少，节省大量运算电路资源；另外，对不同类型业务混合输入能同时支持各个混合业务做编码运算。
附图说明
图1是现有技术中RS串行编码器结构示意图；
图2是本发明时分复用的FEC编码方法第一实施例的流程示意图；
图3a为本发明实施例中四字节RS并行编码器的矩阵示意图；
图3b是本发明实施例中四字节RS并行编码器数据拼接电路图；
图3c是本发明实施例中四字节RS并行编码器运算部分的结构示意图；
图3d是本发明实施例中四字节RS并行编码器的逻辑模块结构示意图；
图4是本发明时分复用的FEC编码方法第一实施例中对ODU时分复用业务信号进行四字节并行编码处理，得到OTU时分复用业务信号的一种流程示意图；
图5是本发明时分复用的FEC编码方法第二实施例的流程示意图；
图6a是本发明实施例中OTUk帧结构中16码块交织图；
图6b是本发明实施例中时分复用的子编码器内部结构示意图;
图6c是本发明实施例中时分复用子编码器FIFO电路结构示意图；
图6d是本发明实施例中时分复用子编码器工作时序说明图;
图7是本发明时分复用的FEC编码装置第一实施例的结构示意图；
图8是本发明时分复用的FEC编码装置第一实施例中编码模块的结构示意图；
图9是本发明时分复用的FEC编码装置第二实施例的结构示意图。
为了使发明的技术方案更加清楚、明了，下面将结合附图作进一步详述。
具体实施方式
本发明实施例的解决方案主要是：对接收的一路或多路ODU（OracleDatabase Unloader，光数据单元）时分复用业务信号不进行解复用，根据输入复用关系对每一业务的每个码块进行四字节并行编码处理，以提高编码效率、系统传输效率和网络数据传输处理能力，对多业务复用数据处理而言，无需在编码前做数据搜集、编码后做输出平滑等处理，可直接根据输入业务复用特性进行编码操作。而且各个输入业务复用同一套编码电路，以减少编码电路资源消耗、降低电路功耗。
具体地，如图2所示，本发明第一实施例提出一种时分复用的FEC编码方法，包括：
步骤S101，接收至少一路ODU时分复用业务信号；
其中接收的ODU时分复用业务信号（以下简称业务信号）可以为一路，也可以为多路，若为多路，该多路业务信号的类型可以相同，也可以部分相同或全不相同，在处理多路业务信号时，根据系统设定的时钟周期，依次进行后续处理。
本实施例中，ODU时分复用业务信号具体可以为512bit时分复用业务信号。在进行后续编码处理时，将上述512bit时分复用业务信号分为16路、每路四字节并行编码处理。
步骤S102，对所述ODU时分复用业务信号不进行解复用，根据输入复用关系对每一业务的每个码块进行四字节并行编码处理，得到OTU（Optical Transform Unit，光传送单元）时分复用业务信号；
步骤S103，输出所述OTU时分复用业务信号。
以接收的一路512bit时分复用业务信号为例，本实施例可以实现512bit时分复用业务信号的四字节并行RS码编码。该编码方法根据图1所示的现有的RS串行编码器的编码电路推导而来。
如图3a所示，图3a为本实施例中四字节RS并行编码器的矩阵示意图。
该矩阵又叫参数矩阵，对RS（255，239）而言，采用串行编码方式需239个时钟周期完成编码得到校验信息；采用四字节并行编码处理，则仅需60个时钟周期，由此使得编码效率提高了4倍。
在具体处理时，将接收的512bit ODU时分复用业务信号分为两路数据；其中一路数据送入FIFO（First Input First Output，先入先出队列）电路，另一路数据作为运算数据计算编码信息，被送入编码器进行四字节并行编码处理。
送入FIFO电路的一路数据作为原始数据，进行延时处理后，得到延时处理后的ODU时分复用业务信号；经过FIFO电路延时处理的目的是为了使该路数据与编码器输出的校验信息在时序上保持对齐。
另一路数据送入编码器之前，首先需要进行交织处理，将交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息；对编码得到的校验信息进行解交织处理。
最后，将解交织处理后的校验信息与上述延时处理后的ODU时分复用业务信号组成OTU时分复用业务信号输出。
上述编码处理过程中，在编码器中采用预定的四字节RS并行编码迭代公式，具体如下式：
r j ′ = Σ i = 0 3 g 15 - j , i ⊗ ( u i ⊕ r 15 - i ) , j = 0,1,2,3 ( Σ i = 0 3 g 15 - j , i ⊗ ( u i ⊕ r 15 - i ) ) ⊕ r j - 4 , j = 4,5 , . . . , 15 - - - ( 1 )
上述式（1）为根据有限域生成多项式推导出的编码器参数计算公式，该公式决定了有限域算法运算复杂度，复杂度越高，则所需资源代价越大。
此外，如图3b所示，图3b为本实施例四字节RS并行编码器数据拼接电路图。其中，OTU帧结构一行4080列，其中待编码信息为3824列，包含16个码块，串行编码时每码块需239个时钟周期完成编码，在本实施例四字节并行编码时，仅需60时钟周期完成编码。60周期共处理240列，比239列多一列，因此，在具体编码处理时，可以在每一行起始处补零，即在对待编码信息进行交织处理之前，还可以对该待编码信息进行补零处理，则在后续编码器中对待编码信息进行编码处理时，需要进行相应的去零处理；也可以在对待编码信息进行交织处理之前，不对该待编码信息进行补零处理，则在后续编码器中对待编码信息进行编码处理时，不需要进行相应的去零处理。
本实施例采用的四字节RS并行编码器运算部分的结构如图3c所示。
本实施例采用的四字节RS并行编码器的逻辑模块结构如图3d所示。
具体地，如图4所示，以ODU时分复用业务信号为512bit时分复用业务信号为例，上述步骤S102中，对ODU时分复用业务信号不进行解复用，根据输入复用关系对每个码块进行四字节并行编码处理，得到OTU时分复用业务信号的步骤包括：
步骤S1021，将所述ODU时分复用业务信号分为两路数据；其中一路数据送入FIFO电路，另一路数据作为运算数据计算编码信息；
步骤S1022，通过所述FIFO电路对其中一路数据进行延时处理，得到延时处理后的ODU时分复用业务信号；
步骤S1023，对另一路数据进行交织处理；
步骤S1024，将所述交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息；
步骤S1025，对编码得到的校验信息进行解交织处理；
步骤S1026，将解交织处理后的校验信息与所述延时处理后的ODU时分复用业务信号组成OTU时分复用业务信号。
以接收的一路512bit时分复用业务信号为例，将交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息的过程为：将所述交织处理后的数据，分别送入16个子编码器；在每个子编码器中，以四字节数据进行并行编码；在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务子编码器的校验寄存器组中提取该业务的校验信息输出。
当以预定时钟周期依次接收多路ODU业务的时分复用业务信号时，所述将交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息的过程为：在当前时钟周期，将当前业务的交织处理后的数据，分别送入16个子编码器；在每个子编码器中，以四字节数据进行并行编码；当下一个时钟周期到来时，判断当前业务的编码过程是否结束，若是，则将当前业务的编码结果转入当前业务的校验寄存器组，否则，将当前业务数据运算的中间结果存入当前业务的缓存寄存器组中，等待该业务的下一时钟周期到来时继续进行编码运算；同时对下一业务进行运算；对每一路ODU时分复用业务信号，在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务的校验寄存器组中提取该业务的校验信息输出。
相比现有技术，本实施例通过上述方案，能以低资源消耗实现单业务及多业务RS编码过程，复用业务越多节省资源越明显，也降低了芯片静态功耗；此外，本实施例编码处理具有大数据吞吐量特点，数据吞吐是传统编码器的64倍，提高了传输网络数据处理能力；实现编码所需时钟周期数减少到串行编码器的1/4；在复用业务数量增加时，编码电路很容易扩展，无需担心处理带宽不够、资源代价极小。
如图5所示，本发明第二实施例提出一种时分复用的FEC编码方法，在上述第一实施例的基础上，在上述步骤S102之前还包括：
步骤S104，对所述ODU时分复用业务信号进行补零处理。
在上述步骤S102之后还包括：
步骤S105，对所述OTU时分复用业务信号进行去零处理。
本实施例与上述实施例的区别在于，本实施例在将待编码的数据送入编码器、并进行交织处理之前，还对该数据进行补零处理，对应地，在将编码后合成的OTU时分复用业务信号输出之前，对该OTU时分复用业务信号进行去零处理。由此，保证了数据处理的准确性，并进一步提高了编码效率，其他与第一实施例相同。
本实施例通过补零、交织、并行编码、解交织、去零等过程，其中并行编码又包括时分复用控制、编码矩阵运算、编码迭代计算、数据暂存等部分，实现的编码电路对时分复用输入的多种业务进行编码，对每个业务编码中间结果进行暂存、编码结束将校验信息转移到校验寄存器保存并清空中间寄存器，整个过程以控制器约束进行，如此实现了对多路业务的编码。
如图6a所示，图6a 为OTUk帧结构中16码块交织图。
下面以图6a中OTU帧结构和G.709附录A中规定的RS编码方式RS（255，239）为前提，以业务A、业务B、业务C为时分复用输入业务信号为例，说明本实施例时分复用的并行编码的基本原理。
采用图3a所示的四字节RS并行编码器矩阵参数，式（1）所示的根据有限域生成多项式推导出的编码器参数计算公式。同时，采用图3b所示的四字节RS并行编码器数据拼接电路图。
在图3b中，OTU帧结构一行4080列，其中待编码信息3824列，包含16个码块，串行编码时每码块需239个时钟周期完成编码，在四字节并行编码处理时，仅需60时钟周期完成编码。而60周期共处理240列，比239列多一列，因此在每一行起始处补零。
在本实例中，以512bit处理位宽时，输入数据在每行的起始位置：第0周期、第64周期、第128周期、第192周期完成补零；编码输出时每行有4个周期检验信息，对应周期数如图3b所示：第一行为第60—63周期、第二行为第124—127周期、第三行为第188—192周期、第四行为第251—255周期。在完成编码过程后，在对应位置上所补零信息需去掉以完成输出业务数据拼接，并将各行数据首尾相接，去零后的第二行首部接在去零后的第一行尾部。其余各行处理方法相同。
如图3c所示，图3c是RS四字节并行编码器运算部分结构图。Ui（i=0、1、2、3）为输入的并行四字节待编码信息。R0-R15是余数寄存器，用于存储编码运算过程的值。
图3b是本实例四字节RS并行编码器总体结构图，本实例中，除采用四字节并行编码外，还对时分复用输入多路业务数据采用一路编码电路直接编码。
在本实例中，以3路输入业务A、B、C为例进行说明。本实例以OTU帧结构为基础进行，所以编码器内是16个子编码器并行处理。编码输出不改变输入的复用关系，所以16个子编码器与缓存电路之间通过控制信息传递，协调业务数据与校验信息输出。
如图6b所示，图6b为时分复用的子编码器内部结构示意图。暂存寄存器组缓存各输入业务尚未完成编码过程的R0-R15，校验寄存器组缓存完成编码过程的各业务的R0-R15，各个业务编码结束后的编码结果即转入校验寄存器，上述过程在控制器控制下进行。
同时，校验寄存器组在控制器控制下给出当前校验寄存器缓存FEC信息有效信号给FIFO电路。对同一业务，当FEC校验信息没有全部输出完时，优先从寄存器中读取数据输出；当FEC校验信息全部输出完时，从FIFO电路中读取数据输出。数据输出过程中保持业务输入时的时分复用关系不变。
以A、B、C 3个业务为例，控制器由子控制器分别控制3个业务的运算过程。假设当前A业务在运算中，下一周期是B业务需要运算，A业务子控制器判别编码过程是否结束，是则将编码结果转入A业务的校验信息寄存器组对应的寄存器存储，否则将A业务运算的中间结果存入缓存寄存器组中与A业务对应的寄存器，同时对B业务进行运算。
再下一个周期是C业务输入，此时子控制器判别B业务编码过程是否结束，是则将编码结果转入校验信息寄存器组中与B业务对应的寄存器存储，否则将B业务运算的中间结果存入缓存寄存器组中与B业务对应的寄存器，同时对C业务进行运算。
如图6c所示，图6c为本实例时分复用子编码器FIFO电路结构示意图。业务A、B、C分开存储，在输出时，对来自编码器电路的A_FEC\B_FEC\C_FEC信息进行仲裁，16个子编码器送来的信号应当一致，如不一致则发出编码出错信息。
以A_FEC有效为例，该电平有效时，同时满足A业务时分复用的输出条件，即A_Valid为高电平时，输出电路从A业务子编码器校验寄存器组中提取A业务校验信息输出；A_FEC为无效时，从A_FIFO中读取数据输出。多路开关根据输出的时分复用关系选择对应业务输出。
如图6d所示，图6d为本实例时分复用子编码器工作时序说明图。当业务A编码过程结束时，A_end脉冲有效，表示A业务当前编码结束，编码信息从暂存寄存器组转入校验寄存器组中缓存。同时控制器给出A_FEC有效信号，表明A业务校验信息待输出。在本实例中，A_FEC拉起为高电平表明寄存器组中有该业务的4个周期校验信息待输出。根据输入业务复用关系在A业务输出时，A_VLD有效；该电平有效同时A_FEC有效，则从校验信息寄存器组中提取A业务未输出完的校验信息。当校验信息输出完毕，A_FEC变为无效，此时A_VLD有效时，读取A_FIFO中数据输出。对业务B、业务C同样如此。在图6d中，A_OUT_VALID指的是最终输出的A业务valid信号；DATA_OUT是A业务数据输出，带下划线的字母A表明是校验信息，从校验信息寄存器读取而来。
相比现有技术，本发明具有如下优点：
（1）对多业务复用数据处理而言，无需对数据在编码前做数据搜集、编码后做输出平滑等处理。直接根据输入业务复用特性进行编码操作。而且各个输入业务复用同一套编码电路，相对每一业务一组编码器方式大大减少了编码运算电路资源消耗、降低了电路功耗。
（2）本发明方法应用的装置具有可扩展性。当输入业务数量增加时，处理电路能自动适应前级传输的带宽。且业务数量增加一路时，仅需在对应电路增加一组寄存器或缓存电路，所需的资源消耗量少。
（3）以G.709协议中规定的OTU（Optical Channel Transport Unit）帧格式为例，现有技术如图1所示的RS串行编码方法每个时钟只能处理一个码字，而采用本发明的并行编码方法，每个时钟至少能处理四个码字，编码效率提升了至少3倍；
（4）以上述OTU帧为例，现有技术的RS串行编码方法在240MHz时钟下的数据吞吐率为1.92Gbps，采用双码字并行编码方式吞吐率为61.44Gbps。本发明的并行编码方法，其数据吞吐率为122.88Gbps，数据吞吐率进一步提高，适用于高速率传输网业务处理。
（5）对不同类型业务混合输入能同时支持各个混合业务做编码运算。
如图7所示，本发明第一实施例提出一种时分复用的FEC编码装置，包括：接收模块401、编码模块402以及输出模块403，其中：
接收模块401，用于接收至少一路ODU时分复用业务信号；
编码模块402，用于对所述ODU时分复用业务信号不进行解复用，根据输入复用关系对每一业务的每个码块进行四字节并行编码处理，得到OTU时分复用业务信号；
输出模块403，用于输出所述OTU时分复用业务信号。
其中接收的ODU时分复用业务信号（以下简称业务信号）可以为一路，也可以为多路，若为多路，该多路业务信号的类型可以相同，也可以部分相同或全不相同，在处理多路业务信号时，根据系统设定的时钟周期，依次进行后续处理。
本实施例中，ODU时分复用业务信号具体可以为512bit时分复用业务信号。在进行后续编码处理时，将上述512bit时分复用业务信号分为16路、每路四字节并行编码处理。
以接收模块401接收的一路512bit时分复用业务信号为例，本实施例可以实现512bit时分复用业务信号的四字节并行RS码编码。该编码方法根据图1所示的现有的RS串行编码器的编码电路推导而来。
如图3a所示，图3a为本实施例中四字节RS并行编码器的矩阵示意图。
该矩阵又叫参数矩阵，对RS（255，239）而言，采用串行编码方式需239个时钟周期完成编码得到校验信息；采用四字节并行编码处理，则仅需60个时钟周期，由此使得编码效率提高了4倍。
在具体处理时，编码模块402将接收的512bit ODU时分复用业务信号分为两路数据；其中一路数据送入FIFO电路，另一路作为运算数据计算编码信息，被送入编码器进行四字节并行编码处理。
送入FIFO电路的一路数据作为原始数据，进行延时处理后，得到延时处理后的ODU时分复用业务信号；经过FIFO电路延时处理的目的是为了使该路数据与编码器输出的校验信息在时序上保持对齐。
另一路数据送入编码器之前，首先需要进行交织处理，将交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息；对编码得到的校验信息进行解交织处理。
最后，将解交织处理后的校验信息与上述延时处理后的ODU时分复用业务信号组成OTU时分复用业务信号由输出模块403输出。
上述编码处理过程中，在编码器中采用预定的四字节RS并行编码迭代公式，具体如上述式（1）所示。
上述式（1）为根据有限域生成多项式推导出的编码器参数计算公式，该公式决定了有限域算法运算复杂度，复杂度越高，则所需资源代价越大。
此外，如图3b所示，图3b为本实施例四字节RS并行编码器数据拼接电路图。其中，OTU帧结构一行4080列，其中待编码信息为3824列，包含16个码块，串行编码时每码块需239个时钟周期完成编码，在本实施例四字节并行编码时，仅需60时钟周期完成编码。60周期共处理240列，比239列多一列，因此，在具体编码处理时，可以在每一行起始处补零，即在对待编码信息进行交织处理之前，还可以对该待编码信息进行补零处理，则在后续编码器中对待编码信息进行编码处理时，需要进行相应的去零处理；也可以在对待编码信息进行交织处理之前，不对该待编码信息进行补零处理，则在后续编码器中对待编码信息进行编码处理时，不需要进行相应的去零处理。
本实施例采用的四字节RS并行编码器的结构如图3c所示。
本实施例采用的四字节RS并行编码器的逻辑模块结构如图3d所示。
具体地，如图8所示，以ODU时分复用业务信号为512bit时分复用业务信号为例，所述编码模块402包括：控制单元4021、延时单元4022、交织单元4023、编码单元4024、解交织单元4025以及合并单元4026，其中：
控制单元4021，用于将所述ODU时分复用业务信号分为两路；其中一路送入FIFO电路，另一路作为运算数据计算编码信息；
延时单元4022，用于通过所述FIFO电路对其中一路数据进行延时处理，得到延时处理后的ODU时分复用业务信号；
交织单元4023，用于对另一路数据进行交织处理；
编码单元4024，用于将所述交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息；
解交织单元4025，用于对编码得到的校验信息进行解交织处理；
合并单元4026，用于将解交织处理后的校验信息与所述延时处理后的ODU时分复用业务信号组成OTU时分复用业务信号。
进一步地，以接收的一路512bit时分复用业务信号为例，所述编码单元4024还用于将所述交织处理后的数据，分别送入16个子编码器；在每个子编码器中，以四字节数据进行并行编码；在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务子编码器的校验寄存器组中提取该业务的校验信息输出。
当以预定时钟周期依次接收多路ODU业务的时分复用业务信号时，所述编码单元4024还用于在当前时钟周期，将当前业务的交织处理后的数据，分别送入16个子编码器；在每个子编码器中，以四字节数据进行并行编码；当下一个时钟周期到来时，判断当前业务的编码过程是否结束，若是，则将当前业务的编码结果转入当前业务的校验寄存器组，否则，将当前业务数据运算的中间结果存入当前业务的缓存寄存器组中，等待该业务的下一时钟周期到来时继续进行编码运算；对下一业务进行运算；对每一路ODU时分复用业务信号，在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务的校验寄存器组中提取该业务的校验信息输出。
相比现有技术，本实施例通过上述方案，能以低资源消耗实现单业务及多业务RS编码过程，复用业务越多节省资源越明显，也降低了芯片静态功耗；此外，本实施例编码处理具有大数据吞吐量特点，数据吞吐是传统编码器的64倍，提高了传输网络数据处理能力；实现编码所需时钟周期数减少到串行编码器的1/4；在复用业务数量增加时，编码电路很容易扩展，无需担心处理带宽不够、资源代价极小。
如图9所示，本发明第二实施例提出一种时分复用的FEC编码装置，在上述第一实施例的基础上，还包括：
补零模块404，用于在对所述ODU时分复用业务信号进行四字节并行编码处理之前，对所述ODU时分复用业务信号进行补零处理；
去零模块405，用于在输出OTU时分复用业务信号之前，对所述OTU时分复用业务信号进行去零处理。
本实施例与上述实施例的区别在于，本实施例在将待编码的数据送入编码器、并进行交织处理之前，还对该数据进行补零处理，对应地，在将编码后合成的OTU时分复用业务信号输出之前，对该OTU时分复用业务信号进行去零处理。由此，保证了数据处理的准确性，其他与第一实施例相同。
本实施例通过补零、交织、并行编码、解交织、去零等过程，其中并行编码又包括时分复用控制、编码矩阵运算、编码迭代计算、数据暂存等部分，实现的编码电路对时分复用输入的多种业务进行编码，对每个业务编码中间结果进行暂存、编码结束将校验信息转移到校验寄存器保存并清空中间寄存器，整个过程以控制器约束进行，如此实现了对多路业务的编码。
本实施例以图6a中OTU帧结构和G.709附录A中规定的RS编码方式RS（255，239）为前提，以业务A、业务B、业务C为时分复用输入业务信号为例，说明的本实施例时分复用的并行编码的基本原理，请参照上述方法实施例，在此不再赘述。
相比现有技术，本发明具有如下优点：
（1）对多业务复用数据处理而言，无需对数据在编码前做数据搜集、编码后做输出平滑等处理。直接根据输入业务复用特性进行编码操作。而且各个输入业务复用同一套编码电路，相对每一业务一组编码器方式大大减少了处理多路业务时编码运算电路资源消耗、降低了电路功耗。
（2）本发明装置具有可扩展性。当输入业务数量增加时，处理电路能自动适应前级传输的带宽。且业务数量增加一路时，仅需在对应电路增加一组寄存器或缓存电路，所需的资源消耗量少。
（3）以G.709协议中规定的OTU（Optical Channel Transport Unit）帧格式为例，现有技术如图1所示的RS串行编码方法每个时钟只能处理一个码字，而采用本发明的并行编码方法，每个时钟至少能处理四个码字，编码效率提升了至少3倍；
（4）以上述OTU帧为例，现有技术的RS串行编码方法在240MHz时钟下的数据吞吐率为1.92Gbps，采用双码字并行编码方式吞吐率为61.44Gbps。本发明的并行编码方法，其数据吞吐率为122.88Gbps，数据吞吐率进一步提高，适用于高速率传输网业务处理。
（5）对不同类型业务混合输入能同时支持各个混合业务做编码运算。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (11)

1.一种时分复用的前向纠错FEC编码方法，其特征在于，包括：
接收至少一路光数据单元ODU时分复用业务信号；
对所述ODU时分复用业务信号不进行解复用，根据输入复用关系对每一业务的每个码块进行四字节并行编码处理，得到光传送单元OTU时分复用业务信号；
输出所述OTU时分复用业务信号。
2.根据权利要求1所述的方法，其特征在于，所述ODU时分复用业务信号为512bit时分复用业务信号，所述对ODU时分复用业务信号的每个码块进行四字节并行编码处理，得到OTU时分复用业务信号的步骤包括：
将所述ODU时分复用业务信号分为两路；其中一路送入先入先出队列FIFO电路，另一路作为运算数据计算编码信息；
通过所述FIFO电路对其中一路数据进行延时处理，得到延时处理后的ODU时分复用业务信号；
对另一路数据进行交织处理；
将所述交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息；
对编码得到的校验信息进行解交织处理；
将解交织处理后的校验信息与所述延时处理后的ODU时分复用业务信号组成OTU时分复用业务信号。
3.根据权利要求2所述的方法，其特征在于，所述将交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息的步骤包括：
将所述交织处理后的数据，分别送入16个子编码器；
在每个子编码器中，以四字节数据进行并行编码；
在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务子编码器的校验寄存器组中提取该业务的校验信息输出。
4.根据权利要求2所述的方法，其特征在于，当以预定时钟周期依次接收多路ODU业务的时分复用业务信号时，所述将交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息的步骤包括：
在当前时钟周期，将当前业务的交织处理后的数据，分别送入16个子编码器；在每个子编码器中，以四字节数据进行并行编码；
当下一个时钟周期到来时，判断当前业务的编码过程是否结束，若是，则将当前业务的编码结果转入当前业务的校验寄存器组，否则，将当前业务数据运算的中间结果存入当前业务的缓存寄存器组中，等待该业务的下一时钟周期到来时继续进行编码运算；
对下一业务进行运算；
对每一路ODU时分复用业务信号，在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务的校验寄存器组中提取该业务的校验信息输出。
5.根据权利要求1-4中任一项所述的方法，其特征在于，所述对ODU时分复用业务信号的每个码块进行四字节并行编码处理的步骤之前还包括：
对所述ODU时分复用业务信号进行补零处理。
6.根据权利要求5所述的方法，其特征在于，所述输出OTU时分复用业务信号的步骤之前还包括：
对所述OTU时分复用业务信号进行去零处理。
7.一种时分复用的FEC编码装置，其特征在于，包括：
接收模块，用于接收至少一路ODU时分复用业务信号；
编码模块，用于对所述ODU时分复用业务信号不进行解复用，根据输入复用关系对每一业务的每个码块进行四字节并行编码处理，得到OTU时分复用业务信号；
输出模块，用于输出所述OTU时分复用业务信号。
8.根据权利要7所述的装置，其特征在于，所述ODU时分复用业务信号为512bit时分复用业务信号，所述编码模块包括：
控制单元，用于控制所述ODU时分复用业务信号分为两路；其中一路送入FIFO电路，另一路作为运算数据计算编码信息；
延时单元，用于通过所述FIFO电路对其中一路数据进行延时处理，得到延时处理后的ODU时分复用业务信号；
交织单元，用于对另一路数据进行交织处理；
编码单元，用于将所述交织处理后的数据送入编码器进行四字节并行编码处理，得到编码后的校验信息；
解交织单元，用于对编码得到的校验信息进行解交织处理；
合并单元，用于将解交织处理后的校验信息与所述延时处理后的ODU时分复用业务信号组成OTU时分复用业务信号。
9.根据权利要8所述的装置，其特征在于，所述编码单元还用于将所述交织处理后的数据，分别送入16个子编码器；在每个子编码器中，以四字节数据进行并行编码；在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务子编码器的校验寄存器组中提取该业务的校验信息输出。
10.根据权利要8所述的装置，其特征在于，当以预定时钟周期依次接收多路ODU业务的时分复用业务信号时，所述编码单元还用于在当前时钟周期，将当前业务的交织处理后的数据，分别送入16个子编码器；在每个子编码器中，以四字节数据进行并行编码；当下一个时钟周期到来时，判断当前业务的编码过程是否结束，若是，则将当前业务的编码结果转入当前业务的校验寄存器组，否则，将当前业务数据运算的中间结果存入当前业务的缓存寄存器组中，等待该业务的下一时钟周期到来时继续进行编码运算；对下一业务进行运算；对每一路ODU时分复用业务信号，在编码结束后，当16个子编码器送出的校验信息有效信号一致，且满足当前业务输出条件时，从当前业务的校验寄存器组中提取该业务的校验信息输出。
11.根据权利要7-10中任一项所述的装置，其特征在于，还包括：
补零模块，用于在对所述ODU时分复用业务信号进行四字节并行编码处理之前，对所述ODU时分复用业务信号进行补零处理；
去零模块，用于在输出OTU时分复用业务信号之前，对所述OTU时分复用业务信号进行去零处理。
CN201210370536.3A 2012-09-28 2012-09-28 时分复用的fec编码方法及装置 Active CN103716115B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210370536.3A CN103716115B (zh) 2012-09-28 2012-09-28 时分复用的fec编码方法及装置
PCT/CN2013/084362 WO2014048351A1 (zh) 2012-09-28 2013-09-26 时分复用的前向纠错编码方法及装置
EP13840222.7A EP2903167B1 (en) 2012-09-28 2013-09-26 Method and apparatus for forward error correction (fec) coding based on time-division duplex (tdd)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210370536.3A CN103716115B (zh) 2012-09-28 2012-09-28 时分复用的fec编码方法及装置

Publications (2)

Publication Number Publication Date
CN103716115A true CN103716115A (zh) 2014-04-09
CN103716115B CN103716115B (zh) 2017-10-10

Family

ID=50387006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210370536.3A Active CN103716115B (zh) 2012-09-28 2012-09-28 时分复用的fec编码方法及装置

Country Status (3)

Country Link
EP (1) EP2903167B1 (zh)
CN (1) CN103716115B (zh)
WO (1) WO2014048351A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109672453A (zh) * 2018-12-17 2019-04-23 上海沿芯微电子科技有限公司 Rs编码器串并混用编码电路、编码方法及rs编码器
CN109687940A (zh) * 2018-12-25 2019-04-26 中国电子科技集团公司第五十四研究所 一种多路复用的ldpc编码方法
CN111457947A (zh) * 2020-05-13 2020-07-28 新里程医用加速器(无锡)有限公司 位置编码系统及编码方法和装置、电子设备和存储介质
CN112054877A (zh) * 2015-01-08 2020-12-08 华为技术有限公司 数据处理方法和数据处理装置
CN114584258A (zh) * 2022-02-15 2022-06-03 烽火通信科技股份有限公司 业务时延降低方法、装置、设备及可读存储介质
CN115118388A (zh) * 2022-06-15 2022-09-27 北京诺芮集成电路设计有限公司 一种多通道的复用fec编解码方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5983388A (en) * 1997-08-25 1999-11-09 Analog Devices Forward error correction arrangement (FEC) for multipoint to single point communication systems
US8274892B2 (en) * 2001-10-09 2012-09-25 Infinera Corporation Universal digital framer architecture for transport of client signals of any client payload and format type
US6990624B2 (en) * 2001-10-12 2006-01-24 Agere Systems Inc. High speed syndrome-based FEC encoder and decoder and system using same
KR20080092232A (ko) * 2007-04-11 2008-10-15 삼성전자주식회사 전송스트림 생성 장치 및 터보 패킷 디멀티플렉싱 장치그리고 그 방법
US8151172B2 (en) * 2008-07-10 2012-04-03 Lsi Corporation Adjustable error-correction for a reed solomon encoder/decoder
CN101686416A (zh) * 2008-09-27 2010-03-31 华为技术有限公司 通过光传送网传送光通道传输单元的方法、装置及网络系统
JP2010200247A (ja) * 2009-02-27 2010-09-09 Mitsubishi Electric Corp デジタル伝送システム及びデジタル伝送方法
WO2010135864A1 (zh) * 2009-05-26 2010-12-02 华为技术有限公司 传送客户数据的方法、设备及通信系统
CN102231631B (zh) * 2011-06-20 2018-08-07 深圳市中兴微电子技术有限公司 Rs编码器的编码方法及rs编码器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054877A (zh) * 2015-01-08 2020-12-08 华为技术有限公司 数据处理方法和数据处理装置
CN112054877B (zh) * 2015-01-08 2022-06-10 华为技术有限公司 数据处理方法和数据处理装置
CN109672453A (zh) * 2018-12-17 2019-04-23 上海沿芯微电子科技有限公司 Rs编码器串并混用编码电路、编码方法及rs编码器
CN109687940A (zh) * 2018-12-25 2019-04-26 中国电子科技集团公司第五十四研究所 一种多路复用的ldpc编码方法
CN111457947A (zh) * 2020-05-13 2020-07-28 新里程医用加速器(无锡)有限公司 位置编码系统及编码方法和装置、电子设备和存储介质
CN111457947B (zh) * 2020-05-13 2021-11-19 新里程医用加速器(无锡)有限公司 位置编码系统及编码方法和装置、电子设备和存储介质
CN114584258A (zh) * 2022-02-15 2022-06-03 烽火通信科技股份有限公司 业务时延降低方法、装置、设备及可读存储介质
CN114584258B (zh) * 2022-02-15 2023-05-26 烽火通信科技股份有限公司 业务时延降低方法、装置、设备及可读存储介质
CN115118388A (zh) * 2022-06-15 2022-09-27 北京诺芮集成电路设计有限公司 一种多通道的复用fec编解码方法及装置
CN115118388B (zh) * 2022-06-15 2024-04-23 北京诺芮集成电路设计有限公司 一种多通道的复用fec编解码方法及装置

Also Published As

Publication number Publication date
WO2014048351A1 (zh) 2014-04-03
EP2903167A1 (en) 2015-08-05
EP2903167B1 (en) 2019-08-07
CN103716115B (zh) 2017-10-10
EP2903167A4 (en) 2015-10-28

Similar Documents

Publication Publication Date Title
CN103716115A (zh) 时分复用的fec编码方法及装置
CN101702639B (zh) 循环冗余校验的校验值计算方法及装置
CN101540654B (zh) 一种交织速率匹配和解交织解速率匹配方法
CN109600201B (zh) 一种极化编码方法、装置、电子设备及存储介质
CN102761389B (zh) 非同步主从式串行通信系统、数据传输方法与控制模块
CN105429726B (zh) 光传输网的业务映射处理方法、装置及系统
CN100568744C (zh) 一种卷积码速率匹配的方法和装置
CN101714907B (zh) 无源光网络通信方法及系统、光网络单元和光线路终端
CN102957511B (zh) 一种数据传输的自适应降速方法
CN101217352A (zh) 一阶段速率匹配的缓冲设置方法
CN101286819B (zh) 一种数据接收方法及装置
CN1841976B (zh) 一种传输实时并行数据流的方法及系统
CN104144331A (zh) 利用单sdi通道实现多路图像/视频编码数据传输的装置
CN111050403A (zh) 一种数据传输方法、装置及设备
CN101060374B (zh) Turbo编码流水处理装置及方法
CN104135345A (zh) 一种应用于长期演进系统的跨层编解码方法
CN102255687A (zh) 速率匹配方法与装置
CN106685591A (zh) 一种数据传输方法及设备
CN102664015A (zh) 一种基于g726编码的多路音频实时编码软硬件方案
CN101478468A (zh) 基于fpga的mvb数字量输入模块
CN103488596B (zh) 一种链路自适应的数据传输装置及数据传输方法
CN1526102A (zh) 通信控制器和转换信息的方法
CN104601180A (zh) 一种基于扩展汉明码的二维乘积码编码装置及编码方法
CN101478466A (zh) 基于fpga的mvb模拟量输入模块
CN103763064A (zh) 适用于超高速通讯系统的循环冗余校验码生成方法与电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221024

Address after: 518000 Zhongxing Industrial Park, Liuxian Avenue, Xili Street, Nanshan District, Shenzhen, Guangdong

Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518057 Ministry of justice, Zhongxing building, South Science and technology road, Nanshan District hi tech Industrial Park, Shenzhen, Guangdong

Patentee before: ZTE Corp.

TR01 Transfer of patent right