CN102761389B - 非同步主从式串行通信系统、数据传输方法与控制模块 - Google Patents

非同步主从式串行通信系统、数据传输方法与控制模块 Download PDF

Info

Publication number
CN102761389B
CN102761389B CN201110140030.9A CN201110140030A CN102761389B CN 102761389 B CN102761389 B CN 102761389B CN 201110140030 A CN201110140030 A CN 201110140030A CN 102761389 B CN102761389 B CN 102761389B
Authority
CN
China
Prior art keywords
data
packet
serial
address information
check code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110140030.9A
Other languages
English (en)
Other versions
CN102761389A (zh
Inventor
陈文泉
陈英敏
林家庆
吴承学
黄静宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN102761389A publication Critical patent/CN102761389A/zh
Application granted granted Critical
Publication of CN102761389B publication Critical patent/CN102761389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code

Abstract

一种非同步主从式串行通信系统及应用其的数据传输方法与控制模块。非同步主从式串行通信系统包括主控制模块及从控制模块。主控制模块根据地址信息及数据信息产生校验码，并根据地址信息、数据信息、校验码及主时钟信号产生数据分组。从控制模块根据数据分组及从时钟信号产生解码数据，并根据解码数据产生地址信息、数据信息及校验码。

Description

非同步主从式串行通信系统、数据传输方法与控制模块
技术领域
本发明涉及一种非同步主从式串行通信系统及应用其的数据传输方法与控制模块。
背景技术
请同时参照图1及图2，图1绘示为传统同步主从式串行通信系统的示意图，图2绘示为传统同步主从式串行通信系统的时钟信号与数据分组的示意图。传统同步主从式串行通信系统1包括主控制模块11及从控制模块12。主控制模块11经数据传输线14发送数据分组ODF至从控制模块12，并经数据传输线15接收由从控制模块12发出的数据分组ODF。主控制模块11经时钟信号线13输出时钟信号CLK至从控制模块12。从控制模块12必须根据主控制模块11提供的时钟信号CLK方能对数据分组ODF进行解译。
然而，当主控制模块11与从控制模块12在传输的过程当中会因工作环境的各种干扰或者长距离的传输，导致时钟信号的变质或衰减，进而让传输与接收的数据错误，造成系统不稳定。
发明内容
本发明涉及一种非同步主从式串行通信系统及应用其的数据传输方法与控制模块。
根据本发明，提出一种非同步主从式串行通信系统。非同步主从式串行通信系统包括主控制模块及从控制模块。主控制模块根据地址信息及数据信息产生校验码，并根据地址信息、数据信息、校验码及主时钟信号产生数据分组，并传送该数据分组。从控制模块接收该数据分组，并根据数据分组及从时钟信号产生解码数据，并根据解码数据产生地址信息、数据信息及校验码。
根据本发明，提出一种应用于非同步主从式串行通信系统的数据传输方法。数据传输方法包括：根据地址信息及数据信息产生校验码，并根据地址信息、数据信息、校验码及主时钟信号产生数据分组，并传送该数据分组；以及接收该数据分组，并根据数据分组及从时钟信号产生解码数据，并根据解码数据产生地址信息、数据信息及校验码。
根据本发明，提出一种应用于非同步主从式串行通信系统的控制模块。控制模块包括数据合流电路、数据错误校验器、多工器及编码器。数据合流电路将地址信息及数据信息合流为第一串行数据。数据错误校验器根据第一串行数据产生校验码。第一串行数据及校验码经过多工器后产生第二串行数据，编码器根据主时钟信号编码第二串行数据输出数据分组。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：
附图说明
图1绘示为传统同步主从式串行通信系统的示意图。
图2绘示为传统同步主从式串行通信系统的时钟信号与数据分组的示意图。
图3绘示为依照第一实施例的非同步主从式串行通信系统的示意图。
图4绘示为传输数据的示意图。
图5绘示为应用于非同步主从式串行通信系统的数据传输方法的流程图。
图6绘示为依照第一实施例的主控制模块的局部示意图。
图7绘示为步骤51的细部流程图。
图8及图9绘示为曼彻斯特编码技术的示意图。
图10绘示为步骤511的示意图。
图11绘示为依照第一实施例的从控制模块的局部示意图。
图12绘示为步骤52的细部流程图。
图13绘示为步骤522的示意图。
图14绘示为依照本发明实施例的控制模块的示意图。
【主要元件符号说明】
1：传统非同步主从式串行通信系统
11、31：主控制模块
12、32：从控制模块
13：时钟信号线
14、15：数据传输线
51～52、511～514、5111～5112、521～523、5221～5222：步骤
311：数据合流电路
312：第一数据错误校验器
323：第二数据错误校验器
313：第一多工器
3111：第二多工器
314：编码器
315：第一寄存器
324：第二寄存器
316：控制单元
321：解码器
322：数据分流电路
3112：并串行移位寄存器
3221：串并行移位寄存器
CLK：时钟信号
CKM：主时钟信号
CKS：从时钟信号
ODF、DF：数据分组
S1：地址信息
S2：数据信息
S3：第一串行数据
S4：检查码
S5：第二串行数据
S12：并行数据
具体实施方式
下述实施例提供一种非同步主从式串行通信系统及应用其的数据传输方法与控制模块。非同步主从式串行通信系统包括主控制模块及从控制模块。主控制模块根据地址信息及数据信息产生校验码，并根据地址信息、数据信息、校验码及主时钟信号产生数据分组，并传送该数据分组。从控制模块接收该数据分组，并根据数据分组及从时钟信号产生解码数据，并根据解码数据产生地址信息、数据信息及校验码。
数据传输方法包括：根据地址信息及数据信息产生校验码，并根据地址信息、数据信息、校验码及主时钟信号产生数据分组，并传送该数据分组；以及接收该数据分组，并根据数据分组及从时钟信号产生解码数据，并根据解码数据产生地址信息、数据信息及校验码。
控制模块包括数据合流电路、数据错误校验器、多工器及编码器。数据合流电路将地址信息及数据信息合流为第一串行数据。数据错误校验器根据第一串行数据产生校验码。第一串行数据及校验码经过多工器后产生第二串行数据，编码器根据主时钟信号编码第二串行数据输出数据分组。
请参照图3、图4及图5，图3绘示为依照第一实施例的非同步主从式串行通信系统的示意图，图4绘示为传输数据的示意图，图5绘示为应用于非同步主从式串行通信系统的数据传输方法的流程图。非同步主从式串行通信系统3包括主控制模块31及从控制模块32。如步骤51所示，主控制模块31根据X位的地址信息及Y位的数据信息产生校验码，并根据X位的地址信息、Y位的数据信息、校验码及主控制模块31本身的主时钟信号CKM产生数据分组DF。X位的地址信息能用来定址从控制模块32。举例来说，如果X等于5，则主控制模块31能通过5位的地址信息定址32个从控制模块32。
如步骤52所示，从控制模块32根据数据分组DF及从时钟信号CKS产生解码数据，并根据解码数据产生X位的地址信息、Y位的数据信息及Z位的校验码。由于从控制模块32根据本身的从时钟信号CKS对数据分组DF进行解码，因此主控制模块31与从控制模块32之间不需要额外地使用时钟传输线。此外，由于从控制模块32根据本身的从时钟信号CKS对数据分组DF进行解码，因此能防止因时钟信号受到各种干扰或者长距离的传输，导致时钟信号的变质或衰减进而造成的解码错误，因此可有效确保数据传输的正确性。
请参照图6及图7，图6绘示为依照第一实施例的主控制模块的局部示意图，图7绘示为步骤51的细部流程图。前述主控制模块31包括数据合流电路311、第一数据错误校验器312、第一多工器313、编码器314、第一寄存器315及控制单元316。控制单元316设定数据分组DF与另一数据分组DF的间隔时间，而第一寄存器315用以存储X位的地址信息S1及Y位的数据信息S2。前述步骤51进一步包括511至514。如步骤511所示，数据合流电路311将X位的地址信息S1及Y位的数据信息S2合流为(X+Y)位的第一串行数据S3。如步骤512所示，第一数据错误校验器312根据第一串行数据S3产生校验码S4。第一数据错误校验器312例如为循环冗余校验(Cyclic Redundancy Check，CRC)器，且校验码S4例如为循环冗余校验码。如步骤513所示，第一多工器313根据第一串行数据S3及校验码S4输出(X+Y+Z)位的第二串行数据S5。如步骤514所示，编码器314根据主时钟信号CKM编码(X+Y+Z)位的第二串行数据S5输出数据分组DF。编码器314例如根据主时钟信号CKM对(X+Y+Z)位的第二串行数据S5进行曼彻斯特编码(Manchester)、归零(Return to Zero，RZ)编码、非归零(Nonreturn to Zero Level，NRZ-L)编码、非归零反转(Nonreturn to Zero，Invert on Ones)编码、差动式曼彻斯特(Differential Manchester)编码、双向位曼彻斯特(BiPhase Manchester)编码或多阶传输3(MultilevelTransmission 3，MLT-3)编码。
请参照图8及图9，图8及图9绘示为曼彻斯特编码技术的示意图。编码器314例如为曼彻斯特编码(Manchester)器、归零(Return to Zero，RZ)编码器、非归零(Nonreturn to Zero Level，NRZ-L)编码器、非归零反转(Nonreturn to Zero，Invert on Ones)编码器、差动式曼彻斯特(DifferentialManchester)编码器、双向位曼彻斯特(BiPhase Manchester)编码器或多阶传输3(Multilevel Transmission 3，MLT-3)编码器。
为方便说明起见，下述以曼彻斯特编码(Manchester)器为例说明。在曼彻斯特编码技术中，无论数据是“0”或“1”，在每一个位时间Tb的中央都有电位的转换。由正电位到负电位代表数据为″1″，而由负电位到正电位则代表数据为″0″。
请同时参照图6及图10，图10绘示为步骤511的示意图。前述数据合流电路311包括第二多工器3111及并串行移位寄存器3112，且前述步骤511进一步包括步骤5111至5112。如步骤5111所示，第二多工器3111根据X位的地址信息S1及Y位的数据信息S2输出(X+Y)位的并行数据S12。如步骤5112所示，并串行移位寄存器3112将(X+Y)位的并行数据S12转换为(X+Y)位的第一串行数据S3。
如前所述，控制单元316能设定数据分组DF与另一数据分组DF的间隔时间。用户能通过一用户界面输入间隔时间，而控制单元316计算与间隔时间相对应的时钟个数。控制单元316根据时钟个数控制第一寄存器315、第二多工器3111及第一多工器313，以设定数据分组与数据分组之间的间隔时间。如此一来，将能进一步地防止主控制模块与其他从控制模块的连接距离不同时所产生的数据分组碰撞问题。
请同时参照图11及图12，图11绘示为依照第一实施例的从控制模块的局部示意图，图12绘示为步骤52的细部流程图。前述从控制模块32包括解码器321、数据分流电路322及第二数据错误校验器323，而前述步骤52进一步包括步骤521至523。如步骤521所示，解码器321根据从时钟信号CKS将数据分组DF解码为(X+Y+Z)位的第二串行数据S5。解码器321例如为曼彻斯特解码(Manchester)器、归零(Return to Zero，RZ)解码器、非归零(Nonreturn to Zero Level，NRZ-L)解码器、非归零反转(Nonreturn toZero，Invert on Ones)解码器、差动式曼彻斯特(Differential Manchester)解码器、双向位曼彻斯特(BiPhase Manchester)解码器或多阶传输3(Multilevel Transmission 3，MLT-3)解码器。解码器321例如根据从时钟信号CKS将对数据分组DF进行曼彻斯特(Manchester)解码、归零(Returnto Zero，RZ)解码、非归零(Nonreturn to Zero Level，NRZ-L)解码、非归零反转(Nonreturn to Zero，Invert on Ones)解码、差动式曼彻斯特(Differential Manchester)解码、双向位曼彻斯特(BiPhase Manchester)解码及多阶传输3(Multilevel Transmission 3，MLT-3)解码。
如步骤522所示，数据分流电路322将第二串行数据S5分流为X位的地址信息S1及Y位的数据信息S2。如步骤523所示，第二数据错误校验器323根据(X+Y+Z)位的第二串行数据S5输出校验码S4。第二数据错误校验器323例如为循环冗余校验(Cyclic Redundancy Check，CRC)器，且校验码S4例如为循环冗余校验码。当校验码S4等于预设值，表示数据传送成功，X位的地址信息S1及Y位的数据信息分别存储至第二寄存器324。相反地，当Z位的校验码S4不等于预设值时，表示数据传送失败，从控制模块32要求主控制模块31重送数据分组DF。以循环冗余校验码为例，即是判断余数是否为0，如果余数为0表示数据传送成功。相反地，如果余数不为0，表示数据传送失败，从控制模块32要求主控制模块31重送数据分组DF。
请同时参照图11及图13，图13绘示为步骤522的示意图。前述数据分流电路322还包括串并行移位寄存器3221及数据分流锁存装置3222，且前述步骤522进一步包括步骤5221至5222。如步骤5221所示，串并行移位寄存器3221根据(X+Y+Z)位的第二串行数据S5输出(X+Y)位的并行数据S12。如步骤5222所示，数据分流锁存装置3222根据(X+Y)位的并行数据S12输出X位的地址信息S1及Y位的数据信息S2至第二寄存器324。
请参照图14，图14绘示为依照本发明实施例的控制模块的示意图。控制模块4能做为前述主控制模块31或从控制模块32。控制模块4包括前述的数据合流电路311、第一数据错误校验器312、第一多工器313、编码器314、第一寄存器315、控制单元316、解码器321、数据分流电路322、第二数据错误校验器323及第二寄存器324。数据合流电路311包括第二多工器3111及并串行移位寄存器3112，而数据分流电路322还包括串并行移位寄存器3221及数据分流锁存装置3222。控制模块4中的各部件已于前述说明，在此不另行赘述。需说明的是，当校验码S4等于预设值，表示数据传送成功。控制单元316控制第二寄存器324存储X位的地址信息S1及Y位的数据信息S2。相反地，当Z位的校验码S4不等于预设值时，表示数据传送失败。控制单元316控制第一寄存器315重新输出X位的地址信息S1及Y位的数据信息S2至第二多工器3111，以供后续编码器314重新地输出数据分组DF。
综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书所界定者为准。

Claims (29)

1.一种非同步主从式串行通信系统，包括：
一主控制模块，用以根据一地址信息及一数据信息产生一校验码，并根据该地址信息、该数据信息、该校验码及一主时钟信号产生一数据分组，并传送该数据分组；以及
一从控制模块，用以接收该数据分组，并根据该数据分组及一从时钟信号产生一解码数据，并根据该解码数据产生该地址信息、该数据信息及该校验码，该从控制模块包括：
一解码器，用以根据该从时钟信号将该数据分组解码为一第二串行数据；
一数据分流电路，用以将该第二串行数据分流为该地址信息及该数据信息；该数据分流电路包括：
一串并行移位寄存器，用以根据该第二串行数据输出一并行数据；以及
一数据分流锁存装置，用以根据该并行数据输出该地址信息及该数据信息；以及
一第二数据错误校验器，用以根据该第二串行数据输出该校验码；
其中该主控制模块还包括：一控制单元，用以设定该数据分组与另一数据分组的间隔时间。
2.如权利要求1所述的非同步主从式串行通信系统，其中该主控制模块，包括：
一数据合流电路，用以将该地址信息及该数据信息合流为一第一串行数据；
一第一数据错误校验器，用以根据该第一串行数据产生该校验码；
一第一多工器，用以根据该第一串行数据及该校验码输出一第二串行数据；以及
一编码器，用以根据该主时钟信号编码该第二串行数据输出该数据分组。
3.如权利要求2所述的非同步主从式串行通信系统，其中该数据合流电路包括：
一第二多工器，用以根据该地址信息及该数据信息输出一并行数据；以及
一并串行移位寄存器，用以将该并行数据转换为该第一串行数据。
4.如权利要求2所述的非同步主从式串行通信系统，其中该第一数据错误校验器为循环冗余校验器。
5.如权利要求2所述的非同步主从式串行通信系统，其中该编码器为曼彻斯特编码器。
6.如权利要求2所述的非同步主从式串行通信系统，其中该编码器为归零RZ编码器、非归零NRZ-L编码器、非归零反转编码器、差动式曼彻斯特编码器、双向位曼彻斯特编码器或多阶传输3 MLT-3编码器。
7.如权利要求1所述的非同步主从式串行通信系统，其中该第二数据错误校验器为循环冗余校验器。
8.如权利要求1所述的非同步主从式串行通信系统，其中该解码器为曼彻斯特解码器。
9.如权利要求1所述的非同步主从式串行通信系统，其中该解码器为归零RZ解码器、非归零NRZ-L解码器、非归零反转解码器、差动式曼彻斯特解码器、双向位曼彻斯特解码器或多阶传输3 MLT-3解码器。
10.如权利要求1所述的非同步主从式串行通信系统，其中当该校验码不等于一预设值时，该从控制模块要求该主控制模块重送该数据分组。
11.一种应用于非同步主从式串行通信系统的数据传输方法，包括：
根据一地址信息及一数据信息产生一校验码，并根据该地址信息、该数据信息、该校验码及一主时钟信号产生一数据分组，并传送该数据分组；
接收该数据分组，并根据该数据分组及一从时钟信号产生一解码数据，并根据该解码数据产生该地址信息、该数据信息及该校验码；
设定该数据分组与另一数据分组的间隔时间；以及
当该校验码不等于一预设值时，一从控制模块要求一主控制模块重送该数据分组；
其中所述产生该地址信息、该数据信息及该校验码的步骤包括：
根据该从时钟信号将该数据分组解码为一第二串行数据；
将该第二串行数据分流为该地址信息及该数据信息；以及
根据该第二串行数据输出该校验码。
12.如权利要求11所述的数据传输方法，其中产生一数据分组的该步骤，包括：
将该地址信息及该数据信息合流为一第一串行数据；
根据该第一串行数据产生该校验码；
根据该第一串行数据及该校验码输出一第二串行数据；以及
根据该主时钟信号编码该第二串行数据以输出该数据分组。
13.如权利要求12所述的数据传输方法，其中合流为一第一串行数据的该步骤包括：
根据该地址信息及该数据信息输出一并行数据；以及
将该并行数据转换为该第一串行数据。
14.如权利要求12所述的数据传输方法，其中该校验码为循环冗余校验码。
15.如权利要求12所述的数据传输方法，其中于根据该主时钟信号编码该第二串行数据的该步骤根据该主时钟信号对该第二串行数据进行曼彻斯特编码。
16.如权利要求12所述的数据传输方法，其中于根据该主时钟信号编码该第二串行数据的该步骤根据该主时钟信号对该第二串行数据进行归零RZ编码、非归零NRZ-L编码、非归零反转编码、差动式曼彻斯特编码、双向位曼彻斯特编码或多阶传输3MLT-3编码。
17.如权利要求11所述的数据传输方法，其中于分流为该地址信息及该数据信息的该步骤包括：
根据该第二串行数据输出一并行数据；以及
根据该并行数据输出该地址信息及该数据信息。
18.如权利要求11所述的数据传输方法，其中校验码为循环冗余校验器。
19.如权利要求11所述的数据传输方法，其中于根据该从时钟信号将该数据分组解码为一第二串行数据的该步骤根据该从时钟信号将对该数据分组进行曼彻斯特解码。
20.如权利要求11所述的数据传输方法，其中于根据该从时钟信号将该数据分组解码为一第二串行数据的该步骤根据该从时钟信号将对该数据分组进行归零RZ解码、非归零NRZ-L解码、非归零反转解码、差动式曼彻斯特解码、双向位曼彻斯特解码及多阶传输3 MLT-3解码。
21.一种应用于非同步主从式串行通信系统的控制模块，包括：
一数据合流电路，用以将一地址信息及一数据信息合流为一第一串行数据；
一第一数据错误校验器，用以根据该第一串行数据产生一校验码；
一第一多工器，用以根据该第一串行数据及该校验码输出一第二串行数据；
一编码器，用以根据一主时钟信号编码该第二串行数据输出一数据分组；
一控制单元，用以设定该数据分组与另一数据分组的间隔时间；
一解码器，用以根据一从时钟信号将该数据分组解码为一第二串行数据；
一数据分流电路，用以将该第二串行数据分流为该地址信息及该数据信息；该数据分流电路包括：
一串并行移位寄存器，用以根据该第二串行数据输出一并行数据；以及
一数据分流锁存装置，用以根据该并行数据输出该地址信息及该数据信息；以及
一第二数据错误校验器，用以根据该第二串行数据输出该校验码。
22.如权利要求21所述的控制模块，其中该数据合流电路包括：
一第二多工器，用以根据该地址信息及该数据信息输出一并行数据；以及
一并串行移位寄存器，用以将该并行数据转换为该第一串行数据。
23.如权利要求21所述的控制模块，其中该第一数据错误校验器为循环冗余校验器。
24.如权利要求21所述的控制模块，其中该编码器为曼彻斯特编码器。
25.如权利要求21所述的控制模块，其中该编码器为归零RZ编码器、非归零NRZ-L编码器、非归零反转编码器、差动式曼彻斯特编码器、双向位曼彻斯特编码器或多阶传输3MLT-3编码器。
26.如权利要求21所述的控制模块，其中该第二数据错误校验器为循环冗余校验器。
27.如权利要求21所述的控制模块，其中该解码器为曼彻斯特解码器。
28.如权利要求21所述的控制模块，其中该解码器为归零RZ解码器、非归零NRZ-L解码器、非归零反转解码器、差动式曼彻斯特解码器、双向位曼彻斯特解码器或多阶传输3MLT-3解码器。
29.如权利要求21所述的控制模块，其中当该校验码不等于一预设值时，该控制模块要求重送该数据分组。
CN201110140030.9A 2011-04-29 2011-05-27 非同步主从式串行通信系统、数据传输方法与控制模块 Active CN102761389B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100115268A TWI459774B (zh) 2011-04-29 2011-04-29 非同步主從式串列通訊系統及應用其之資料傳輸方法與控制模組
TW100115268 2011-04-29

Publications (2)

Publication Number Publication Date
CN102761389A CN102761389A (zh) 2012-10-31
CN102761389B true CN102761389B (zh) 2015-02-11

Family

ID=47055717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110140030.9A Active CN102761389B (zh) 2011-04-29 2011-05-27 非同步主从式串行通信系统、数据传输方法与控制模块

Country Status (3)

Country Link
US (1) US8861553B2 (zh)
CN (1) CN102761389B (zh)
TW (1) TWI459774B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201418933A (zh) * 2012-11-13 2014-05-16 Accton Technology Corp 時脈訊號之控制裝置及控制方法
US9363071B2 (en) 2013-03-07 2016-06-07 Qualcomm Incorporated Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches
US9374216B2 (en) 2013-03-20 2016-06-21 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking
US9203599B2 (en) 2014-04-10 2015-12-01 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9755818B2 (en) 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
US9735948B2 (en) * 2013-10-03 2017-08-15 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
CN103780340B (zh) * 2013-11-07 2018-03-06 福建睿能科技股份有限公司 一种通信方法、控制设备、电子镇流器及系统
FR3029661B1 (fr) * 2014-12-04 2016-12-09 Stmicroelectronics Rousset Procedes de transmission et de reception d'un signal binaire sur un lien serie, en particulier pour la detection de la vitesse de transmission, et dispositifs correspondants
CN105099596B (zh) * 2015-08-26 2017-06-16 武汉中元华电科技股份有限公司 一种系统内高精度时间同步方法及装置
CN113645322B (zh) * 2021-07-15 2023-06-20 大力电工襄阳股份有限公司 一种基于光纤串行通信的地址码识别方法、装置及其应用
CN115225423B (zh) * 2022-07-22 2023-09-26 四川灵通电讯有限公司 基于极性曼彻斯特码的二线系统设备间通信方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212196B1 (en) * 1995-02-24 2001-04-03 Nec Corporation Multiple access communication system and method for multiple access communication
CN1662008A (zh) * 2004-10-20 2005-08-31 天津市英克瑞电子技术有限公司 带时钟信号的半双工串行总线通信方法及通信系统
US7522689B2 (en) * 2002-09-23 2009-04-21 Telefonaktiebolaget L M Ericsson (Publ) Clock recovery in communication systems

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422171A (en) * 1980-12-29 1983-12-20 Allied Corporation, Law Department Method and system for data communication
US4513370A (en) * 1982-07-19 1985-04-23 Amdahl Corporation Data transfer control system and method for a plurality of linked stations
US4654654A (en) * 1983-02-07 1987-03-31 At&T Bell Laboratories Data network acknowledgement arrangement
US5867501A (en) * 1992-12-17 1999-02-02 Tandem Computers Incorporated Encoding for communicating data and commands
DE4430797C1 (de) 1994-08-30 1996-01-18 Siemens Ag Kontaktbauteil für einen Verteiler in einer Telekommunikationsanlage
TW455805B (en) 1998-02-26 2001-09-21 Winbond Electronics Corp Converter allowing data communications equipment to transmit data to data terminal equipment through universal serial bus and the control method thereof
JPH11355277A (ja) * 1998-06-11 1999-12-24 Canon Inc 無線データ通信システムおよび無線データ通信方法
US6912209B1 (en) * 1999-04-13 2005-06-28 Broadcom Corporation Voice gateway with echo cancellation
AU4482000A (en) * 1999-04-23 2000-11-10 Sony Electronics Inc. Method of and apparatus for implementing and sending an asynchronous control mechanism packet
US6460092B1 (en) 1999-05-26 2002-10-01 Industrial Technology Research Institute Integrated circuit for distributed-type input/output control
TW453117B (en) 1999-10-01 2001-09-01 Eastern Electronics Co Ltd Communication method for primary and secondary decoding devices and its structure in a cable television system
TWI223526B (en) 2001-03-23 2004-11-01 Foma Feng Asynchronous serial data transmission method
US6944248B2 (en) 2001-05-17 2005-09-13 Bluebrook Associates Llc Data rate calibration for asynchronous serial communications
TWI271626B (en) 2003-06-17 2007-01-21 Delta Electronics Inc Data transmission method for microprocessors of programmable logic controller
TWI231675B (en) 2003-12-31 2005-04-21 Inventec Corp Universal asynchronous receiver/transmitter adaptor having status display
EP1703347B1 (en) 2005-03-15 2018-10-17 Omron Corporation Programmable logic controller device and programmable logic controller system
TW200719150A (en) 2005-11-10 2007-05-16 qi-xiang Wang Master/slave controller using asynchronous serial transmission
US7660330B1 (en) * 2006-06-28 2010-02-09 Atrica Israel Ltd. Clock synchronization and distribution over an optical Ethernet network
US8583057B2 (en) * 2006-10-31 2013-11-12 Palm, Inc. Techniques to control a shared antenna architecture for multiple co-located radio modules
US7765380B2 (en) * 2007-01-19 2010-07-27 Unity Semiconductor Corporation Fast data access through page manipulation
US8179787B2 (en) * 2009-01-27 2012-05-15 Smsc Holding S.A.R.L. Fault tolerant network utilizing bi-directional point-to-point communications links between nodes
TW201019791A (en) 2008-11-12 2010-05-16 Inergy Technology Inc Dimmer and addressing method thereof
WO2011009091A1 (en) * 2009-07-16 2011-01-20 Cypress Semiconductor Corporation Serial interface devices, systems and methods
US8385334B2 (en) * 2010-04-09 2013-02-26 Harris Corporation Communication via address modulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212196B1 (en) * 1995-02-24 2001-04-03 Nec Corporation Multiple access communication system and method for multiple access communication
US7522689B2 (en) * 2002-09-23 2009-04-21 Telefonaktiebolaget L M Ericsson (Publ) Clock recovery in communication systems
CN1662008A (zh) * 2004-10-20 2005-08-31 天津市英克瑞电子技术有限公司 带时钟信号的半双工串行总线通信方法及通信系统

Also Published As

Publication number Publication date
US20120275454A1 (en) 2012-11-01
TW201244428A (en) 2012-11-01
TWI459774B (zh) 2014-11-01
US8861553B2 (en) 2014-10-14
CN102761389A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
CN102761389B (zh) 非同步主从式串行通信系统、数据传输方法与控制模块
CN104954096B (zh) 一种一主多从的高速同步串行通信数据传输方法
CN103444144A (zh) 利用稀疏信令码进行噪声回弹、引脚效率且低功率的通信的方法和系统
CN103141066B (zh) 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法
CN108463977A (zh) 带内嵌时钟的正交差分向量信令码
US20150009050A1 (en) Differential decoder
CN104808966B (zh) 有效编码的方法和装置
CN106598889A (zh) 一种基于fpga夹层板的sata主控器
CN110943762A (zh) 一种基于差分曼彻斯特编码的直流电源线载波通讯方法和空调
CN103312458A (zh) 混合编码方法
CN101488827A (zh) 实现数据报错的方法和装置
CN105072058B (zh) 一种基于光纤传输的数据正反相位编码方法及数据传输方法
CN102868482A (zh) 多级编码调制方法及装置
CN102480333B (zh) 线路编码方法、编码数据块同步的处理方法及装置
CN101814976B (zh) 多类型网络数据传输方法及装置
CN103812610B (zh) 一种数据通信方法、终端及信息安全设备
CN102394655A (zh) Mic总线上的曼码转换方法
CN103297185B (zh) 发送和接收系统及方法
CN101228698B (zh) 4电平逻辑解码器以及解码4电平输入数据信号的方法
CN1119884C (zh) 高速数据传输中的差错检测方法
CN102420675A (zh) 数据报文缓冲存储的使用状态信息的收发方法及装置
CN102932103B (zh) 一种基于数字化变电站的数据传输速率自适应接收方法
CN101588222B (zh) 具有纠错处理功能的通讯适配器及其应用
CN105049057B (zh) 一种面向128位并行输入的crc‑32校验电路
CN1964200B (zh) 一种线性码扩展编码及解码方法以及数据传输方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant