CN103199954A - 发送/接收系统和方法 - Google Patents

发送/接收系统和方法 Download PDF

Info

Publication number
CN103199954A
CN103199954A CN2012103770447A CN201210377044A CN103199954A CN 103199954 A CN103199954 A CN 103199954A CN 2012103770447 A CN2012103770447 A CN 2012103770447A CN 201210377044 A CN201210377044 A CN 201210377044A CN 103199954 A CN103199954 A CN 103199954A
Authority
CN
China
Prior art keywords
sending
data
receiving equipment
receiving
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103770447A
Other languages
English (en)
Other versions
CN103199954B (zh
Inventor
浜田勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN103199954A publication Critical patent/CN103199954A/zh
Application granted granted Critical
Publication of CN103199954B publication Critical patent/CN103199954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607—Details of the supervisory signal
    • H04L1/1671—Details of the supervisory signal the supervisory signal being transmitted together with control information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

一种发送/接收系统包括第一和第二发送/接收设备。第一发送/接收设备包括第一发送单元和第一接收单元。第一发送单元对附有差错检测码的发送数据进行位数变换并发送经变换的发送数据。第一接收单元对附有差错检测码的发送数据的发送响应进行位数逆变换并接收经变换的响应。第二发送/接收设备包括第二接收单元、检测器、第二生成器和第二发送单元。第二接收单元对第一发送单元发送的发送数据进行位数逆变换。检测器基于差错检测码来检测差错。第二生成器根据差错检测的有无生成肯定或否定应答并使用即使在发生1位差错时也能够区分肯定和否定应答的码。第二发送单元对肯定或否定应答进行位数变换并将经变换的应答发送到第一发送/接收设备。

Description

发送/接收系统和方法
技术领域
本发明涉及发送/接收系统和方法。
背景技术
已知这样的系统，其中使用循环冗余校验（CRC）码作为差错检测码来检测传送期间产生的差错，并且作为接收响应，在没有检测到差错时发送肯定应答（ACK），而在检测到差错时发送否定应答
（NAK）。这种系统之一是这样的方法，例如，
Figure BDA00002228218600011
（参见http://www.pcisig.com/news_room/news/press_releases_archive/2002_07_23/2002_07_23.pdf中的高性能序列I/O的PCI-SIG董事会批准的PCI-Express规范），其中使用包括K码、ACK或NAK、序列ID和CRC码的响应数据包作为接收响应，并且其中假定在响应数据包中可能发生传输差错的情况下，使用CRC码检测差错。然而，在该方法中，可能存在这样的情况，例如在出现差错时或者丢失响应数据包时，在发送端接收到的ACK的序列号是不连续的。在此情况下，在某一时段内没有接收到连续ACK时，需要执行超时处理，在超时处理中发送端重新发送对应的数据，从而引起复杂的控制。
除了使用CRC码检测差错的方法之外，已提出这样一种方法，其中假定可能出现传输差错的情况下，作为接收响应信号将一组K码和序列ID发送三次，并且基于多数决定原则确定序列ID。通过基于多数决定原则确定序列ID，提供了解决传输差错的冗余信息。
作为接收响应，将一组K码和序列ID发送三次，并且提供了使用多数决定原则解决传输差错的冗余信息。然而，在三次发送中有两次传输出现差错时，则不可能基于多数决定原则确定正确的序列ID。
可以使用这样的方法，其中进一步增加发送数量从而基于多数决定原则进行确定。然而，在假定由于传输差错使序列ID变成另一ID的情况下，在差错数量等于或大于表达式（传输数量）/2+1的结果时，则不可能基于多数决定原则确定正确的序列ID。
在包括PCI-express在内的通信方法中，在利用二进制调制系统的发送设备中使用的编码设备的示例是在日本未审查专利申请公开No.59-10056中描述的8B/10B编码设备。这种8B/10B编码设备将8位输入位串输出为10位编码位串，其中依次出现的相同值的数量的最大值被减小到某个值或更小的值，即，保证了游程长度（run-length），并且其中在预定时段中两个调制状态出现的数量之间的差减小到某个值或更小的值，即，保证了直流（DC）平衡。
发明内容
本发明的目的在于提供能在不使用复杂控制的情况下对被发送的发送数据做出响应的发送/接收系统和方法。
本发明提供了如下所述的发送/接收系统和方法。
根据本发明的第一方面，发送/接收系统包括第一和第二发送/接收设备。第一发送/接收设备包括第一发送单元和第一接收单元。第一发送单元对附有差错检测码的发送数据进行位数变换并且发送经过变换的发送数据。第一接收单元对对于附有差错检测码的发送数据的发送的响应进行位数逆变换并且接收经过变换的发送响应。第二发送/接收设备包括第二接收单元、检测器、第二生成器和第二发送单元。第二接收单元对由第一发送/接收设备的第一发送单元发送的发送数据进行位数逆变换。检测器基于附着于被第二接收单元进行了位数逆变换的发送数据的差错检测码来检测差错。第二生成器根据检测器执行的差错检测的有无生成肯定应答或否定应答，并且使用即使在发生1位差错时也能够区分肯定应答和否定应答的码。1位差错是由所述肯定应答或否定应答被发送到第一发送/接收设备时的传输引起的。第二发送单元对第二生成器生成的肯定应答或否定应答进行位数变换并且将经过变换的应答发送到第一发送/接收设备。
根据本发明的第二方面，在根据第一方面的发送/接收系统中，第一发送/接收设备进一步包括第一生成器，其生成通过将第一数据包识别信息附着于附有差错检测码的发送数据而获得的发送数据包，以及使用在发生1位差错时能够据其辨认已经发生1位差错的码，所述1位差错是由发送数据包的第一数据包识别信息被发送到第二发送/接收设备时的传输引起的。第一发送单元将发送数据包发送到第二发送/接收设备。第二发送/接收设备的第二生成器通过将至少一条第二数据包识别信息附着于肯定应答或否定应答来生成响应数据包，并且第二发送单元将所述响应数据包发送到第一发送/接收设备，所述至少一条第二数据包识别信息为第一数据包识别信息。
根据第三方面，在根据第二方面的发送/接收系统中，至少一条第二数据包识别信息包括多条第二数据包识别信息，并且第二发送/接收设备的第二生成器通过将多条第二数据包识别信息连续附着于肯定应答或否定应答来生成响应数据包。
根据第四方面，提供一种在第一发送/接收设备和第二发送/接收设备中执行的方法。该方法包括，在所述第一发送/接收设备中，对附有差错检测码的发送数据进行位数变换并且发送经过变换的发送数据，以及对附有差错检测码的发送数据的发送响应进行第一位数逆变换并且接收经过变换的响应。该方法还包括，在所述第二发送/接收设备中，对第一发送/接收设备发送的发送数据进行第二位数逆变换，基于附着于已进行了第二位数逆变换的发送数据的差错检测码来检测差错，根据差错检测的有无生成肯定应答或否定应答，并且使用即使在发生1位差错时也能够据其区分肯定应答和否定应答的码，所述1位差错是由所述肯定应答或否定应答被发送到第一发送/接收设备时的传输引起的，以及对生成的肯定应答或否定应答进行位数变换并且将经过变换的应答发送到第一发送/接收设备。
根据第一和第四方面的本发明能在不使用复杂控制的情况下对被发送的发送数据做出响应。
根据第二方面的本发明即使在数据包识别信息中产生1位差错时也能够防止数据包识别信息被不准确地变换成其他码，诸如K码。
根据第三方面的本发明能够比发送一次数据包识别信息的情况更准确地发送数据包识别信息。
附图说明
以下将基于附图具体描述本发明的示例性实施例，附图中：
图1是示出了根据本发明的示例性实施例的发送/接收系统的示例性配置的框图；
图2A是示出了对应于10个差错模式的8B10B逆变换模式的示图；
图2B是示出了对应于10个差错模式的8B10B逆变换模式的示图；
图2C是示出了对应于10个差错模式的8B10B逆变换模式的示图；
图2D是示出了对应于10个差错模式的8B10B逆变换模式的示图；
图2E是示出了对应于10个差错模式的8B10B逆变换模式的示图；
图2F是示出了对应于10个差错模式的8B10B逆变换模式的示图；
图2G是示出了对应于10个差错模式的8B10B逆变换模式的示图；
图2H是示出了对应于10个差错模式的8B10B逆变换模式的示图；
图3是将图2A到图2H中的差错模式描述为发送数据与接收数据之间的关系的表格；
图4是示出了发送数据包的示例性构造的示图；
图5A是示出了肯定应答（ACK）的响应数据包的示例性构造的示图；以及
图5B是示出了否定应答（NAK）的响应数据包的示例性构造的示图。
具体实施方式
下文将参考附图描述根据本发明的示例性实施例。在附图中，用相同的参考符号表示实质上具有相同功能的组件，并且将不对其进行重复描述。
图1是示出了根据本发明的示例性实施例的发送/接收系统的示例性配置的框图。发送/接收系统1包括经由以串行形式发送/接收信息的传输路径3连接的第一发送/接收设备2和第二发送/接收设备4。传输路径3由第一通道31、第二通道32和第三通道33组成。
第一发送/接收设备的配置
第一发送/接收设备2包括：提供用于第一通道31和第二通道32的输入/输出控制器21、发送数据包生成器22、8B10B转换器（8B10B）24A和24B以及并行/串行转换器（P/S）26A和26B；以及提供用于第三通道33的重传控制器23、10B8B转换器（10B8B）25以及串行/并行转换器（S/P）27。发送数据包生成器22作为第一生成器的示例。8B10B转换器24A和24B以及并行/串行转换器26A和26B作为第一发送单元的示例。10B8B转换器25和串行/并行转换器27作为第一接收单元的示例。
第二发送/接收设备的配置
第二发送/接收设备4包括：提供用于第一通道31和第二通道32的串行/并行转换器（S/P）41A和41B、10B8B转换器（10B8B）43A和43B以及循环冗余校验（CRC）单元45；提供用于第三通道33的并行/串行转换器（P/S）42、8B 10B转换器（8B10B）44和响应数据包生成器46；以及输入/输出控制器47。串行/并行转换器41A和41B以及10B8B转换器43A和43B作为第二接收单元的示例。并行/串行转换器42和8B10B转换器44作为第二发送单元的示例。CRC单元45作为检测器的示例。响应数据包生成器46作为第二生成器的示例。
传输路径
传输路径3是用于传送电信号的电缆。可替代地，可以使用用于传送光信号的光缆。在使用光缆时，必须在发送端和接收端两侧提供光电转换器。形成传输路径3的各个通道31、32和33可以包括形成用于传送差动信号的差动传输线路的两条线路。
第一和第二发送/接收设备的单元配置
第一发送/接收设备2的输入/输出控制器21例如从/向再现设备接收/发送数据。第二发送/接收设备4的输入/输出控制器47例如从/向视频显示设备接收/发送数据。第一发送/接收设备2的输入/输出控制器21包括传输缓冲器（未示出），用于存储将用于再现的发送数据，直到接收到肯定应答（ACK）为止。
第一发送/接收设备2的发送数据包生成器22包括提供用于第一通道31和第二通道32的CRC生成器221A和221B，以及对待发送的例如图像信息的数据（发送数据）进行打包（packetize），从而生成发送数据包。以下将对发送数据包进行详细描述。
第一发送/接收设备2的重传控制器23包括差错检测器231和差错校正单元232，并且从自第二发送/接收设备4发送到第一发送/接收设备2的数据包中提取数据。在从第二发送/接收设备4发送否定应答（NAK）时，重传控制器23指示输入/输出控制器21重传数据。
第一发送/接收设备2的8B10B转换器24A和24B以及第二发送/接收设备4的8B 10B转换器44执行8B10B变换，8B10B变换为对8位数据的位数进行变换从而输出以10位为单位的数据的变换。第一发送/接收设备2的10B8B转换器25以及第二发送/接收设备4的10B8B转换器43A和43B执行8B10B逆变换（10B8B变换），10B8B变换为使用变换表对10位数据的位数进行逆变换从而输出以8位为单位的数据的变换。8B10B变换是调节直流（DC）平衡以使得发送数据以恰当方式包括0和1的变换。在已知为8B10B的技术中，基于8位的一组数据被变换成0与1的数量比例接近50%的预定比率的10位数据，从而调节DC平衡。
CRC单元45从自第一发送/接收设备2发送到第二发送/接收设备4的数据包中提取多条数据，并且对其执行CRC计算。在不存在CRC差错时，CRC单元45将这些条数据相互合并，并且将合并的数据输出到输入/输出控制器47。CRC单元45将各个CRC结果通知响应数据包生成器46。
响应数据包生成器46根据CRC结果生成响应数据包，并且将其发送到第一发送/接收设备2。以下将对响应数据包进行详细描述。
第一发送/接收设备2的并行/串行转换器26A和26B以及第二发送/接收设备4的并行/串行转换器42均将并行数据转换成串行数据，即执行P/S转换，从而发送串行数据，并且均包括这样的寄存器，用于设置例如用于衰减信号波形的直流分量的去加重、用于加强信号波形的高频分量的预加重以及差动电压来作为加电时的初始设置。
第一发送/接收设备2的串行/并行转换器27以及第二发送/接收设备4的串行/并行转换器41A和41B均将串行数据转换成并行数据，即执行S/P转换，并且均包括这样的寄存器，用于设置例如用于校正信号波形中在传输路径3中引起的劣化的均衡器来作为加电时的初始设置。
第一和第二发送/接收设备2和4的各个组件的部分或全部，例如输入/输出控制器21以及串行/并行转换器41A和41B，可以由硬件电路形成，例如可以由现场可编程门阵列（FPGA）或专用集成电路（ASIC）形成。可替代地，第一和第二发送/接收设备2和4的组件，例如输入/输出控制器21以及串行/并行转换器41A和41B，可以由根据第一和第二发送/接收设备2和4中计算机中的程序运行的CPU来实现。
差错模式
以下将对差错模式进行描述。
在发送8位数据时，通过8B10B变换将8位数据变换成10位数据。存在10位数据中产生1位差错的10种可能的模式。图2A到图2H示出了经过8B10B逆变换的并且对应于10种差错模式的各接收数据。在图2A到图2H中，左侧列中的“D00.0”到“D31.7”表示8B10B变换之前的发送数据，并且“1位”到“10位”表示出现差错的位的位置，其指示了从第一位开始的位置。本文中，数据被表示为Dxx.y，其中“xx”对应于表示0到31的低五位，而“y”对应于表示0到7的高三位。例如，在图2A中，在发送数据D00.0经过从8位到10位的转换的情况下，在第一位出现差错时，数据D00.0被转换成接收数据D00.2。在发送数据D00.0经过从8位到10位的转换的情况下，在第三位出现差错时，由于对应的数据没有出现在转换表中，所以出现未在表中（NIT）差错。图2A到图2H示出了在图2A、图2D、图2E和图2H中所有对应于“6位”到“10位”（即低五位）的数据均为未在表中（NIT）差错。
图3是描述了图2A到图2H中的差错模式作为发送数据与接收数据之间的关系的表格。在图3中，‘C’表示正确接收数据，而‘E’表示出现1位差错的接收数据。在Dxx.0作为发送数据被发送的情况下，如图2A所示，Dxx.0、Dxx.1、Dxx.2、Dxx.5或Dxx.6可以被作为接收数据来接收。在Dxx.3作为发送数据被发送的情况下，如图2D所示，Dxx.3、Dxx.4或Dxx.7可以被作为接收数据来接收。
发送数据包的结构
图4示出了第一发送/接收设备2的发送数据包生成器22所生成的发送数据包的示例性构造。发送数据包100包括数据头110、待发送的数据120、CRC码130和指示发送数据包100的结束的结束数据包140。数据头110包括由例如指示开始发送数据包100的K码构成的开始数据包111、三位的虚位流（dummy bit stream）112和识别第一通道31或第二通道32并且作为发送数据包100的识别信息的序列ID 113。例如，序列号作为序列ID交替附着于将经由第一通道31发送的发送数据包100和将经由第二通道32发送的发送数据包100，从而能够识别发送数据包100并且根据序列ID 113的最低有效位（LSB）为“0”或“1”来识别第一通道31或第二通道32。CRC码130是差错检测码的示例。
各个CRC生成器221A和221B对待发送的数据120执行CRC计算，从而生成CRC码130。发送数据包生成器22向待发送的数据120添加数据头110、在CRC生成器221A或221B中生成的CRC码130和结束数据包140，从而生成发送数据包100。发送数据包生成器22使用例如图2A到图2H示出的Dxx.y（xx：0到31，y=0）的码作为虚位流112和序列ID 113，借此能够识别由发送数据包100被发送到第二发送/接收设备4时的传输引起的1位差错的发生。字符“xx”表示对应于序列ID 113的低五位，而字符“y”表示对应于虚位流112的高三位。由此，在各个8B10B转换器24A和24B把虚位流112和序列ID 113从8位转换成10位并且发送得到的数据的情况下，在10位中的任一位出现差错时，对应于低五位的序列ID引起NIT差错，指示该数据未出现在转换表中，或者指示该数据是在没有差错的情况下被接收到的。
响应数据包的构造
图5A和图5B示出了第二发送/接收设备4的响应数据包生成器46所生成的响应数据包的示例性构造。图5A示出了用于ACK的响应数据包，而图5B示出了用于NAK的响应数据包。
如图5A所示，ACK响应数据包200a包括由K28.0构成的开始数据包210和多个（例如三个）响应信息220a。响应信息220a包括在高三位的肯定应答（ACK）221a和在低五位中用于识别通道31或32以及发送数据包100的序列ID 222。作为ACK响应数据包200a中的响应信息220a，使用例如Dxx.0的码，借此即使在响应信息220a被发送到第一发送/接收设备2时的传输引起1位差错的情况下也能区分ACK和NAK。第二发送/接收设备4发送三次响应信息220a。包括在ACK响应数据包200a中的响应信息220a的数量不限于三个。在开始数据包210中，可以使用K28.0之外的其他码。
如图5B所示，NAK响应数据包200b包括由K28.0构成的开始数据包210和三个响应信息220b。响应信息220b包括在高三位的否定应答（NAK）221b和在低五位中用于识别通道31或32以及发送数据包100的序列ID 222。作为NAK响应数据包200b的响应信息220b，使用例如Dxx.3的码，借此即使在响应信息220b被发送到第一发送/接收设备2时的传输引起1位差错的情况下也能区分ACK和NAK。第二发送/接收设备4发送三次响应信息220b。能够根据NAK 221b和序列ID 222确定对于哪个发送数据包100哪个通道（即通道31或32）出现差错。可以在ACK响应数据包200a中的响应信息220a中使用数据Dxx.3，并且可以在NAK响应数据包200b的响应信息220b中使用Dxx.0。包括在NAK响应数据包200b中的响应信息220b的数量不限于三个。
CRC单元45执行CRC计算。CRC单元45将各数据合并从而在没出现CRC差错时将合并的数据输出到输入/输出控制器47，并且将各组CRC结果和序列ID通知给响应数据包生成器46。
从CRC单元45接收CRC结果和序列ID时，响应数据包生成器46根据CRC结果生成图5A所示的ACK响应数据包200a或图5B示出的NAK响应数据包200b。
在响应数据包生成器46发送Dxx.0作为响应信息220a时，由于1位差错，如图3所示，第一发送/接收设备2可以接收到Dxx.0、Dxx.1、Dxx.2、Dxx.5或Dxx.6。因此，在差错检测器231检测到Dxx.1、Dxx.2、Dxx.5或Dxx.6时，差错校正单元232把检测到的数据Dxx.1、Dxx.2、Dxx.5或Dxx.6校正为Dxx.0。在响应数据包生成器46发送Dxx.3作为响应信息220b时，由于1位差错，如图3所示，第一发送/接收设备2可以接收到Dxx.3、Dxx.4、或Dxx.7。因此，在差错检测器231检测到Dxx.4、或Dxx.7作为响应信息220b时，差错校正单元232把检测到的数据Dxx.4或Dxx.7校正为Dxx.3。在差错检测器231检测到NIT差错时，差错校正单元232丢弃响应数据包200a或200b。因此，只要所有接收到N次的数据未造成NIT差错，则第一发送/接收设备2就能够正确地接收到ACK/NAK。
从第二发送/接收设备4接收NAK响应数据包200b时，第一发送/接收设备2的重传控制器23控制输入/输出控制器21重传对应于序列ID 222的数据。输入/输出控制器21将对应于序列ID 222的并且作为重传数据存储在发送缓冲器中的数据输出到发送数据包生成器22。
示例性实施例的操作
以下将描述根据示例性实施例的操作示例。
（1）发送数据包的生成和发送
第一发送/接收设备2的CRC生成器221A和221B对从输入/输出控制器21输出并且待发送的各数据120执行CRC计算，从而生成CRC码130。发送数据包生成器22将数据头110、响应的一个CRC码130以及结束数据包140添加到待发送的各个数据120，从而生成发送数据包100。
发送数据包生成器22生成的发送数据包100由8B10B转换器24A和24B进行从8位数据到10位数据的8B10B转换，由并行/串行转换器26A和26B从并行数据转换成串行数据，并且以串行形式经由传输路径3中的第一通道31和第二通道32从第一发送/接收设备2发送到第二发送/接收设备4。
（2）响应数据包的生成和发送
在第二发送/接收设备4接收发送数据包100时，发送数据包100经由串行/并行转换器41A和41B从串行数据转换成并行数据，并且由10B8B转换器43A和43B进行从10位数据到8位数据的8B10B逆变换，并且被输入到CRC单元45。
CRC单元45对接收到的各数据执行CRC计算。在没出现CRC差错时，CRC单元45将各数据合并，并且随后将合并的数据输出到输入/输出控制器47并且将CRC结果和序列ID通知给响应数据包生成器46。
从CRC单元45接收CRC结果和序列ID时，响应数据包生成器46根据各个CRC结果生成ACK响应数据包200a或NAK响应数据包200b。
响应数据包生成器46生成的ACK响应数据包200a或NAK响应数据包200b由8B10B转换器44进行从8位数据到10位数据的8B10B转换，并且随后由并行/串行转换器42从并行数据转换成串行数据。所得到的数据以串行形式经由传输路径3中的第三通道33从第二发送/接收设备4发送到第一发送/接收设备2。
（3）响应数据包的接收和差错校正
在第一发送／接收设备2接收ACK响应数据包200a或NAK响应数据包200b时，ACK响应数据包200a或NAK响应数据包200b由串行/并行转换器27从串行数据转换成并行数据，并且由10B8B转换器25进行从10位数据到8位数据的8B10B逆变换，并且被输入到重传控制器23。
重传控制器23从自第二发送/接收设备4发送到第一发送/接收设备2的响应数据包200a或200b中提取数据。
在差错检测器231检测到Dxx.4或Dxx.7而不是Dxx.0和Dxx.3作为响应信息220a时，差错校正单元232把检测到的数据Dxx.4或Dxx.7校正为Dxx.3。在差错检测器231检测NIT差错时，差错校正单元232丢弃响应数据包200a或200b。
（4）重传指示
在发送/接收设备4发送NAK响应数据包200b时，重传控制器23指示输入/输出控制器21重传该数据。
输入/输出控制器21将对应于序列ID 222并且作为重传数据存储在发送缓冲器中的数据发送到发送数据包生成器22，并且发送数据包生成器22被指示将其重传并且生成发送数据包100。再次生成的发送数据包100如上所述经过8B10B转换和并行/串行转换，并且随后被发送到第二发送/接收设备4。
示例性实施例的效果
根据示例性实施例，能够在不使用复杂控制的情况下发送用于发送数据包的响应数据包。另外，通过连续多次发送响应信息，与发送一次响应信息的配置相比，能够正确地发送ACK或NAK。
如上所述，描述了本发明的示例性实施例。本发明不限于上述示例性实施例，并且只要不改变本发明的主旨可以做出和实施各种修改。例如，本发明可以用于以下情形，其中发送指示接收侧缓冲器存储状态的有关“存储器满”或“存储器空”的信息。
另外，例如，只要不改变本发明的主旨，可以去除根据示例性实施例的一些组件，并且例如可以在根据示例性实施例的流程图中添加、去除、修改或切换步骤。而且，上述示例性实施例中使用的程序可以被存储在记录介质（例如压缩盘式只读存储器（CD-ROM））中来提供。

Claims (4)

1.一种发送/接收系统，包括：
第一发送/接收设备，其包括
第一发送单元，其对附有差错检测码的发送数据进行位数变换并且发送经过变换的发送数据，以及
第一接收单元，其对对于附有差错检测码的发送数据的发送的响应进行位数逆变换并且接收经过变换的响应；以及
第二发送/接收设备，其包括
第二接收单元，其对第一发送/接收设备的第一发送单元发送的发送数据进行位数逆变换，
检测器，其基于附着于被第二接收单元进行了位数逆变换的发送数据的差错检测码来检测差错，
第二生成器，其根据检测器执行的差错检测的有无生成肯定应答或否定应答，并且使用即使在发生1位差错时也能够据其区分肯定应答和否定应答的码，所述1位差错是由所述肯定应答或否定应答被发送到第一发送/接收设备时的传输引起的，以及
第二发送单元，其对第二生成器生成的肯定应答或否定应答进行位数变换并且将经过变换的应答发送到第一发送/接收设备。
2.根据权利要求1所述的发送/接收系统，
其中第一发送/接收设备进一步包括第一生成器，其生成通过将第一数据包识别信息附着于附有差错检测码的发送数据而获得的发送数据包，以及使用在发生1位差错时也能够据其辨认已经发生1位差错的码，所述1位差错是由发送数据包的第一数据包识别信息被发送到第二发送/接收设备时的传输引起的，
其中第一发送单元将发送数据包发送到第二发送/接收设备，以及
其中第二发送/接收设备的第二生成器通过将至少一条第二数据包识别信息附着于肯定应答或否定应答来生成响应数据包，并且第二发送单元将所述响应数据包发送到第一发送/接收设备，所述至少一条第二数据包识别信息为第一数据包识别信息。
3.根据权利要求2所述的发送/接收系统，
其中所述至少一条第二数据包识别信息包括多条第二数据包识别信息，并且第二发送/接收设备的第二生成器通过将多条第二数据包识别信息连续附着于肯定应答或否定应答来生成所述响应数据包。
4.一种在第一发送/接收设备和第二发送/接收设备中执行的方法，所述方法包括：
在所述第一发送/接收设备中，
对附有差错检测码的发送数据进行位数变换并且发送经过变换的发送数据，以及
对对于附有差错检测码的发送数据的发送的响应进行第一位数逆变换并且接收经过变换的响应；以及
在所述第二发送/接收设备中，
对第一发送/接收设备发送的发送数据进行第二位数逆变换，
基于附着于已进行了第二位数逆变换的发送数据的差错检测码来检测差错，
根据差错检测的有无生成肯定应答或否定应答并且使用即使在发生1位差错时也能够据其区分肯定应答和否定应答的码，所述1位差错是由所述肯定应答或否定应答被发送到第一发送/接收设备时的传输引起的，以及
对生成的肯定应答或否定应答进行位数变换并且将经过变换的应答发送到第一发送/接收设备。
CN201210377044.7A 2012-01-06 2012-10-08 发送/接收系统和方法 Active CN103199954B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-001221 2012-01-06
JP2012001221A JP5987319B2 (ja) 2012-01-06 2012-01-06 送受信システム及びプログラム

Publications (2)

Publication Number Publication Date
CN103199954A true CN103199954A (zh) 2013-07-10
CN103199954B CN103199954B (zh) 2017-11-14

Family

ID=48722329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210377044.7A Active CN103199954B (zh) 2012-01-06 2012-10-08 发送/接收系统和方法

Country Status (3)

Country Link
US (1) US8910008B2 (zh)
JP (1) JP5987319B2 (zh)
CN (1) CN103199954B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020155161A1 (en) * 2019-02-02 2020-08-06 Zte Corporation Method and apparatus for performing data packet retransmission in wireless communication system

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9160365B2 (en) * 2012-10-31 2015-10-13 Bartec Usa Llc Programming method for tire pressure monitor sensors
TWI686085B (zh) * 2012-11-29 2020-02-21 日商索尼半導體解決方案公司 攝像裝置及圖像感測器之資料傳送方法、資訊處理裝置及資訊處理方法以及程式
CN103957155B (zh) * 2014-05-06 2018-01-23 华为技术有限公司 报文传输方法、装置及互联接口
JP2017073680A (ja) * 2015-10-08 2017-04-13 ソニー株式会社 受信装置および方法
CN110576884B (zh) * 2019-09-05 2021-09-28 阿纳克斯（苏州）轨道系统有限公司 一种用于轨道交通的车辆rs485级联通讯方法
US20240152418A1 (en) * 2022-11-08 2024-05-09 Global Unichip Corporation Communication system between dies and operation method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604562A (zh) * 2003-09-29 2005-04-06 夏普株式会社 通信控制器、主机端控制器、通信设备、通信系统和方法
CN101042938A (zh) * 2006-03-24 2007-09-26 富士通株式会社 以纠错码存储器构成的具有冗余功能的半导体存储器设备
CN101354687A (zh) * 2007-07-25 2009-01-28 富士通株式会社 包括用于传输请求的传输装置的信息处理设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486739A (en) 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
JPS60154746A (ja) 1984-01-25 1985-08-14 Chino Works Ltd 伝送装置
US7076716B1 (en) * 1998-04-13 2006-07-11 Intel Corporation Early acknowledgement of primary packets
JP3515526B2 (ja) * 2001-01-18 2004-04-05 日本電信電話株式会社 通信システムにおける制御情報の符号化方法
US7734859B2 (en) * 2007-04-20 2010-06-08 Nuon, Inc Virtualization of a host computer's native I/O system architecture via the internet and LANs
US8179787B2 (en) * 2009-01-27 2012-05-15 Smsc Holding S.A.R.L. Fault tolerant network utilizing bi-directional point-to-point communications links between nodes
JP5454224B2 (ja) * 2010-02-25 2014-03-26 ソニー株式会社 記憶装置および記憶システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604562A (zh) * 2003-09-29 2005-04-06 夏普株式会社 通信控制器、主机端控制器、通信设备、通信系统和方法
CN101042938A (zh) * 2006-03-24 2007-09-26 富士通株式会社 以纠错码存储器构成的具有冗余功能的半导体存储器设备
CN101354687A (zh) * 2007-07-25 2009-01-28 富士通株式会社 包括用于传输请求的传输装置的信息处理设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020155161A1 (en) * 2019-02-02 2020-08-06 Zte Corporation Method and apparatus for performing data packet retransmission in wireless communication system
US11968048B2 (en) 2019-02-02 2024-04-23 Zte Corporation Method and apparatus for performing data packet retransmission in wireless communication system

Also Published As

Publication number Publication date
US8910008B2 (en) 2014-12-09
JP5987319B2 (ja) 2016-09-07
CN103199954B (zh) 2017-11-14
US20130179746A1 (en) 2013-07-11
JP2013141184A (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
CN103199954A (zh) 发送/接收系统和方法
US11347580B2 (en) Method of encoding data
US9160646B2 (en) Data transmission system and data transmission device
CN102761389B (zh) 非同步主从式串行通信系统、数据传输方法与控制模块
CN202663412U (zh) 发送设备、接收设备、以及传输系统
US10396921B2 (en) Multi-lane synchronization method, synchronization apparatus and system, and computer storage medium
US20080294966A1 (en) Data transmission apparatus, data transmission device, data reception device and data transmission system
WO2013152585A1 (zh) 数据传输方法、设备及系统
US10608778B2 (en) Data transmission method and terminal
JP4577574B2 (ja) データ送信装置及びデータ受信装置並びにデータ送信方法及びデータ受信方法
CN107346997B (zh) 一种数据传输方法以及终端
CN103297185B (zh) 发送和接收系统及方法
CN102480333B (zh) 线路编码方法、编码数据块同步的处理方法及装置
CN1119884C (zh) 高速数据传输中的差错检测方法
JP6172355B2 (ja) 送受信システム及びプログラム
RU2450466C1 (ru) Способ передачи информации по каналам связи и система для его осуществления
JP2010183134A (ja) シリアルデータ通信装置
CN113922924A (zh) 一种基于spi的绝对值编码器通信方法及系统
CN103475446A (zh) 发送和接收系统以及发送和接收方法
CN103746767A (zh) 用于上行传输编码信息的通讯装置及相关的通讯方法
EP4287513A1 (en) Error correction using pam4 modulation
CN107347001A (zh) 一种数据传输方法及终端
CN107359963A (zh) 一种数据传输方法及终端
WO2015137854A1 (en) Method and devices for providing feedback in a communication system
TW202415021A (zh) 電子裝置及操作電子裝置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Fuji film business innovation Co.,Ltd.

Address before: Tokyo

Patentee before: Fuji Xerox Co.,Ltd.