CN101354687A - 包括用于传输请求的传输装置的信息处理设备 - Google Patents

Abstract

根据实施方式的一方面，一种设备具有：一对第一系统板，每个第一系统板都包括处理器并且适于分别并行地发送双重请求；第二系统板，其包括处理器并且适于发送请求；用于传输请求的第一传输装置，其具有用于选择并输出从每个第一系统板发送来的双重请求之一的第一仲裁器和用于选择并输出从第二系统板发送来的请求之一的第二仲裁器；以及用于传输请求的第二传输装置，其具有用于选择从每个第一系统板发送来的双重请求之一并且将所选请求与第一仲裁器输出的所选请求同步输出的第三仲裁器，第二传输装置具有第四仲裁器。

Description

包括用于传输请求的传输装置的信息处理设备

技术领域

本技术涉及一种传输装置、包括连接到系统板和外围装置的I/O(输入/输出)板并且装备有该传输装置的信息处理设备、控制该传输装置的方法以及控制该信息处理装置的方法。

背景技术

某些信息处理装置具有使物理上分离的单元结合起来的构成。这种单元的例子包括装备有CPU(中央处理单元)或存储器的系统板以及装备有用于硬盘驱动器或PCI(外围组件互接)装置的I/O(输入/输出)装置的I/O板。在系统板和I/O板上安装有包括地址交叉开关和数据交叉开关的交叉开关，以提高数据传输速率。地址交叉开关用于对从系统板或I/O板发送来的地址请求进行合并和仲裁(arbitrate)，并且用于将合并后的地址请求广播到所有系统板和I/O板。

在这种信息处理设备中，可将一个壳体(casing)划分为多个可独立运行系统的分区(partition)。因此，分区具有不同的操作系统(OS)，并且可以在一个壳体内构造出多个系统。

这种信息处理设备可具有通过将整个系统划分为具有相同分区构造的镜像区域而获得的镜像构造。然而，如果具有镜像构造的系统和不具有镜像构造的系统共存，则由于共享的部分(如地址交叉开关)而导致数据无法同步。因此，即使任何系统适于某个分区方案，整个系统构造也将局限于镜像构造或非镜像构造。换句话说，由镜像分区组成的系统和由非镜像分区组成的系统无法在同一个壳体内共存。

目前的现有技术为日本特开专利公报No.09-006737、日本特开专利公报No.2001-318901和日本特开专利公报No.2004-072547。

发明内容

根据实施方式的一方面，一种设备具有：一对第一系统板，每个第一系统板都包括处理器并且适于分别并行地发送双重请求；第二系统板，其包括处理器并且适于发送请求；用于传输请求的第一传输装置，其具有用于选择并输出从每个第一系统板发送来的双重请求之一的第一仲裁器和用于选择并输出从第二系统板发送来的请求之一的第二仲裁器；以及用于传输请求的第二传输装置，其具有用于选择从每个第一系统板发送来的双重请求之一并且将所选请求与第一仲裁器输出的所选请求同步输出的第三仲裁器，第二传输装置具有用于选择并输出从第二系统板发送的请求之一的第四仲裁器。

附图说明

图1示出了根据本发明一个实施方式的信息处理设备的构成；

图2为示出了根据本发明实施方式的队列控制单元与仲裁器之间的关系的图(I)；

图3为示出了根据本发明实施方式如何来发送请求的图(I)；

图4为示出了根据本发明实施方式的队列控制单元与仲裁器之间的关系的图(II)；

图5为示出了根据本发明实施方式的仲裁器的构成的图(I)；

图6为示出了根据本发明实施方式的仲裁器的构成的图(II)；

图7为示出了根据本发明实施方式如何来发送请求的图(II)；

图8示出了请求的数据结构。

具体实施方式

下面将参照附图来描述本发明的实施方式。

例1

信息处理设备：

图1示出了根据本发明实施方式的信息处理设备1的构成。在根据本实施方式的信息处理设备中，至少一个系统板2和至少一个I/O板4分别连接到地址交叉开关3和数据交叉开关8上。在该例中，信息处理设备1例如包括8个系统板2和8个I/O板4。装置管理板9是与SVP(业务处理器)相对应的管理单元，它通过SM(系统管理)总线7连接到I/O板4的BM(基板管理)控制器28上。

地址交叉开关3双工(duplex)为地址交叉30和地址交叉31，两者同时对同一请求进行控制。因此，地址交叉开关3实现了冗余硬件构成。数据交叉8包括4个数据交叉80、81、82和83，能够处理大量数据。地址交叉30和地址交叉31各包括多个连接到系统板2或I/O板4的接收端口和发送端口。

系统板2包括4个CPU 10、2个FWH(固件集线器)12、北桥14、4个存储器开关16和连接到每个存储器开关的多个存储器18。北桥14将每个CPU与PCI总线连接起来。每个FWH都存储有BIOS(基本输入输出系统)、POST(上电自检)或其它这种固件程序。每个存储器开关16都用于设定信息处理设备的功能。每个存储器18都存储有多种信息。

I/O板4包括南桥20、连接到南桥20的2个SER(串行器/解串行器)21、2个ICH6(I/O控制器集线器)22，这2个ICH6中的每一个分别连接到SER 21之一上。I/O板4包括2个6控制器组，这2个6控制器组都分别连接到ICH622之一上。连接到每个ICH622上的控制器的例子包括FWH控制器24、SIO(串行I/O)控制器26、BM控制器28、LAN(局域网)适配器30和VGA(视频图形阵列)控制器32。南桥20将PCI总线与ISA(工业标准体系)总线连接起来。SER 21在并行接口与串行接口之间转换数据。ICH622是I/O控制器集线器。FWH控制器读取存储在FWH12内的BIOS、POST或其它这种程序。SIO控制器26对系统进行调试。BM控制器28与装置管理板9进行通信。LAN适配器30用于将信息处理设备连接到网络。VGA控制器32基于VGA标准在显示装置(未示出)上显示图像。I/O板4可连接到外围装置(如硬盘装置)上。通过举例的方式例示了图1的构成，单元的类型或数量可随意改变。此外，可以在每个I/O板4内将单元的类型或数量设定为任意值。

南桥20连接到地址交叉30、31以及数据交叉80、81、82和83上。南桥20通过SER 21和ICH622对FWH控制器24、SIO控制器26、BM控制器28、LAN适配器30以及VGA控制器32进行控制。在传输由FWH控制器24、SIO控制器26、BM控制器28、LAN适配器30或VGA控制器32所获得的数据时，南桥20向地址交叉开关3发送地址请求。另外，在接收通过地址交叉开关3从系统板2传输过来的数据时，南桥20通过SER 21或ICH622将该数据输出给相应的控制器。接收到数据之后，控制器存储或发送该数据。

运行在任何系统板2上的4个CPU 10发出读/写命令以从/向存储器18、任何其它系统板2以及I/O板4读取/写入数据。命令被发送到北桥14。北桥14临时存储从每个CPU 10输入的命令。然后，北桥14按照优先级的顺序选择其中一个输入命令并将所选命令作为地址请求发送给地址交叉开关3和4个存储器开关16。

在这种信息处理设备内，可将一个壳体划分为系统独立运行的多个分区。即，分区可具有不同的OS，并且可在一个壳体内执行多个任务。这样就可以灵活地构造系统。每个分区都包括至少一个系统板和至少一个I/O板。在此，可根据如下系统构成而灵活地组合使用其它部件。即，如果某个分区需要大量CPU资源或存储器资源，则向其分配许多系统板。如果某个分区需要大量I/O资源，则向其分配许多I/O板。每个分区都受到保护而不会被其它分区影响。如果任何分区内出现故障，则其它分区不会受到影响。

通过地址交叉开关3传输的数据被存储器开关16接收，然后被输出到北桥14。北桥14将数据发送给相应的CPU 10。借助存储器开关16将要传输给其它系统板2或I/O板4的数据传输到地址交叉开关3。

如果有必要的话，每个系统板2和每个I/O板4都向地址交叉开关3输出请求。因此，多个请求集中于地址交叉开关3，结果是多个请求趋向于在多个单元内保持未被处理。为解决这个问题，为地址交叉开关3设置了仲裁电路(仲裁器)，以选择从不同单元发送来的多个请求之一。

以下出于例示目的来描述该实施方式的信息处理设备的运行。首先，CPU发出读取命令以将目标数据读取到北桥。北桥基于所读取的命令而向地址交叉发送地址请求。地址交叉对接收到的地址请求进行仲裁，以将该地址请求广播给所有的北桥或南桥。

所有的北桥或南桥都基于接收到的地址请求而获取表明CPU所请求的数据存储在何处的缓存信息，然后将缓存信息通知给地址交叉。地址交叉将缓存信息合并起来，将该信息广播给所有的北桥或南桥。作为请求发送方的北桥寻找CPU所请求数据的存储区域。北桥请求存储器开关来发送该数据。存储器开关通过从属于任何其它系统板上的南桥或存储器的I/O来请求数据，并且接收数据以将数据发送给CPU。

从每个系统板2发送来的请求被存储在地址交叉30的系统板模块内，或者存储在地址交叉31的系统板模块内。如图2所示，地址交叉30的系统板模块包括用于逐个单元地存储请求的队列缓冲器单元103。队列缓冲器单元103包括用于控制队列缓冲器103的队列控制单元110以及作为用于存储请求的缓冲器的“队列0”112、“队列1”114、“队列2”116和“队列3”118。此外，队列缓冲器单元103还包括存储有用于确定每个端口是镜像构造还是非镜像构造的信息的寄存器111。寄存器111连接到装置管理板9。地址交叉31的系统板模块包括用于逐个单元地存储请求的队列缓冲器单元105。队列缓冲器单元105包括用于控制的队列控制单元120以及作为用于存储请求的缓冲器的“队列4”122、“队列5”124、“队列6”126和“队列7”128。此外，队列缓冲器单元103还包括存储有用于确定每个端口是镜像构造还是非镜像构造的信息的寄存器121。寄存器111连接到装置管理板9，用于管理整个信息处理设备1的运行。

队列缓冲器单元103连接到镜像构造仲裁器130和非镜像构造仲裁器136。镜像构造仲裁器130包括优先级逻辑单元132和选择器134。非镜像构造仲裁器136包括优先级逻辑单元138和选择器140。此外，队列缓冲器单元105还连接到镜像构造仲裁器142和非镜像构造仲裁器148上。镜像构造仲裁器142包括优先级逻辑单元146和选择器148。非镜像构造仲裁器148包括优先级逻辑单元150和选择器152。

队列控制单元向优先级逻辑单元输出表明缓冲器中是否存储有请求的信号。优先级逻辑单元基于该信号来指定剩余有要处理的请求的单元。然后，优先级逻辑单元以优先级的顺序来选择其中一个单元并且提取所选单元的请求。选择器基于选择结果来发送选择信号，并且输出所选单元的请求。请求被发送或广播到目标单元。

优先级逻辑单元将所选请求通知给与所选择单元相对应的队列缓冲器单元的队列控制单元。响应于该通知，队列控制单元输出请求，然后删除所选请求。如果缓冲器内有多个请求，则将这多个请求中最久远的请求输出给选择器。结果，缓冲器内只留下了未处理的请求。如果接收到了任何新的请求，则将该请求存储在缓冲器的自由空间内。

仲裁电路I：

图3示出了不同的系统板“NB#0”102、“NB#1”104、“NB#2”106和“NB#3”108如何发送请求。“NB#0”102包括第一处理器以及第一和第二端口，“NB#1”104包括第二处理器以及第三和第四端口，“NB#2”106包括第三处理器以及第五和第六端口，而“NB#3”108则包括第四处理器以及第七和第八端口。“NB#0”102和“NB#1”104构成了“分区#0”。“NB#2”106和“NB#3”108构成了“分区#1”。“NB#0”102与“NB#1”104互成镜像。“NB#2”106与“NB#3”108没有互成镜像。“NB#0”102与“NB#1”104是一对。“NB#0”102包括处理器并且适于并行地发送双重请求。“NB#1”104包括处理器并且适于并行地发送双重请求。

如图3所示，镜像构造的“NB#0”102将请求复制以将该请求发送给仲裁器130和142。如图3所示，镜像构造的“NB#1”104将请求复制以将该请求发送给仲裁器130和142。来自镜像的“NB#0”102和“NB#1”104的请求通过“端口#0”和“端口#1”被存储在“队列0”112、“队列1”114、“队列4”122以及“队列5”124中。存储在“队列0”112和“队列1”114中的请求被输入到镜像构造仲裁器130，而存储在“队列4”122和“队列5”124中的请求则被输入到镜像构造仲裁器142。另一方面，来自非镜像的“NB#2”106和“NB#3”108的请求通过“端口#2”和“端口#3”被存储在“队列2”116、“队列3”118、“队列6”126以及“队列7”128中。存储在“队列2”116和“队列3”118中的请求被输入到非镜像构造仲裁器138，而存储在“队列6”126和“队列7”128中的请求则被输入到非镜像构造仲裁器148。为了描述数字“0”到“7”，数值越小则请求越久远。

图8示出了地址请求的数据结构的例子。地址请求包括FMT(格式)302、P-ID(分区ID)304、OPCODE(操作码)306、BID(板ID)308、REQ-ID(请求ID)310以及MEM地址(存储器地址)312。每个数据都添加有ECC(纠错码)314。FMT 302表明了包的有效性和长度。P-ID304表明了分区号。OPCODE 306表明了使CPU进行处理的命令的编号。BID 308用于标识系统板号。BID 308表明了目标(宿)系统板。REQ-ID 310表明了请求号。MEM地址312用于指定存储器区域。ECC 314用于避免数据出现1位差错。读取数据时，可通过将基于数据而产生的ECC与先前添到该数据中的ECC 314进行比较来检测差错。

镜像构造仲裁器I：

接下来对镜像构造仲裁器130进行描述。优先级逻辑单元132将所选请求通知给队列缓冲器单元103的队列控制单元110。响应于该通知，队列控制单元110输出请求，然后删除该请求。如果缓冲器内有多个请求，则将这多个请求中最久远的请求输出给选择器134。结果，缓冲器内只留下了未处理的请求。如果接收到任何新的请求，则将该请求存储在缓冲器的自由空间内。镜像构造仲裁器130选择从“NB#0”102和“NB#1”104发送来的双重请求之一。

首先，优先级逻辑单元132向选择器134输出“请求A”1021。从优先级逻辑单元132接收到命令时，选择器134输出“请求A”1021。优先级逻辑单元132通知队列缓冲器单元103的队列控制单元110已经选择了“请求A”1021。优先级逻辑单元132将最低优先级赋予“请求A”1021的发送方，而将最高优先级赋予“请求B”1041的发送方。队列控制单元110删除“请求A”1021。由于删除了存储在“队列0”112中的“请求A”1021，所以将从“NB#0”102发送来的“请求C”1022重新存储在“队列0”112中。然后将剩余的最久远的请求，即“请求B”1041发送给选择器134。响应于来自优先级逻辑单元132的命令，选择器134输出“请求B”1041。

优先级逻辑单元132通知与其请求被选择的单元相对应的队列缓冲器单元103的队列控制单元110：选择了“请求B”1041。队列控制单元110删除“请求B”1041。由于删除了存储在“队列1”114中的“请求B”1041，所以将从“NB#1”104发送来的“请求D”1042存储在“队列1”114中。

类似地，在随后的操作中，优先级逻辑单元132将“请求C”1022输出给选择器134。响应于来自优先级逻辑单元132的命令，选择器134输出“请求C”1022。优先级逻辑单元132通知与其请求被选择的单元相对应的队列缓冲器单元103的队列控制单元110：选择了“请求C”1022。队列控制单元110删除“请求C”1022。优先级逻辑单元132将最低优先级赋予“请求C”1022的发送方，而将最高优先级赋予“请求D”1042的发送方。由于删除了存储在“队列0”112中的“请求C”1022，所以将从“NB#0”102发送来的“请求”重新存储在“队列0”112中。然后将剩余的最久远的请求，即“请求D”1042发送给选择器134。响应于来自优先级逻辑单元132的命令，选择器134输出“请求D”1042。由于删除了存储在“队列1”114中的“请求D”1042，所以将从“NB#1”104发送来的“请求”重新存储在“队列1”114中。

如图3所示，镜像构造仲裁器130在时间1t将“请求A”1021输出给“NB#0”102，在时间2t将“请求B”1041输出给“NB#1”104，在时间3t将“请求C”1022输出给“NB#0”102，而在时间4t将“请求D”1042输出给“NB#1”104。

非镜像构造仲裁器I：

接下来对非镜像构造仲裁器136进行描述。优先级逻辑单元138将所选请求通知给队列缓冲器单元103的队列控制单元110。响应于该通知，队列控制单元110输出该请求，然后删除所选请求。如果缓冲器内有多个请求，则将这多个请求中最久远的请求输出给选择器140。

首先，优先级逻辑单元138向选择器140输出“请求E”1061。从优先级逻辑单元138接收到命令时，选择器140输出“请求E”1061。优先级逻辑单元138通知队列缓冲器单元103的队列控制单元110已经选择了“请求E”1061。优先级逻辑单元138将最低优先级赋予“请求E”1061的发送方，而将最高优先级赋予“请求F”1081的发送方。队列控制单元110删除“请求E”1061。由于删除了存储在“队列2”116中的“请求E”1061，所以将从“NB#2”106发送来的“请求G”1062重新存储在“队列2”116中。然后将剩余的最久远的请求，即“请求F”1081发送给选择器140。响应于来自优先级逻辑单元138的命令，选择器140输出“请求F”1081。

优先级逻辑单元138通知与其请求被选择的单元相对应的队列缓冲器单元103的队列控制单元110：选择了“请求F”1081。队列控制单元110删除“请求F”1081。由于删除了存储在“队列1”114中的“请求F”1081，所以将从“NB#3”108发送来的“请求H”存储在“队列3”118中。

类似地，在随后的操作中，优先级逻辑单元138将“请求G”1082输出给选择器140。响应于来自优先级逻辑单元138的命令，选择器140输出“请求G”1062。优先级逻辑单元138通知与其请求被选择的单元相对应的队列缓冲器单元103的队列控制单元110：选择了“请求G”1062。队列控制单元110删除“请求G”1062。优先级逻辑单元138将最低优先级赋予“请求G”1062的发送方，而将最高优先级赋予“请求H”1082的发送方。由于删除了存储在“队列2”116中的“请求G”1062，所以将从“NB#2”106发送来的“请求”重新存储在“队列2”116中。然后将剩余的最久远的请求，即“请求H”1082发送给选择器140。响应于来自优先级逻辑单元138的命令，选择器140输出“请求H”1082。由于删除了存储在“队列3”118中的“请求H”1082，所以将从“NB#3”108发送来的“请求”重新存储在“队列3”118中。

如图3所示，非镜像构造仲裁器136在时间1t将“请求E”1061输出给“NB#2”106，在时间2t将“请求F”1081输出给“NB#3”108，在时间3t将“请求G”1062输出给“NB#2”106，而在时间4t将“请求H”1082输出给“NB#3”108。

镜像构造仲裁器II：

接下来对镜像构造仲裁器142进行描述。优先级逻辑单元144将所选请求通知给队列缓冲器单元105的队列控制单元120。响应于该通知，队列控制单元120输出该请求，然后删除该请求。如果缓冲器内有多个请求，则将这多个请求中最久远的请求输出给选择器146。镜像构造仲裁器142选择从“NB#0”102和“NB#1”104发送来的双重请求之一。镜像构造仲裁器142与镜像构造仲裁器130所输出的所选请求同步地输出由镜像构造仲裁器142输出的请求。

首先，优先级逻辑单元144将“请求A”1021输出给选择器146。从优先级逻辑单元144接收到命令时，选择器146输出“请求A”1021。优先级逻辑单元144通知队列缓冲器单元105的队列控制单元120已经选择了“请求A”1021。优先级逻辑单元144将最低优先级赋予“请求A”1021的发送方，而将最高优先级赋予“请求B”1041的发送方。队列控制单元120删除“请求A”1021。由于删除了存储在“队列4”122中的“请求A”1021，所以将从“NB#0”102发送来的“请求C”1022重新存储在“队列4”122中。然后将剩余的最久远的请求，即“请求B”1041发送给选择器134。响应于来自优先级逻辑单元144的命令，选择器146输出“请求B”1041。

优先级逻辑单元144通知与其请求被选择的单元相对应的队列缓冲器单元105的队列控制单元120：选择了“请求B”1041。队列控制单元120删除“请求B”1041。由于删除了存储在“队列5”124中的“请求B”1041，所以将从“NB#1”104发送来的“请求D”存储在“队列5”124中。

类似地，在随后的操作中，优先级逻辑单元144将“请求C”1022输出给选择器146。响应于来自优先级逻辑单元144的命令，选择器146输出“请求C”1022。优先级逻辑单元144通知与其请求被选择的单元相对应的队列缓冲器单元105的队列控制单元120：选择了“请求C”1022。队列控制单元120删除“请求C”1022。优先级逻辑单元144将最低优先级赋予“请求C”1022的发送方，而将最高优先级赋予“请求D”1042的发送方。由于删除了存储在“队列0”112中的“请求C”1022，所以将从“NB#0”102发送来的“请求”重新存储在“队列4”122中。然后将剩余的最久远的请求，即“请求D”1042发送给选择器146。响应于来自优先级逻辑单元144的命令，选择器146输出“请求D”1042。由于删除了存储在“队列5”124中的“请求D”1042，所以将从“NB#1”104发送来的“请求”重新存储在“队列5”124中。

如图3所示，镜像构造仲裁器142在时间1t将“请求A”1021输出给“NB#0”102，在时间2t将“请求B”1041输出给“NB#1”104，在时间3t将“请求C”1022输出给“NB#0”102，而在时间4t将“请求D”1042输出给“NB#1”104。通过这些设定，镜像构造仲裁器130和142能够彼此同步地向镜像的“NB#0”102和“NB#1”104输出请求。

非镜像构造仲裁器II：

接下来对非镜像构造仲裁器148进行描述。

优先级逻辑单元150将所选请求通知给队列缓冲器单元105的队列控制单元120。响应于该通知，队列控制单元120输出该请求，然后删除该请求。如果缓冲器内有多个请求，则将这多个请求中最久远的请求输出给选择器140。

首先，优先级逻辑单元150将“请求I”1063输出给选择器152。从优先级逻辑单元150接收到命令时，选择器152输出“请求I”1063。优先级逻辑单元152通知队列缓冲器单元105的队列控制单元120已经选择了“请求I”1063。优先级逻辑单元150将最低优先级赋予“请求I”1063的发送方。队列控制单元120删除“请求I”1063。由于删除了存储在“队列6”126中的“请求I”1063，所以将从“NB#2”106发送来的“请求J”1064重新存储在“队列6”126中。

在该例中，没有从“NB#3”108向“队列7”128发送任何请求。因此，优先级逻辑单元150通知队列缓冲器单元105的队列控制单元120：“队列7”128内没有存储任何请求。队列控制单元120将从“NB#3”108发送来的“请求”1084重新存储在“队列7”128内。

类似地，在随后的操作中，优先级逻辑单元150将“请求J”1064输出给选择器152。响应于来自优先级逻辑单元150的命令，选择器152输出“请求J”1064。优先级逻辑单元150通知与其请求被选择的单元相对应的队列缓冲器单元105的队列控制单元120：选择了“请求J”1064。队列控制单元120删除“请求J”1064。优先级逻辑单元150将最低优先级赋予“请求J”1064的发送方，而将最高优先级赋予“请求K”1084的发送方。由于删除了存储在“队列6”126中的“请求J”1064，所以将从“NB#2”106发送来的“请求”重新存储在“队列6”126中。然后将剩余的最久远的请求，即“请求K”1084发送给选择器140。响应于来自优先级逻辑单元150的命令，选择器140输出“请求K”1084。由于删除了存储在“队列7”128中的“请求K”1084，所以将从“NB#3”108发送来的“请求”重新存储在“队列7”128中。

如图3所示，非镜像构造仲裁器148在时间1t将“请求I”1063输出给“NB#2”106，在时间2t将“请求J”1064输出给“NB#3”108，而在时间3t将“请求K”1084输出给“NB#2”106。

通过这些设定，为该信息处理设备配备了镜像构造仲裁器和非镜像构造仲裁器，从而使来自镜像分区的请求能够彼此同步地输出。因此，在该信息处理设备中，镜像分区与非镜像分区能够共存。因此，重点在于可靠性而非性能的分区可具有镜像构造，而重点在于性能而非可靠性的分区可具有非镜像构造。具有镜像构造和非镜像构造的这种系统可用于多个用户。即，可以将镜像分区提供给注重于可靠性的用户，而将非镜像分区提供给注重于性能的用户。

在该例中，“NB#0”到“NB#3”是系统板，但也可以是I/O板。

例2

在例1中，信息处理设备配备有镜像构造仲裁器和非镜像构造仲裁器，从而使镜像分区与非镜像分区能够在信息处理设备中共存。然而，也可以采用其它构造。

从每个系统板2发送来的请求被存储在地址交叉30的系统板模块内，或者存储在地址交叉31的系统板模块内。如图4所示，地址交叉30的系统板模块包括用于逐个单元地存储请求的队列缓冲器单元203。队列缓冲器单元203包括用于控制的队列控制单元210以及作为用于存储请求的缓冲器的“队列0”212、“队列1”214、“队列2”216和“队列3”218。地址交叉31的系统板模块包括用于逐个单元地存储请求的队列缓冲器单元205。队列缓冲器单元205包括用于控制的队列控制单元120以及作为用于存储请求的缓冲器的“队列4”222、“队列5”224、“队列6”226和“队列7”228。

队列缓冲器单元203连接到TSS(分时系统)仲裁器230，而队列缓冲器单元205连接到TSS仲裁器232。TSS仲裁器是分时仲裁装置。稍后将描述TSS仲裁器230和232。

仲裁电路II：

图4示出了不同系统板“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208如何发送请求。“NB#0”202包括第一处理器以及第一和第二端口，“NB#1”204包括第二处理器以及第三和第四端口，“NB#2”206包括第三处理器以及第五和第六端口，而“NB#3”208则包括第四处理器以及第七和第八端口。“NB#0”202和“NB#1”204构成了“分区#0”。“NB#2”206和“NB#3”208构成了“分区#1”。“NB#0”202与“NB#1”204互成镜像。“NB#2”206与“NB#3”208没有互成镜像。

如图7所示，镜像构造的“NB#0”202将请求复制以将该请求发送给仲裁器230和232。如图7所示，镜像构造的“NB#1”204将请求复制以将该请求发送给仲裁器230和232。

来自镜像的“NB#0”202和“NB#1”204的请求通过“端口#0”和“端口#1”被存储在“队列0”212、“队列1”214、“队列4”222以及“队列5”224中。另一方面，来自非镜像的“NB#2”206和“NB#3”208的请求通过“端口#2”和“端口#3”被存储在“队列2”216、“队列3”218、“队列6”226以及“队列7”228中。存储在“队列0”212、“队列1”214、“队列2”216以及“队列3”218中的请求被输入到TSS仲裁器230，而存储在“队列4”222、“队列5”224、“队列6”226以及“队列7”228中的请求则被输入到TSS仲裁器232。

TSS仲裁器I：

接下来描述TSS仲裁器230。图5示出了TSS仲裁器230。TSS仲裁器230包括优先级逻辑单元209；“与”电路2302、2304、2306和2308；以及“或”电路2310。优先级逻辑单元209包括定时器2092。定时器2092连接到信息处理设备1内的同步复位信号生成电路(定时器装置)500。同步复位信号生成电路500在第一包检测时生成复位信号。同步复位信号生成电路500将复位信号输出到下述定时器2092和定时器2192。结果，TSS仲裁器230和232能够彼此同步地输出请求。定时器2092以规则的间隔向“与”电路发送信号。此外，“与”电路2302连接到“队列0”212，“与”电路2304连接到“队列1”214，“与”电路2306连接到“队列2”216，而“与”电路2308连接到“队列3”218。“与”电路2302、2304、2306和2308的输出连接到“或”电路2310。

优先级逻辑单元209将所选请求通知给队列缓冲器单元205的队列控制单元210。响应于该通知，队列控制单元210输出该请求，然后删除该请求。如果缓冲器内有多个请求，则将这多个请求中最久远的请求输出给“与”电路。结果，缓冲器内只留下了未处理的请求。如果接收到任何新的请求，则将该请求存储在缓冲器的自由空间内。

在该例中，当“队列0”212将“请求A”2021输出到“与”电路2302时，“与”电路2302从“队列0”212接收“请求A”2021。然后，如果从“队列0”212接收到“请求A”2021并且从定时器2092接收到信号，则“与”电路2302将“请求A”2021输出到“或”电路2310。“或”电路2310输出从“与”电路2302接收到的“请求A”2021。优先级逻辑单元209通知与其请求被选择的单元相对应的队列缓冲器单元205的队列控制单元210：选择了“请求A”2021。队列控制单元210删除了“请求A”2021。由于删除了存储在“队列0”212中的“请求A”2021，所以将从“NB#0”202发送来的“请求C”2022重新存储在“队列0”212中。然后将剩余的最久远的请求，即“请求B”2041发送给“与”电路2304。如果从“队列1”214接收到“请求B”2041并且从定时器2092接收到信号，则“与”电路2304将“请求B”2041输出到“或”电路2310。“或”电路2310输出从“与”电路2304接收到的“请求B”2041。类似地，在随后的操作中，优先级逻辑单元209通知与其请求被选择的单元相对应的队列缓冲器单元205的队列控制单元210：选择了“请求B”2041。队列控制单元210删除“请求B”2041。由于删除了存储在“队列1”214中的“请求B”2041，所以将从“NB#1”204发送来的“请求D”2042重新存储在“队列1”214中。

当“队列2”216向“与”电路2306输出“请求E”2061时，“与”电路2306从“队列2”216接收到“请求E”2061。然后，如果从“队列2”216接收到“请求E”2061并且从定时器2092接收到信号，则“与”电路2306将“请求E”2061输出到“或”电路2310。“或”电路2310输出从“与”电路2306接收到的“请求E”2061。优先级逻辑单元209通知与其请求被选择的单元相对应的队列缓冲器单元205的队列控制单元210：选择了“请求E”2061。队列控制单元210删除“请求E”2061。由于删除了存储在“队列2”216中的“请求E”2061，所以将从“NB#2”206发送来的“请求G”2062重新存储在“队列2”216中。然后将剩余的最久远的请求，即“请求F”2081发送给“与”电路2308。如果从“队列3”218接收到“请求F”2081并且从定时器2092接收到信号，则“与”电路2308将“请求F”2081输出到“或”电路2310。“或”电路2310输出从“与”电路2308接收到的“请求F”2081。类似地，在随后的操作中，优先级逻辑单元209通知与其请求被选择的单元相对应的队列缓冲器单元205的队列控制单元210：选择了“请求F”2081。队列控制单元210删除“请求F”2081。由于删除了存储在“队列3”218中的“请求F”2081，所以将从“NB#3”208发送来的“请求H”2082重新存储在“队列3”218中。

如图7所示，TSS仲裁器230在时间1t将“请求A”2021输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208，在时间2t将“请求B”2041输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208，在时间3t将“请求E”2061输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208内，而在时间4t将“请求F”2081输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208。此外，TSS仲裁器230在时间5t将“请求C”2022输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208，在时间6t将“请求D”2042输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208，而在时间7t将“请求G”2062输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208，而在时间8t将“请求H”2082输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208。

TSS仲裁器II：

接下来描述TSS仲裁器232。图6示出了TSS仲裁器232。TSS仲裁器232包括：优先级逻辑单元219；“与”电路2322、2324、2326和2328；以及“或”电路2330。优先级逻辑单元219包括定时器2192。定时器2192连接到信息处理设备1内的同步复位信号生成电路500。同步复位信号生成电路500在第一包检测时生成复位信号。同步复位信号生成电路500将复位信号输出到以上参照图5描述的定时器2192和定时器2092。结果，TSS仲裁器230和232能够彼此同步地输出请求。定时器2192以规则的间隔向“与”电路发送信号。此外，“与”电路2322连接到“队列4”222，“与”电路2324连接到“队列5”224，“与”电路2326连接到“队列6”226，而“与”电路2328连接到“队列7”228。“与”电路2322、2324、2326和2328的输出连接到“或”电路2330。

优先级逻辑单元219将所选请求通知给队列缓冲器单元205的队列控制单元210。响应于该通知，队列控制单元210输出该请求，然后删除所选请求。如果缓冲器内有多个请求，则将这多个请求中最久远的请求输出给“与”电路。结果，缓冲器内只留下了未处理的请求。如果接收到任何新的请求，则将该请求存储在缓冲器的自由空间内。

在该例中，当“队列4”222向“与”电路2322输出“请求A”2021时，“与”电路2322从“队列4”222接收到“请求A”2021。然后，如果从“队列4”222接收到“请求A”2021并且从定时器2192接收到信号，则“与”电路2322将“请求A”2021输出到“或”电路2330。“或”电路2330输出从“与”电路2322接收到的“请求A”2021。优先级逻辑单元219通知与其请求被选择的单元相对应的队列缓冲器单元205的队列控制单元210：选择了“请求A”2021。队列控制单元210删除“请求A”2021。由于删除了存储在“队列4”222中的“请求A”2021，所以将从“NB#0”202发送来的“请求C”2022重新存储在“队列4”222中。然后将剩余的最久远的“请求B”2041发送给“与”电路2324。如果从“队列5”224接收到“请求B”2041并且从定时器2192接收到信号，则“与”电路2324将“请求B”2041输出到“或”电路2330。“或”电路2330输出从“与”电路2324接收到的“请求B”2041。类似地，在随后的操作中，优先级逻辑单元219通知与其请求被选择的单元相对应的队列缓冲器单元205的队列控制单元210：选择了“请求B”2041。队列控制单元210删除“请求B”2041。由于删除了存储在“队列5”224中的“请求B”2041，所以将从“NB#1”204发送来的“请求D”2042重新存储在“队列5”224中。

在该例中，当“队列6”226向“与”电路2326输出“请求I”2063时，“与”电路2326从“队列6”226接收到“请求I”2063。然后，如果从“队列6”226接收到“请求I”2063并且从定时器2192接收到信号，则“与”电路2326将“请求I”2063输出到“或”电路2330。“或”电路2330输出从“与”电路2326接收到的“请求I”2063。优先级逻辑单元219通知与其请求被选择的单元相对应的队列缓冲器单元205的队列控制单元210：选择了“请求I”2063。队列控制单元210删除“请求I”2063。由于删除了存储在“队列6”226中的“请求I”2063，所以将从“NB#2”206发送来的“请求J”2064重新存储在“队列6”226中。在该例中，没有从“队列3”208发送请求，并且没有将请求存储在“队列7”228中。因此，如果从定时器2192接收到信号，则“与”电路2326没有接收到任何请求，因此不向“或”电路2330输出任何请求。因此，如果缓冲器内没有存储任何请求，则TSS仲裁器232可在一段时间之后而不是马上输出下一个请求。因此，可以彼此同步地输出来自镜像的“NB#0”202与“NB#1”204的请求。类似地，在随后的操作中，优先级逻辑单元209将从“NB#3”208发送来的“请求”2084重新存储在“队列7”228中。

如图7所示，TSS仲裁器232在时间1t将“请求A”2021输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208，在时间2t将“请求B”2041输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208，在时间3t将“请求I”2063输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208，而在时间4t则不输出任何请求。此外，TSS仲裁器230在时间5t将“请求C”2022输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208，在时间6t将“请求D”2042输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208，在时间7t将“请求J”2064输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208，而在时间8t将“请求K”2084输出到“NB#0”202、“NB#1”204、“NB#2”206和“NB#3”208。

根据本发明的实施方式，该信息处理设备配备有用于对从具有镜像构造的系统发送来的数据进行仲裁的仲裁电路，以及用于对从不具有镜像构造的系统发送来的数据进行仲裁的仲裁电路。因此，数据可在具有镜像构造的系统中同步地被处理，并且具有镜像构造的系统和不具有镜像构造的系统可共存于一个壳体内。

此外，在上面的例子中，“NB#0”到“NB#3”是系统板，但也可以是I/O板。

为便于理解本发明实施方式之目的而给出了以上描述，因此以上描述不应当解释为是对实施方式的限制。因此，可在本发明范围内对本发明的实施方式进行修改。以上实施方式描述了如何对来自两个镜像北桥和两个非镜像北桥的请求进行处理。然而，可以随意设定镜像北桥和非镜像北桥的数量。在这种情况下，可以根据镜像北桥和非镜像北桥的数量来确定缓冲器、镜像构造仲裁器和非镜像构造仲裁器的数量。

Claims (15)

1、一种设备，该设备包括：

一对第一系统板，每个第一系统板都包括处理器并且适于分别并行地发送双重请求；

第二系统板，其包括处理器并且适于发送请求；

用于传输请求的第一传输装置，其具有用于选择并输出从每个第一系统板发送来的双重请求之一的第一仲裁器和用于选择并输出从第二系统板发送来的请求之一的第二仲裁器；以及

用于传输请求的第二传输装置，其具有用于选择从每个第一系统板发送来的双重请求之一并且将所选请求与第一仲裁器输出的所选请求同步输出的第三仲裁器，第二传输装置具有用于选择并输出从第二系统板发送的请求之一的第四仲裁器。

2、根据权利要求1所述的设备，其中，第一仲裁器将第一仲裁器所选的请求输出到所述一对第一系统板。

3、根据权利要求1所述的设备，其中，所述一对第一系统板构成了双重分区。

4、根据权利要求1所述的设备，其中，第二系统板构成了非双重分区。

5、根据权利要求1所述的设备，其中，第一系统板或第二系统板中的至少一个是输入/输出板。

6、一种设备，该设备包括：

一对第一系统板，每个第一系统板都包括处理器并且适于分别并行地发送双重请求；

第二系统板，其包括处理器并且适于发送请求；

用于传输请求的第一传输装置，其具有用于选择从每个第一系统板发送来的双重请求之一、选择从第二系统板发送来的请求之一，并输出每个所选请求的第一仲裁器；以及

用于传输请求的第二传输装置，其具有用于选择从每个第一系统板发送来的请求之一、选择从第二系统板发送来的请求之一，并且在从第一系统板发送第二仲裁器所选择的请求时将每个所选请求与第一仲裁器输出的所选请求同步输出的第二仲裁器。

7、根据权利要求6所述的设备，其中，第一仲裁器将所选请求输出到所述一对第一系统板和第二系统板。

8、根据权利要求6所述的设备，其中，所述一对第一系统板构成了双重分区。

9、根据权利要求6所述的设备，其中，第二系统板构成了非双重分区。

10、根据权利要求6所述的设备，其中，第一系统板或第二系统板中的至少一个是输入/输出板。

11、根据权利要求6所述的设备，该设备还包括用于通过测量预定阶段而输出信号的定时器。

12、根据权利要求11所述的设备，其中，第一仲裁器和第二仲裁器与该定时器输出的信号同步地输出所选请求。

13、一种控制设备的方法，该方法包括以下步骤：

通过一对第一系统板来分别并行地输出双重请求；

通过第二系统板来输出请求；

通过第一仲裁器来选择从每个第一系统板发送的双重请求之一并输出所选请求；

通过第二仲裁器来选择从第二系统板发送的请求之一并输出所选请求；

通过第三仲裁器来选择从每个第一系统板发送的双重请求之一并且将所选请求与第一仲裁器输出的所选请求同步输出；以及

通过第四仲裁器来选择从第二系统板发送的请求之一并且输出所选请求。

14、根据权利要求13所述的方法，其中，从第一仲裁器输出的所选请求被发送到所述一对第一系统板。

15、根据权利要求13所述的方法，其中，从第三仲裁器输出的所选请求被发送到所述一对第一系统板。

Images