CN104704569A - Nvram路径选择 - Google Patents

Nvram路径选择 Download PDF

Info

Publication number
CN104704569A
CN104704569A CN201280076488.5A CN201280076488A CN104704569A CN 104704569 A CN104704569 A CN 104704569A CN 201280076488 A CN201280076488 A CN 201280076488A CN 104704569 A CN104704569 A CN 104704569A
Authority
CN
China
Prior art keywords
queue
unit
path
data
nvram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280076488.5A
Other languages
English (en)
Other versions
CN104704569B (zh
Inventor
D.L.沃伊特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN104704569A publication Critical patent/CN104704569A/zh
Application granted granted Critical
Publication of CN104704569B publication Critical patent/CN104704569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/142—Reconfiguring to eliminate the error
    • G06F11/1423—Reconfiguring to eliminate the error by reconfiguration of paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)
  • Storage Device Security (AREA)

Abstract

从应用服务器的存储器控制器接收包括地址的存储器存取请求。基于来自存储器存取请求的地址选择到NVRAM的多个路径之一。

Description

NVRAM路径选择
背景技术
由于固态存储技术中的新近革新，这样的技术正在被集成到存储器系统中。连接到存储器系统的服务器可能设法将数据写入到固态存储技术或者从其读取数据。系统厂商可能在将这样的技术集成到系统中以提供较低等待时间而同时仍旧维持足够的故障域隔离和实现的简易性方面受到挑战。
附图说明
以下详细描述参考附图，其中：
图1是与NVRAM和第一应用服务器对接的存取单元的示例框图；
图2是存取单元的另一示例框图；
图3是包括图1的存取单元的系统的示例框图。
图4是包括用于选择NVRAM与应用服务器之间的路径的指令的计算设备的示例框图；以及
图5是用于选择NVRAM与应用服务器之间的路径的方法的示例流程图。
具体实施方式
在以下描述中给出特定细节以提供实施例的全面理解。然而，将理解的是，可以在没有这些特定细节的情况下实践实施例。例如，系统可以以框图示出以免以非必要的细节使实施例模糊。在其他实例中，可以在没有非必要细节的情况下示出公知的过程、结构和技术以便避免使实施例模糊。
诸如非易失性随机存取存储器（NVRAM）（比如忆阻器、自旋力矩和相变存储器）之类的固态存储技术中的新近革新可以为处理器提供向外部存储设备提交存储器存取请求以用于诸如写入/存储和读取/加载操作之类的操作的能力。添加固态存储技术可以将新的层级层置于当前存储层级上方。可能需要新的数据流架构以将该新的层无缝地集成到存储层级中而同时保留诸如存储资源共享、高可用性和完全自主的操作之类的属性。
一些解决方案包括直接集成到诸如PCI卡或存储器之类的服务器组件中的固态存储技术。然而，这样的解决方案不可展现出确保与当前盘阵列相关联的高可用性水平所必需的故障域隔离。一些解决方案跨服务器节点分布副本或擦除编码数据分组。然而，该解决方案不支持与固态存储技术相关联的快速响应时间。另外，可以跨服务器或服务器刀锋扩展大型高端存储器系统，并且可以在那些系统内应用独立盘冗余阵列（RAID）和其他故障容许算法。这些系统不可使得能够实现即用分层存储电器的简易使用。
本申请的示例可以允许以存储器存取速度选择从应用服务器到NVRAM的路径。另外，如果所选路径失效，还可以以存储器存取速度选择替换路径并且不要求应用服务器重试访问NVRAM。例如，可以通过存取单元从应用服务器的存储器控制器接收包括地址的存储器存取请求。到NVRAM的多个路径之一可以由存取单元基于来自存储器存取请求的地址来选择。
在一些示例中，由于应用服务器可以冗余地连接到存取单元并且存取单元可以冗余地连接到NVRAM，因此可以实现足够的网络故障容许水平。通过在NVRAM的控制流中（诸如在映射、非映射和同步命令中）包括控制器，控制器可以提供比如RAID、远程复制、时间点拷贝、精简配给和高速缓存/层次管理的特征。
本申请的一些示例可以确保应用服务器与NVRAM之间的低等待时间通信，同时仍旧从存储层级连接性隔离服务器连接性以确保足够的故障容许。同样，可以使得存取单元能够实行自主、故障容许的存储层级操作和丰富数据服务。而且，可以确保应用服务器与存取单元之间的故障隔离并且可以以其可以降低改变期间NVRAM暴露于数据恶化或攻击的风险的这样的方式传送配置改变。故障隔离可以是指具有标识已经在系统内发生的故障的时间、位置和/或类型的能力。故障容许可以是指具有在系统的一部分失效时可能地以降低水平继续操作而不是完全失效的能力。
现在参考附图，图1是与NVRAM 150和第一应用服务器140对接的存取单元100的示例框图。存取单元100可以是在控制对存储器的访问中涉及的任何类型的设备，诸如NRAM 150或块存储设备。在图1的实施例中，存取单元100包括缓冲器单元110、路径单元120和选择单元130。NVRAM 110可以包括当电力关断时保留其信息的任何类型的随机存取存储器，诸如基于忆阻器、自旋力矩转移和相变存储器。第一应用服务器140可以是指设法访问NVRAM 110的任何类型的设备，诸如计算机的主处理器或连接到计算机网络的计算机。例如，第一应用服务器140可以主控应用并且通过包括NVRAM 110的地址空间的应用（诸如经由如以下解释的存储器映射存储系统的实现）呈现存储器地址表以供使用。
存储器存取请求114可以涉及由第一应用服务器140的存储器控制器142传输的读取或写入请求。存储器控制器142可以是管理去往和来自主存储器的数据流的任何类型的设备并且可以包括用于解释来自中央处理单元（CPU）的请求的逻辑和/或电路以便定位存储器中的数据位置和/或地址。
例如，存储器控制器142可以对接在诸如虚拟存储器之类的系统存储器（未示出）与第一应用服务器140的CPU（未示出）之间。涉及读取或写入的机器代码可以由第一应用服务器140的CPU执行，其使CPU访问第一应用服务器140的系统存储器以读取或写入用于给定地址的数据。系统存储器可以将各种形式的计算机数据存储（诸如第一应用服务器140的内部存储器和外部存储器，比如NVRAM 150和/或盘存储）虚拟化成单个表。因此，存储器控制器142可以发现系统存储器的地址映射到NVRAM 150，其可以进而引导存储器控制器142向存取单元100提交存储器存取请求114。
第一应用服务器130和存取单元100可以包括例如包括用于实现以下描述的功能性的电子电路的硬件设备，诸如控制逻辑和/或存储器。此外或作为替换，第一应用服务器140和存取单元100可以实现为编码在机器可读存储介质上并且由处理器可执行的一系列指令。类似地，存取单元100的缓冲器、选择和路径单元110、120和130可以包括例如包括用于实现以下描述的功能性的电子电路的硬件设备，诸如控制逻辑和/或存储器。此外或作为替换，存取单元100的缓冲器、选择和路径单元110、120和130可以实现为编码在机器可读存储介质上并且由处理器可执行的一系列指令。
存取单元100的缓冲器单元110包括从第一应用服务器140的存储器控制器142接收存储器存取请求114的第一和第二队列112-1和112-2。存储器存取请求包括地址116。存取单元100的选择单元130包括第三和第四队列132-1和132-2，其均可以接收第一和第二队列112-1和112-2的输出。第三和第四队列132-1和132-2具有到NVRAM 150的分离路径。路径单元120基于来自存储器存取请求114的地址116选择第一和第二队列112-1和112-2的输出中的哪个由第三和第四队列132-1和132-2中的每一个接收。在此，示出由第一队列112-1接收的请求114。路径单元120然后读取请求114的地址116并且向选择单元130输出使请求114’被路由至第四队列132-2以用于向NVRAM 150传输的控制数据。以下关于图2更加详细地解释路径单元和选择单元120和130。
虽然缓冲器和选择单元110和130被示出为均包括两个队列，但是缓冲器和选择单元110和130的实施例可以包括比两个队列更多或更少的队列。如以上解释的，第一应用服务器140冗余连接到存取单元100并且存取单元100冗余连接到NVRAM 150，以提供足够故障容许。另外，路径单元120以存储器存取速度选择第一和第二队列112-1和112-2之一与第三和第四队列132-1和132-2之一之间的路径，因此减少等待时间。
图2是存取单元200的另一示例框图。图2的存取单元200可以至少包括图1的存取单元100的功能性和/或硬件。例如，包括在图2的存取单元200中的缓冲器单元210、路径单元220和选择单元230可以分别包括图1的存取单元100中所包括的缓冲器单元110、路径单元120和选择单元130的功能性。另外，图2的存取单元200还包括数据变换单元240、存储器控制器250和处理器260。虽然图2示出存储器控制器250在处理器260外部，但是实施例还可以包括在处理器260内部的存储器控制器250。
数据变换单元240可以包括例如包括用于实现以下描述的功能性的电子电路的硬件设备，诸如控制逻辑和/或存储器。此外或作为替换，数据变换单元240可以实现为编码在机器可读存储介质上并且由处理器可执行的一系列指令或微代码。
图2的存储器控制器250可以是管理去往和来自一个或多个存储器的数据流的任何类型的设备，所述一个或多个存储器诸如是处理器260的高速缓存（未示出）、存取单元200的比如RAM的内部存储器（未示出）、经由PCI、SAS和/或SCSI协议与存取单元200对接的比如块存储设备的外部存储器（未示出）等等。处理器260可以是至少一个中央处理单元（CPU）、至少一个基于半导体的微处理器、至少一个图形处理单元（GPU）或适合用于检索和执行诸如存取单元200的指令之类的指令的其他硬件设备。
在图2中，缓冲器单元210被示出为包括第一队列212-1、第二队列212-2和第五队列212-3。路径单元220被示出为包括表222。另外，选择单元230被示出为包括第一选择器232-1、第二选择器232-2、第三选择器232-3、第三队列234-1和第四队列234-2。选择器232-1至232-3可以是响应于控制信号选择一个或多个输入以沿一个或多个路径转发的任何类型的设备，所述控制信号可以包括控制数据。此外，存取单元200的端口（未示出）可以与第一到第五队列212-1至212-3和234-1至234-2对接以促进在应用服务器140、NVRAM 150、存储设备150和/或存取单元200的内部存储器之间接收和传输数据。第一到第五队列212-1至212-3和234-1至234-2可以包括用于存储指令和/或数据的硬件，诸如缓冲器。在一个实例中，第一到第五队列212-1至212-3和234-1至234-2可以是每次持有8或更多请求的FIFO队列。
缓冲器单元210的第一和第二队列212-1和212-2可以从一个或多个应用服务器（诸如第一和第二应用服务器的存储器控制器）（未示出）接收请求。第五队列212-3可以与存取单元200的存储器控制器250对接并且转发来自存取单元260的处理器260和块存储设备（未示出）中的至少一个的存储器存取请求。例如，存储器控制器250可以具有经由与块存储设备的外围控制器接口（PCI）的直接存储器存取（DMA）。路径单元220读取包括在由缓冲器单元210接收的请求214中的地址216，诸如在第一队列212-1处。包括在路径单元230中的表222具有虚拟地址栏、物理地址栏和路径栏。表222可以是例如哈希表、B树、内容可寻址存储器等等。
虚拟地址栏的条目要存储多个存储器存取请求的地址，诸如请求214的地址216。当系统包括多个应用服务器时，存储器存取请求216还可以包括应用服务器身份。路径单元220可以使用应用服务器身份来区分不同域和服务器中的至少一个的虚拟地址。
物理地址栏的条目要存储NVRAM 150的物理地址并且路径栏的条目要存储用于选择用于多个存储器存取请求中的至少一个的路径的控制数据。物理地址可以包括对诸如NVRAM 150之类的组件的索引（reference），和由索引指定的到存储器空间中的偏移。虚拟地址栏的条目中的至少一个与物理地址栏的一个条目和路径栏的一个条目相关联。
第一选择器232-1可以基于与包括在第一队列212-1中的多个存储器存取请求中的一个的地址相关联的路径栏的控制数据向第三和第四队列234-1和234-2中的一个转发第一队列212-1的输出。例如，路径单元220可以将表222的地址与包括在第一队列212的请求214中的地址216匹配。接着，路径单元220可以向第一选择器232-1传输存储在路径栏中并且与匹配地址相关联的控制数据。路径单元220还可以向第一选择器232-1传输存储在物理地址栏中并且与匹配地址相关联的NVRAM 150的物理地址，以便为请求214补充NVRAM 150内的正确目的地位置。
第二选择器232-2可以基于与包括在第二队列212-2中的多个存储器存取请求中的另一个的地址相关联的路径栏的控制数据向第三和第四队列234-1和234-2中的一个转发第二队列212-2的输出。第三选择器232-2基于与包括在第五队列212-3中的存储器存取请求的地址相关联的控制数据向第三和第四队列234-1和234-2中的一个转发第五队列212-3的输出。
数据变换单元240施行与存储器存取请求214相关联的数据上的操作。第一、第二、第三、第四和第五队列212-1至212-3和234-1至234-2中的至少一个存储与存储器存取请求214相关联的数据。第一、第二和第三选择器232-1至232-3基于控制数据完成以下中的至少一个：向数据变换单元240输出和从数据变换单元240接收数据。路径栏的控制数据可以指示基于虚拟地址栏的相关联的地址的数据变换的类型。数据变换的类型的示例可以包括压缩、加密和施行数据上的RAID计算的技术。而且，数据变换单元250可以包括从第一至第三选择器232-1至232-3接收数据和向其输出数据的队列（未示出）。
数据变换单元240可以在数据被传输到NVRAM 150之前在数据上进行操作，如果数据与写入请求相关联的话。另外，数据变换单元140还可以在从NVRAM 150接收到数据之后在数据上进行操作，如果数据与读取请求相关联的话。路径单元220可以响应于来自第一应用服务器140的存储器控制器250的映射命令而向表22添加新的条目。术语映射可以是指用于将诸如NVRAM 150之类的设备的一个或多个存储器地址合并到诸如存取单元200的表222之类的另一设备的地址表中的技术。第一应用服务器140可以提交映射命令以创建虚拟化的存储器，如以上关于图1解释的那样。
在一些示例中，第一应用服务器230-1可以实施同步操作，诸如用于确保自主性、一致性、隔离或持久性（ACID）。例如，同步数据可以使得能够实现在电力丢失之后的数据或交易恢复或者保证对数据的相关组的修改以其整体对数据的所有后续消费者可见。
例如，路径单元220可以响应于来自第一应用服务器150的同步命令而使涉及同步命令并且存储在第一到第五队列212-1至212-3和234-1以及234-2处的任何数据齐平。例如，路径单元220可以基于第一和第二队列212-1和212-2中的哪个接收到同步命令和包括在同步命令中的地址来确定使通过第一到第五队列212-1至212-3和234-1以及234-2中的至少一个的数据齐平的路径。路径单元220可以基于路径包括或者排除用于同步的存取单元200的处理器260的使用。存取单元200的处理器260可以记录涉及同步的信息，诸如日志或元数据，如果处理器260包括在同步中的话。然而，处理器260可以自由地实施其他操作，如果其不涉及在同步中的话。
如图2中所示，第三和第四队列234-1和234-2中的每一个包括接收请求的多个时隙236-1至236-6。向第三和第四队列234-1和234-2中的每一个中的一个时隙236分配第一队列212-1的输出，并且向第三和第四队列234-1和234-2中的每一个中的另一时隙236分配第二队列212-2的输出。类似地，向第三和第四队列234-1和234-2中的每一个中的一个时隙236分配第五队列212-3的输出。因此，第三和第四队列234-1和234-2中的每一个可以从第一、第二和第五队列212-1至212-3中的任一个选择以输出到NVRAM（经由时隙236-1至236-6），假定路径单元220指引选择器232-1至232-3转发对应输出。
第三和第四队列234-1和234-2可以均基于例如轮询机制和/或请求214的优先级确定从多个时隙236-1至236-6中的哪个输出。例如，第三队列234-1可以基于时间增量划分其三个时隙236-1至236-3之间的输出，其中对于向内部路径给出的每一个时间片（时隙236-1），向应用服务器路径给出两个时间片（第二和第三时隙236-2和236-3）。
路径单元220可以确定经由第三和第四队列234-1和234-2中的一个到NVRAM的存储器存取请求214是否失效。例如，第三和/或第四队列234-1和234-2可以通知路径单元220访问由表222指示的NVRAM的物理地址的尝试是否或许不能够完成。进而，路径单元220可以修改通过存取单元200的存储器请求214的路径以沿第三和第三队列234-1和234-2中的其他（例如非失效路径）行进。
替换地或此外，路径单元220可以设法在冗余地存储数据的不同位置处再次访问NVRAM，假定NVRAM冗余地存储数据。以上失效转移操作可以在应用服务器不再次请求存储器存取的情况下实施，因此帮助减少等待时间并且掩盖来自应用服务器的任何存储器问题或错误。术语失效转移可以是指当之前活动的应用、服务器、系统、硬件组件或网络的故障或异常终止时自动切换到冗余或备用计算机服务器、系统、硬件组件或网络。
虽然图2示出接收请求216的第一队列212-1，但是实施例可以包括具有多于或少于三个队列的缓冲器单元210，其中任何队列从一个或多个不同源接收请求。类似地，选择单元230还可以包括与一个或多个不同存储器对接的多于或少于两个的队列和多于或少于三个的选择器。
图3是包括图1的存取单元100的系统300的示例框图。然而，系统300还可以包括存取单元100的其他实施例，诸如图2的存取单元200。在图3中，系统300包括NVRAM 150、第一存取单元310-1、第二存取单元310-2、第一应用服务器140-1、第二应用服务器140-2、第一交换机330-1、第二交换机330-2和存储设备340。图3的NVRAM 150可以包括与图1的NVRAM 150类似的功能性和/或硬件。
图3的第一和第二应用服务器140-1和140-2可以包括与图1的第一应用服务器140类似的功能性和/或硬件。例如，第一和第二应用服务器140-1和140-2均被示出为包括存储器控制器（MC）142-1和142-2。另外，图3的第一和第二存取单元310-1和310-2可以包括与图1的存取单元100和/或图2的存取单元200类似的功能性和/或硬件。例如，第一和第二存取单元310-1和310-2均被示出为包括缓冲器单元110-1和110-2、路径单元120-1和120-2以及选择单元130-1和130-2。同样，第一应用服务器140-1和第一存取单元310-1的任何操作可以相应地由第二应用服务器140-2和第二存取单元310-2执行。
在图3中，第一交换机330-1连接到第一应用服务器140-1、第二应用服务器140-2、第一存取单元310-1和第二存取单元310-2。第二交换机330-2连接到第一应用服务器140-1、第二应用服务器140-2、第一存取单元310-1和第二存取单元310-2。因此，交换机330-1和330-1将第一和第二应用服务器140-1和140-2冗余地连接到存取单元310-1和310-2。第一和第二交换机330-1和330-2可以是链接网络段或网络设备的任何类型的设备。
第一和第二存取单元310-1和310-2均冗余地连接到NVRAM 150和存储设备340。存储设备340可以是任何电子、磁性、光学或其他物理存储设备，诸如硬盘驱动器（HDD）、固态驱动器（SSD）等等。另外，在应用服务器140-1和140-2与NVRAM 150之间不存在直接路径。而是，到NVRAM 150的所有路径都经由多个存取单元310-1和310-2中的至少一个。
虽然图3示出NVRAM 150在存取单元310-1和310-2的外部，但是实施例还可以包括在存取单元310-1和310-2内部的NVRAM 150。例如，NVRAM 210可以包括第一和第二存储器设备（未示出），其中两个存储器设备包括NVRAM。存储器设备可以定义诸如独立盘冗余阵列（RAID）之类的结构，和/或诸如分离的SSD等等之类的存储机制。一个存储器设备可以包括在第一存取单元310-1中并且另一个存储器设备可以包括在第二存取单元310-2中。存取单元310-1和31-2中的每一个可以具有到其相应内部存储器设备的直接第一链路（未示出）和到另一存取单元310-1和310-2的间接第二链路以便访问另一存储器设备。
块存储设备340也可以具有类似的冗余设备对，诸如盘驱动器对。实施例可以包括多于或少于两个的驱动器和/或存储器设备。虽然图3示出用于转发数据的两个交换机330-1和330-2，但是实施例可以包括能够处理、路由和/或转发数据的任何类型和/或数目的网络设备，诸如路由器、网关、集线器等等。另外，实施例可以包括比图3中所示的更多或更少的应用服务器140、存取单元310、交换机330、存储设备340等等。
图4是包括用于选择NVRAM与应用服务器之间的路径的指令的计算设备400的示例框图。在图4的实施例中，计算设备400包括处理器410和机器可读存储介质420。机器可读存储介质420还包括用于选择NVRAM（未示出）与应用服务器（未示出）之间的路径的指令422、424、426和428。
计算设备400可以是例如安全微处理器、笔记本计算机、台式计算机、多合一系统、服务器、网络设备、控制器、无线设备或能够执行指令422、424、426和428的任何其他类型的设备。在某些示例中，计算设备400可以包括或者连接到诸如存储器、控制器等之类的附加组件。
处理器410可以是至少一个中央处理单元（CPU）、至少一个基于半导体的微处理器、至少一个图形处理单元（GPU）、微控制器、由微代码控制的专用逻辑硬件或适合用于检索和执行存储在机器可读存储介质420中的指令的其他硬件设备或其组合。处理器410可以提取、解码和执行指令422、424、426和428以实现选择NVRAM与应用服务器之间的路径。作为替换或附加于检索和执行指令，处理器410可以包括至少一个集成电路（IC）、其他控制逻辑、其他电子电路或其组合，其包括用于施行指令422、424、426和428的功能性的许多电子组件。
机器可读存储介质420可以是包含或存储可执行指令的任何电子、磁性、光学或其他物理存储设备。因此，机器可读存储介质420可以是例如随机存取存储器（RAM）、电可擦除可编程只读存储器（EEPROM）、存储驱动器、压缩盘只读存储器（CD-ROM）等等。这样，机器可读存储介质420可以是非暂时性的。如以下详细描述的，机器可读存储介质420可以编码有一系列可执行指令以用于选择NVRAM与应用服务器之间的路径。
而且，指令422、424、426和428在被处理器（例如经由处理器的一个处理元件或多个处理元件）执行时，可以使处理器施行过程，诸如图4的过程。例如，监视指令422可以由处理器410执行以监视用于来自多个应用服务器的多个存储器控制器（未示出）中的至少一个的存储器存取请求的多个传入队列（未示出）。
确定指令424可以由处理器410执行以确定NVRAM的物理地址和与包括在存储器存取请求中的地址相关联的控制值，如果在多个传入队列中的一个处接收到存储器请求的话。选择指令426可以由处理器410执行以基于相关联的控制值选择在包括存储器存取请求的传入队列与到NVRAM的多个传出队列（未示出）之间的多个路径之一。传输数据指令428可以由处理器410执行以沿所选路径在应用服务器的至少一个存储器控制器与NVRAM的物理地址之间传输数据。
图5是用于选择NVRAM与应用服务器之间的路径的方法500的示例流程图。尽管以下参考存取单元110描述方法500的执行，但是可以利用用于执行方法500的其他合适组件，诸如存取单元200。此外，用于执行方法500的组件可以在多个设备（例如与输入和输出设备通信的处理设备）之中散布。在某些场景中，协同作用的多个设备可以被视为施行方法500的单个设备。方法500可以以存储在诸如存储介质420之类的机器可读存储介质上的可执行指令的形式和/或以电子电路的形式实现。
在块510处，存取单元100从应用服务器140的存储器控制器142接收包括地址116的存储器存取请求114。然后，在块520处，存取单元110参考表222以确定非易失性随机存取存储器（NVRAM）150的物理地址和与来自存储器存取请求114的地址116相关联的路径值。接着，在块530处，存取单元100基于路径值选择到物理地址的多个路径之一并且进行到块540以确定存储器存取请求涉及读取还是写入请求。
如果存储器存取请求涉及写入请求，在块550处，存取单元100沿所选路径将随存储器存取请求一起包括的数据写入到NVRAM 150的物理地址。另一方面，如果存储器存取涉及读取请求，在块560处，存取单元100读取NVRAM 150的物理地址处的数据并且将所读数据沿所选路径转发到应用服务器140。到NVRAM 150的所有路径都经由存取单元100。另外，在块510至560处的以上接收、参考、选择和转发操作独立于存取单元100的主处理器施行。
根据前文，实施例提供了以存储器存取速度选择从应用服务器到NVRAM的路径而同时仍旧将服务器连接性从存储层级连接性隔离开以确保足够的故障容许的方法和/或设备。另外，如果所选路径失效，可以以存储器存取速度选择替换路径而不要求应用服务器重试访问NVRAM。因此，实施例可以确保应用服务器与NVRAM之间的低等待时间通信同时不在故障容许方面有所妥协。

Claims (15)

1.一种存取单元，包括：
包括从第一应用服务器的存储器控制器接收存储器存取请求的第一和第二队列的缓冲器单元，存储器存取请求包括地址；
包括均接收第一和第二队列的输出的第三和第四队列的选择单元，第三和第四队列具有到非易失性随机存取存储器（NVRAM）的分离路径；以及
基于来自存储器存取请求的地址选择第一和第二队列的输出中的哪个由第三和第四队列中的每一个接收的路径单元。
2.权利要求1的存取单元，其中，
路径单元包括具有虚拟地址栏、物理地址栏和路径栏的表，
虚拟地址栏的条目存储多个存储器存取请求的地址，物理地址栏的条目存储NVRAM的物理地址并且路径栏的条目存储用于选择用于多个存储器存取请求中的至少一个的路径的控制数据，并且
虚拟地址栏的条目中的至少一个与物理地址栏的一个条目和路径栏的一个条目相关联。
3.权利要求2的存取单元，其中，
选择单元还包括第一和第二选择器，
第一选择器基于与包括在第一队列中的多个存储器存取请求中的一个的地址相关联的路径栏的控制数据向第三和第四队列中的一个转发第一队列的输出，并且
第二选择器基于与包括在第二队列中的多个存储器存取请求中的另一个的地址相关联的路径栏的控制数据向第三和第四队列中的一个转发第二队列的输出。
4.权利要求3的存取单元，其中，
缓冲器单元包括与存取单元的存储器控制器对接的第五队列以转发来自存取单元的处理器和块存储设备中的至少一个的存储器存取请求，并且
选择单元包括第三选择器，第三选择器基于与包括在第五队列中的存储器存取请求的地址相关联的控制数据向第三和第四队列中的一个转发第五队列的输出。
5.一种系统，包括：
多个权利要求4的存取单元；
第一应用服务器和第二应用服务器，第二应用服务器包括第二存储器控制器；
NVRAM；
块存储设备；以及
将第一和第二应用服务器冗余地连接到多个存取单元的多个交换机，其中
多个存取单元冗余地连接至块存储设备和NVRAM，并且
到NVRAM的所有路径都经由多个存取单元中的至少一个。
6.权利要求1的存取单元，其中，
路径单元确定经由第三和第四队列中的一个到NVRAM的存储器存取请求是否失效，
路径单元完成以下中的至少一个：在冗余地存储数据的不同位置处再次访问NVRAM和修改通过存取单元的存储器请求的路径以沿第三和第四队列中的另一个行进，其中第一应用服务器不再次请求存储器存取。
7.权利要求2的存取单元，还包括：
施行与存储器存取请求相关联的数据上的操作的数据变换单元，其中
第一、第二、第三和第四队列中的至少一个存储与存储器存取请求相关联的数据；
第一和第二选择器完成以下中的至少一个：基于控制数据向数据变换单元输出和从数据变换单元接收数据，并且
路径栏的控制数据指示基于与虚拟地址栏的相关联的地址的数据变换的类型。
8.权利要求7的存取单元，其中，
数据变换单元在数据被传输到NVRAM之前在数据上进行操作，如果数据与写入请求相关联的话，并且
数据变换单元在从NVRAM接收到数据之后在数据上进行操作，如果数据与读取请求相关联的话。
9.权利要求2的存取单元，其中，
路径单元响应于来自第一应用服务器的存储器控制器的映射命令而向表添加新的条目，并且，
路径单元响应于来自第一应用服务器的同步命令而使涉及同步命令并且存储在第一到第四队列处的任何数据齐平。
10.权利要求9的存取单元，其中，
路径单元基于第一和第二队列中的哪个接收到同步命令和包括在同步命令中的地址来确定使通过第一到第四队列中的至少一个的数据齐平的路径，
路径单元基于路径包括或者排除用于同步的存取单元的处理器的使用，并且
存取单元的处理器记录涉及同步的信息，如果处理器包括在同步中的话。
11.权利要求1的存取单元，其中，
第一和第二队列中的至少一个接收包括来自第二应用服务器的存储器控制器的地址的存储器存取请求，并且
存储器存取请求包括应用服务器身份，路径单元使用身份来区分不同域和服务器中的至少一个的虚拟地址。
12.权利要求1的存取单元，其中，
第三和第四队列中的每一个包括接收请求的多个时隙，其中向第三和第四队列中的每一个中的一个时隙分配第一队列的输出，并且向第三和第四队列中的每一个中的另一时隙分配第二队列的输出，并且
第三和第四队列均基于至少一个轮询机制和请求的优先级确定从多个时隙中的哪个输出。
13.一种方法，包括：
在存取单元处，从应用服务器的存储器控制器接收包括地址的存储器存取请求；
在存取单元处，参考表以确定非易失性随机存取存储器（NVRAM）的物理地址和与来自存储器存取请求的地址相关联的路径值；
在存取单元处，基于路径值选择到物理地址的多个路径之一；
如果存储器存取请求涉及写入请求，沿所选路径将随存储器存取请求一起包括的数据写入到NVRAM的物理地址；以及
如果存储器存取请求涉及读取请求，读取NVRAM的物理地址处的数据并且将所读数据沿所选路径转发到应用服务器。
14.权利要求13的方法，其中，
到NVRAM的所有路径都经由存取单元，并且
接收、参考、选择和转发独立于存取单元的主处理器施行。
15.一种存储指令的非暂时性计算机可读存储介质，所述指令如果由设备的处理器执行，使处理器：
监视用于来自多个应用服务器的多个存储器控制器中的至少一个的存储器存取请求的多个传入队列；
确定非易失性随机存取存储器（NVRAM）的物理地址和与包括在存储器存取请求中的地址相关联的控制值，如果在多个传入队列中的一个处接收到存储器请求的话；
基于相关联的控制值选择在包括存储器存取请求的传入队列与到NVRAM的多个传出队列之间的多个路径之一；以及
沿所选路径在应用服务器的至少一个存储器控制器与NVRAM的物理地址之间传输数据。
CN201280076488.5A 2012-12-19 2012-12-19 Nvram路径选择 Active CN104704569B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/070585 WO2014098839A1 (en) 2012-12-19 2012-12-19 Nvram path selection

Publications (2)

Publication Number Publication Date
CN104704569A true CN104704569A (zh) 2015-06-10
CN104704569B CN104704569B (zh) 2017-11-14

Family

ID=50978929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280076488.5A Active CN104704569B (zh) 2012-12-19 2012-12-19 Nvram路径选择

Country Status (5)

Country Link
US (1) US10514855B2 (zh)
EP (1) EP2936494B1 (zh)
CN (1) CN104704569B (zh)
TW (1) TWI567565B (zh)
WO (1) WO2014098839A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106155586A (zh) * 2016-05-31 2016-11-23 华为技术有限公司 一种存储方法、服务器及存储控制器
CN107526695A (zh) * 2016-06-20 2017-12-29 北京忆芯科技有限公司 NVMe配置空间实现方法与装置
CN112148644A (zh) * 2019-06-27 2020-12-29 伊姆西Ip控股有限责任公司 处理输入/输出请求的方法、装置和计算机程序产品

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9213485B1 (en) * 2014-06-04 2015-12-15 Pure Storage, Inc. Storage system architecture
US9524249B2 (en) * 2014-12-23 2016-12-20 Intel Corporation Memory encryption engine integration
US11099789B2 (en) 2018-02-05 2021-08-24 Micron Technology, Inc. Remote direct memory access in multi-tier memory systems
US11416395B2 (en) 2018-02-05 2022-08-16 Micron Technology, Inc. Memory virtualization for accessing heterogeneous memory components
US10782908B2 (en) 2018-02-05 2020-09-22 Micron Technology, Inc. Predictive data orchestration in multi-tier memory systems
US10880401B2 (en) * 2018-02-12 2020-12-29 Micron Technology, Inc. Optimization of data access and communication in memory systems
WO2019222958A1 (en) 2018-05-24 2019-11-28 Alibaba Group Holding Limited System and method for flash storage management using multiple open page stripes
WO2020000136A1 (en) 2018-06-25 2020-01-02 Alibaba Group Holding Limited System and method for managing resources of a storage device and quantifying the cost of i/o requests
US11327929B2 (en) 2018-09-17 2022-05-10 Alibaba Group Holding Limited Method and system for reduced data movement compression using in-storage computing and a customized file system
US11061735B2 (en) 2019-01-02 2021-07-13 Alibaba Group Holding Limited System and method for offloading computation to storage nodes in distributed system
US10852949B2 (en) 2019-04-15 2020-12-01 Micron Technology, Inc. Predictive data pre-fetching in a data storage device
US10860223B1 (en) 2019-07-18 2020-12-08 Alibaba Group Holding Limited Method and system for enhancing a distributed storage system by decoupling computation and network tasks
US11617282B2 (en) 2019-10-01 2023-03-28 Alibaba Group Holding Limited System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers
US11449455B2 (en) 2020-01-15 2022-09-20 Alibaba Group Holding Limited Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility
US11379447B2 (en) 2020-02-06 2022-07-05 Alibaba Group Holding Limited Method and system for enhancing IOPS of a hard disk drive system based on storing metadata in host volatile memory and data in non-volatile memory using a shared controller
DE102020203663A1 (de) * 2020-03-20 2021-09-23 Robert Bosch Gesellschaft mit beschränkter Haftung Integrierter Schaltkreis, eingebettetes System und Kraftfahrzeug
US11449386B2 (en) 2020-03-20 2022-09-20 Alibaba Group Holding Limited Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory
US11385833B2 (en) 2020-04-20 2022-07-12 Alibaba Group Holding Limited Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources
US11301173B2 (en) 2020-04-20 2022-04-12 Alibaba Group Holding Limited Method and system for facilitating evaluation of data access frequency and allocation of storage device resources
US11281575B2 (en) * 2020-05-11 2022-03-22 Alibaba Group Holding Limited Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks
US11461262B2 (en) 2020-05-13 2022-10-04 Alibaba Group Holding Limited Method and system for facilitating a converged computation and storage node in a distributed storage system
US11494115B2 (en) 2020-05-13 2022-11-08 Alibaba Group Holding Limited System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC)
US11507499B2 (en) 2020-05-19 2022-11-22 Alibaba Group Holding Limited System and method for facilitating mitigation of read/write amplification in data compression
US11556277B2 (en) 2020-05-19 2023-01-17 Alibaba Group Holding Limited System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification
US11263132B2 (en) 2020-06-11 2022-03-01 Alibaba Group Holding Limited Method and system for facilitating log-structure data organization
US11422931B2 (en) 2020-06-17 2022-08-23 Alibaba Group Holding Limited Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization
US11354200B2 (en) 2020-06-17 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating data recovery and version rollback in a storage device
US11354233B2 (en) 2020-07-27 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating fast crash recovery in a storage device
US11372774B2 (en) 2020-08-24 2022-06-28 Alibaba Group Holding Limited Method and system for a solid state drive with on-chip memory integration
US11487465B2 (en) 2020-12-11 2022-11-01 Alibaba Group Holding Limited Method and system for a local storage engine collaborating with a solid state drive controller
US11734115B2 (en) 2020-12-28 2023-08-22 Alibaba Group Holding Limited Method and system for facilitating write latency reduction in a queue depth of one scenario
US11416365B2 (en) 2020-12-30 2022-08-16 Alibaba Group Holding Limited Method and system for open NAND block detection and correction in an open-channel SSD
US11726699B2 (en) 2021-03-30 2023-08-15 Alibaba Singapore Holding Private Limited Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification
US11461173B1 (en) 2021-04-21 2022-10-04 Alibaba Singapore Holding Private Limited Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement
US11476874B1 (en) 2021-05-14 2022-10-18 Alibaba Singapore Holding Private Limited Method and system for facilitating a storage server with hybrid memory for journaling and data storage
US20240143227A1 (en) * 2022-10-26 2024-05-02 Western Digital Technologies, Inc. Data Storage Device and Method for Reducing Flush Latency

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534487A (zh) * 2003-04-02 2004-10-06 英特尔公司 高速缓存分配
US20100011162A1 (en) * 2008-07-14 2010-01-14 Lsi Corporation Method and system for performing raid level migration
US20100030981A1 (en) * 2008-07-31 2010-02-04 International Business Machines Corporation Method of Clustering Shared Access Hybrid Hard Drives
US20120278528A1 (en) * 2011-04-28 2012-11-01 International Business Machines Corporation Iimplementing storage adapter with enhanced flash backed dram management
US20120278651A1 (en) * 2011-04-28 2012-11-01 Naveen Muralimanohar Remapping data with pointer

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8823077D0 (en) * 1988-09-30 1988-11-09 Int Computers Ltd Data processing apparatus
US6243795B1 (en) * 1998-08-04 2001-06-05 The Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations Redundant, asymmetrically parallel disk cache for a data storage system
US6295586B1 (en) * 1998-12-04 2001-09-25 Advanced Micro Devices, Inc. Queue based memory controller
JP3990833B2 (ja) * 1998-12-11 2007-10-17 キヤノン株式会社 通信制御方法及び装置
US20080209114A1 (en) * 1999-08-04 2008-08-28 Super Talent Electronics, Inc. Reliability High Endurance Non-Volatile Memory Device with Zone-Based Non-Volatile Memory File System
US6944742B1 (en) * 2000-04-28 2005-09-13 Microsoft Corporation Compressed file system for non-volatile RAM
US6785767B2 (en) * 2000-12-26 2004-08-31 Intel Corporation Hybrid mass storage system and method with two different types of storage medium
JP3592640B2 (ja) * 2001-01-09 2004-11-24 株式会社東芝 ディスク制御システムおよびディスク制御方法
TW561349B (en) * 2002-03-01 2003-11-11 Via Tech Inc Scheduling method and device of read/write request in control chip
US7143219B1 (en) * 2002-12-31 2006-11-28 Intel Corporation Multilevel fair priority round robin arbiter
CN1882928B (zh) * 2003-12-09 2011-03-23 汤姆森特许公司 存储器控制器
JP2006065697A (ja) * 2004-08-27 2006-03-09 Hitachi Ltd 記憶デバイス制御装置
JP4843216B2 (ja) 2004-12-10 2011-12-21 株式会社リコー メモリ制御装置
WO2007058617A1 (en) * 2005-11-17 2007-05-24 Chee Keng Chang A controller for non-volatile memories, and methods of operating the memory controller
US7783788B1 (en) 2006-04-28 2010-08-24 Huawei Technologies Co., Ltd. Virtual input/output server
US7761623B2 (en) 2006-09-28 2010-07-20 Virident Systems, Inc. Main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies
CN101715575A (zh) * 2006-12-06 2010-05-26 弗森多系统公司（dba弗森-艾奥） 采用数据管道管理数据的装置、系统和方法
US20080288712A1 (en) 2007-04-25 2008-11-20 Cornwell Michael J Accessing metadata with an external host
JP4922860B2 (ja) * 2007-08-01 2012-04-25 株式会社日立製作所 半導体装置
US7855916B2 (en) * 2007-10-24 2010-12-21 Rao G R Mohan Nonvolatile memory systems with embedded fast read and write memories
US8478835B2 (en) * 2008-07-17 2013-07-02 Netapp. Inc. Method and system for using shared memory with optimized data flow to improve input/output throughout and latency
US8020035B2 (en) * 2008-07-30 2011-09-13 Hewlett-Packard Development Company, L.P. Expander circuit for a solid state persistent storage device that provides a plurality of interfaces to corresponding storage controllers
JP2012511789A (ja) * 2008-12-09 2012-05-24 ラムバス・インコーポレーテッド 並行且つパイプライン化されたメモリ動作用の不揮発性メモリデバイス
JP5414350B2 (ja) * 2009-05-08 2014-02-12 キヤノン株式会社 メモリ制御回路、及び、その制御方法
US8281227B2 (en) * 2009-05-18 2012-10-02 Fusion-10, Inc. Apparatus, system, and method to increase data integrity in a redundant storage system
US8898417B1 (en) 2009-10-20 2014-11-25 Micron Technology, Inc. Block-based storage device with a memory-mapped interface
JP5577776B2 (ja) * 2010-03-17 2014-08-27 株式会社リコー メモリ制御装置及びマスクタイミング制御方法
US20120221767A1 (en) * 2011-02-28 2012-08-30 Apple Inc. Efficient buffering for a system having non-volatile memory
JP5664347B2 (ja) * 2011-03-04 2015-02-04 ソニー株式会社 仮想メモリシステム、仮想メモリの制御方法、およびプログラム
US8788788B2 (en) * 2011-08-11 2014-07-22 Pure Storage, Inc. Logical sector mapping in a flash storage array
US8631212B2 (en) * 2011-09-25 2014-01-14 Advanced Micro Devices, Inc. Input/output memory management unit with protection mode for preventing memory access by I/O devices
CN103946826B (zh) * 2011-09-30 2019-05-31 英特尔公司 用于在公共存储器通道上实现多级存储器层级的设备和方法
WO2013048483A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Platform storage hierarchy with non-volatile random access memory having configurable partitions
US9529708B2 (en) * 2011-09-30 2016-12-27 Intel Corporation Apparatus for configuring partitions within phase change memory of tablet computer with integrated memory controller emulating mass storage to storage driver based on request from software
US20130091321A1 (en) * 2011-10-11 2013-04-11 Cisco Technology, Inc. Method and apparatus for utilizing nand flash in a memory system hierarchy
DE112011106078B4 (de) * 2011-12-29 2021-01-28 Intel Corp. Verfahren, Vorrichtung und System zur Implementierung eines mehrstufigen Arbeitsspeichers mit Direktzugriff
US9612901B2 (en) * 2012-03-30 2017-04-04 Intel Corporation Memories utilizing hybrid error correcting code techniques
US10735500B2 (en) 2012-12-11 2020-08-04 Hewlett Packard Enterprise Development Lp Application server to NVRAM path
US9405711B2 (en) * 2013-01-09 2016-08-02 International Business Machines Corporation On-chip traffic prioritization in memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534487A (zh) * 2003-04-02 2004-10-06 英特尔公司 高速缓存分配
US20100011162A1 (en) * 2008-07-14 2010-01-14 Lsi Corporation Method and system for performing raid level migration
US20100030981A1 (en) * 2008-07-31 2010-02-04 International Business Machines Corporation Method of Clustering Shared Access Hybrid Hard Drives
US20120278528A1 (en) * 2011-04-28 2012-11-01 International Business Machines Corporation Iimplementing storage adapter with enhanced flash backed dram management
US20120278651A1 (en) * 2011-04-28 2012-11-01 Naveen Muralimanohar Remapping data with pointer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106155586A (zh) * 2016-05-31 2016-11-23 华为技术有限公司 一种存储方法、服务器及存储控制器
CN107526695A (zh) * 2016-06-20 2017-12-29 北京忆芯科技有限公司 NVMe配置空间实现方法与装置
CN107526695B (zh) * 2016-06-20 2021-03-02 北京忆芯科技有限公司 NVMe配置空间实现方法与装置
CN112148644A (zh) * 2019-06-27 2020-12-29 伊姆西Ip控股有限责任公司 处理输入/输出请求的方法、装置和计算机程序产品
CN112148644B (zh) * 2019-06-27 2024-05-07 伊姆西Ip控股有限责任公司 处理输入/输出请求的方法、装置和计算机程序产品

Also Published As

Publication number Publication date
WO2014098839A1 (en) 2014-06-26
US10514855B2 (en) 2019-12-24
US20150317095A1 (en) 2015-11-05
TW201432475A (zh) 2014-08-16
EP2936494B1 (en) 2019-07-03
TWI567565B (zh) 2017-01-21
EP2936494A1 (en) 2015-10-28
EP2936494A4 (en) 2016-10-12
CN104704569B (zh) 2017-11-14

Similar Documents

Publication Publication Date Title
CN104704569A (zh) Nvram路径选择
CN110008149B (zh) 融合式存储器件及其操作方法
US9037671B2 (en) System and method for simple scale-out storage clusters
TWI522816B (zh) 應用伺服器至非依電性隨機存取記憶體之路徑選取技術
CN102209103B (zh) 向多个存储控制器多播写请求
CN107241913A (zh) 信息处理装置
US9213500B2 (en) Data processing method and device
CN103793182A (zh) 可扩展存储保护
JP2015532985A (ja) 大規模なデータ記憶および受け渡しシステム
US10901626B1 (en) Storage device
US20150134881A1 (en) Apparatus and method for accessing a non-volatile memory blade using multiple controllers in a non-volatile memory based storage device
US20150363254A1 (en) Storage system and storage system failure management method
US10152244B2 (en) Programmable memory command sequencer
EP2979187B1 (en) Data flush of group table
US6954825B2 (en) Disk subsystem
US7441009B2 (en) Computer system and storage virtualizer
JP2022145964A (ja) 記憶システム及びその制御方法
US8312234B2 (en) Storage system configured from plurality of storage modules and method for switching coupling configuration of storage modules
KR101824671B1 (ko) 비휘발성 메모리 기반 저장 디바이스에서 정보를 라우팅하는 장치 및 방법
US9323475B2 (en) Control method and information processing system
US11016698B2 (en) Storage system that copies write data to another storage system
US20200057573A1 (en) Storage system
US20140316539A1 (en) Drivers and controllers
WO2016122602A1 (en) Systems and methods for sharing non-volatile memory between multiple access models
CN101354687B (zh) 包括用于传输请求的传输装置的信息处理设备和控制信息处理设备的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20170111

Address after: American Texas

Applicant after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Applicant before: Hewlett-Packard Development Company, L.P.

GR01 Patent grant
GR01 Patent grant