CN102480333B - 线路编码方法、编码数据块同步的处理方法及装置 - Google Patents

Abstract

本发明实施例提供一种线路编码方法、编码数据块同步的处理方法及装置，所述方法包括：将接收到的CPRI组帧后的数据比特按接收顺序划分为预定比特数量的数据块，一个预定比特数量的数据块为一个编码数据块；对所述编码数据块进行加扰，获得加扰后编码数据块；对所述加扰后编码数据块添加校验比特；确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转；设置当前包含校验比特的加扰后编码数据块的翻转指示位；将添加完校验位及设置完翻转指示位的加扰后编码数据块输出。通过本发明实施例提供的方法和装置，提高了CPRI线路编码效率。

Description

线路编码方法、编码数据块同步的处理方法及装置

技术领域

本发明涉及网络领域，尤其涉及一种线路编码方法、编码数据块同步的处理方法及装置。

背景技术

CPRI(Common Public Radio Interface，通用公共无线接口)是无线基站设备中REC(RadioEquipment Controller，无线设备控制器)和RE(Radio Equipment，无线设备)之间的接口标准。目前，CPRI已经广泛应用于无线基站的设计，其支持多种接口速率，为适应无线技术的发展，其接口速率已经达到9.8G。CPRI采用8B10B线路编码技术，编码效率为80％，在高速数据传输时浪费较多，因此利用率较低。

发明内容

本发明实施例提供一种线路编码方法、编码数据块同步的处理方法及装置，以解决当前CPRI线路编码效率低的问题。

本发明实施例的上述目的是通过如下技术方案实现的：

一种线路编码方法，所述方法包括：

将接收到的通用公共无线接口CPRI组帧后的数据比特，按接收顺序划分为预定比特数量的数据块，一个预定比特数量的数据块为一个编码数据块；

对所述编码数据块进行加扰，获得加扰后编码数据块；

对所述加扰后编码数据块添加校验比特；

确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转；

根据电平翻转结果，设置当前包含校验比特的加扰后编码数据块的翻转指示位；

将添加完校验位及设置完翻转指示位的加扰后编码数据块输出。

一种编码数据块同步的处理方法，所述方法包括：

根据传输链路的线路速率，将接收到的通用公共无线接口CPRI数据比特划分为预定比特数量的数据块，将所述预定比特数量的数据块与预先定义的同步控制字进行匹配；

如果匹配成功，则确定以匹配成功的预定比特数量的数据块作为一个编码数据块，检测随后连续预定数量的编码数据块的正确性；

如果检测结果为正确，则依次连续接收所述编码数据块，并依次进行数据电平翻转、检验处理；

如果检验结果为正确，则对所述编码数据块进行解扰并输出解扰后的数据。

一种线路编码装置，所述装置包括：

划分单元，用于将接收到的通用公共无线接口CPRI组帧后的数据比特，按接收顺序划分为预定比特数量的数据块，一个预定比特数量的数据块为一个编码数据块；

加扰单元，用于对所述编码数据块进行加扰，获得加扰后编码数据块；

校验单元，用于对所述加扰后编码数据块添加校验比特；

确定单元，用于确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转；

翻转单元，用于根据所述确定单元的确定结果，进行当前包含校验比特的加扰后编码数据块的电平翻转；

设置单元，用于根据电平翻转结果，设置当前包含校验比特的加扰后编码数据块的翻转指示位；

输出单元，用于将添加完校验位及设置完翻转指示位的加扰后编码数据块输出。

一种接收端的编码数据块同步的处理装置，所述装置包括：

匹配单元，用于根据传输链路的线路速率，将接收到的通用公共无线接口CPRI数据比特划分为预定比特数量的数据块，将所述预定比特数量的数据块与预先定义的同步控制字进行匹配；

检测单元，用于在匹配单元的匹配结果为匹配成功时，确定以匹配成功的预定比特数量的数据块作为一个编码数据块，校验随后连续预定数量的编码数据块的正确性；

处理单元，用于在检测单元的校验结果为正确时，依次连续接收所述编码数据块，并依次进行数据电平翻转、校验处理；

解扰输出单元，用于在处理单元的校验结果为正确时，对所述编码数据块进行解扰并输出解扰后的数据。

通过本发明实施例提供的方法和装置，提高了CPRI线路编码效率。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1为本发明实施例的线路编码方法的处理顺序和处理结构示意图；

图2为本发明实施例的编码块的组成示意图；

图3为本发明实施例的线路编码方法的流程图；

图4为CPRI数据的比特发送次序示意图；

图5为CPRI超帧示意图；

图6为CPRI协议定义的加扰方法示意图；

图7为校验比特的放置位置示意图；

图8为本发明实施例的接收端的同步处理方法的流程图；

图9为CPRI协议定义的同步控制字的示意图；

图10为本发明实施例提供的线路编码装置的组成框图；

图11为本发明实施例提供的编码数据块同步的处理装置的组成框图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。

图1为本发明实施例提供的线路编码方法的处理顺序和处理结构示意图，请参照图1，本实施例的线路编码方法应用于数据传输的发送端，包括：数据分块11、加扰12、增加校验位13、比特翻转14以及数据校验15等五部分。

其中，数据分块11是用于将接收到的通用公共无线接口CPRI组帧后的数据比特，按接收顺序划分为预定比特数量的数据块，一个预定比特数量的数据块为一个编码数据块。

其中，加扰12是用于对所述编码数据块进行加扰，获得加扰后编码数据块。

其中，增加校验位13是用于对所述加扰后编码数据块添加校验比特，另外，还包括数据校验15。

其中，比特翻转14是用于首先确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转，再根据电平翻转结果，设置当前包含校验比特的加扰后编码数据块的翻转指示位。

最后，将添加完校验位及设置完翻转指示位的加扰后编码数据块输出。

本发明实施例提供的线路编码方法通过对CPRI组帧后的数据进行线路编码处理，以编码块的形式输出，在本实施例中，该编码块以cwd表示。为了保证最大程度的兼容，CPRI的帧结构与目前CPRI标准的帧结构相同。

图2为通过图1所示的步骤处理后，输出的编码块的组成示意图，请参照图2，一个编码块cwd共nc+2个比特，包括三部分。其中，Bits[0:(nc-1)]表示CPRI组帧后对应的一个编码块的数据，共nc个比特；Bits[nc]表示校验位，共1个比特；Bits(nc+1)]表示翻转指示位，共1个比特。其中，这三部分的位置不限定于图2中所示的顺序。

图3为本发明实施例提供的一种线路编码方法的流程图，请参照图3，该方法包括：

步骤301：将接收到的CPRI组帧后的数据比特按接收顺序划分为预定比特数量的数据块，一个预定比特数量的数据块为一个编码数据块；

其中，所谓CPRI组帧，指的是通过按照CPRI协议要求的处理，完成帧结构的组合。CPRI组帧后的数据比特包含CPRI超帧，假设包含的CPRI超帧数量为1个。可以理解的是，CPRI超帧是CPRI标准中定义的一种数据帧格式，通过它实现数据的同步。

其中，CPRI数据的比特发送次序如图4所示，该发送次序遵循CPRI协议的规定，在此不再赘述。

其中，每一个预定比特数量的数据块对应一个编码块cwd。在本实施例中，将预定比特数量通过nc来表示，nc可以等于32或64或128，或其他数值。

其中，对nc个比特的划分位置，可以要求CPRI超帧的起始比特与一个编码数据块(预定比特数量的数据块)的起始比特对齐。这里的CPRI超帧也是根据CPRI协议规定的，如图5所示，在此不再赘述。

步骤302：对编码数据块进行加扰，获得加扰后编码数据块；

可以理解的是，加扰是一种数据处理技术，用以提高数据的随机性，在CPRI协议中有应用。

其中，可以根据CPRI协议定义的加扰方法对前述预定比特数量的数据块进行加扰，如图6所示，以保证线路的电气平衡。

步骤303：对加扰后编码数据块添加校验比特；

其中，可以对每一组连续的预定数量的加扰后编码数据块添加校验比特，其中，每一个加扰后编码数据块添加一个校验比特，相应的，对应预定数量的加扰后编码数据块共添加预定数量的校验比特。其中，所添加的预定数量的校验比特，可以是上一组完成编码的连续的预定数量的加扰后编码数据块的校验结果；

步骤304：确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转；

其中，可以根据当前包含校验比特的加扰后编码数据块之前完成编码的加扰后编码数据块的极性，与当前包含校验比特的加扰后编码数据块的极性，确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转。

本步骤中，为了保证物理链路上的电气平衡，所谓“之前完成编码的加扰后的编码数据块”，可以是发送端在发送这个编码数据块之前的所有发过的完成编码的数据块。换句话说，是当前包含校验比特的加扰后编码数据块“之前所有”完成编码的加扰后编码数据块。

步骤305：根据当前包含校验比特的加扰后编码数据块的电平翻转结果，设置当前包含校验比特的加扰后编码数据块的翻转指示位；

步骤306：将添加完校验位及设置完翻转指示位的加扰后编码数据块输出。

其中，通过步骤303设置了校验位，并通过步骤305设置了翻转指示位以后，就得到一个完整的编码块，从而完成了线路编码。随后，依次将编码后的比特通过电接口或者光接口发到物理线路上，在此不再赘述。

通过本发明实施例的线路编码方法，解决了当前CPRI线路编码效率低的问题，可以应用于CPRI各种版本中，且完全兼容CPRI已有数据帧格式的定义。

具体的，在本实施例的步骤303中，可以通过将上一组完成编码的连续的预定数量的加扰后编码数据块的校验结果中的每一个校验比特，添加至当前一组连续的预定数量的加扰后编码数据块的每一个加扰后编码数据块的校验位上，来实现对每一组连续的预定数量的加扰后编码数据块添加校验比特。其中，每一个校验比特可以位于每一个加扰后编码数据块的起始或者末尾。

在本实施例中，可以将连续的预定数量的加扰后编码数据块作为一个数据校验块进行校验位的处理。在本实施例中，该数据校验块通过chb来表示，该预定数量通过nk来表示，则该chb包括连续的nk个加扰后编码数据块，这里的nk可以为1或4或8或16或32。如果一个数据校验块的校验结果用k来表示，则该校验结果k包含nk个比特。

在本实施例中，CPRI超帧的起始比特与一个数据校验块的起始比特对齐，也即CPRI超帧的起始比特与一组连续的预定数量的加扰后编码数据块的起始比特对齐。

在本实施例中，按照chb的划分关系，对一个chb进行数据校验，可以采用奇偶校验法、循环冗余校验码CRC(Cyclic Redundancy Check)算法、或者前向纠错FEC(Forward ErrorCorrection)算法对每一组连续的预定数量的加扰后编码数据块进行校验，但本实施例并不以此作为限制。

在本实施例中，假设前一个数据校验块chb(t-1)校验的结果为k(t-1)，则本实施例将该校验结果在下一个数据校验块chb(t)中传输。例如，将k(t-1)中的每一个校验比特添加入下一个数据校验块chb(t)的每一个加扰后编码数据块的校验位上传输。这里，校验比特可以放在加扰后编码数据块的起始或者末尾，如图7所示。

通过本实施例的方法，可以实现加扰后编码数据块的校验位的设置。

在本实施例的步骤304中，可以通过对前面发送的加扰后编码数据块的极性，与当前包含校验比特的加扰后编码数据块的极性的比较，来确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转。如果两者极性相同，则确定对当前包含校验比特的加扰后编码数据块的电平进行翻转；如果两者极性不同，则确定不对当前包含校验比特的加扰后编码数据块的极性进行翻转，即保持当前包含校验比特的加扰后编码数据块的电平不变。

其中，极性是指数据的0或1的个数统计，如果1的个数比0多，则极性为正，如果0的个数比1多，则极性为负，如果个数相同，则极性为零。根据极性统计进行当前包含校验比特的加扰后编码数据块的01电平翻转，可以保证链路总体上的电气平衡。

在本实施例的步骤305中，如果当前包含校验比特的加扰后编码数据块有电平翻转，则将当前包含校验比特的加扰后编码数据块的翻转指示位设置为1，否则将当前包含校验比特的加扰后编码数据块的翻转指示位设置为0。

通过本实施例的方法，可以实现加扰后编码数据块的翻转指示位的设置。

图8为本发明实施例提供的一种接收端的编码数据块同步的处理方法的流程图，该同步处理方法是从接收到的比特流中找到编码块的边界，从而恢复出编码块。该同步处理方法与前述实施例的线路编码方法相对应，应用于数据传输过程的接收端。可以理解的是，除了编码数据块同步处理以外，该接收端还要进行解码、帧同步等处理。其中，编码数据块同步指的是：发送端以固定bit长度作为编码数据块，并周期连续发送。在接收端通过编码数据块同步，找到编码数据块的边界，恢复出数据流中的编码数据块。而帧同步可以是：在CPRI接口的接收端，找到超帧的边界，恢复出数据流中的超帧。

请参照图8，该接收端的编码数据块同步的处理方法包括：

步骤801：根据传输链路的线路速率，将接收到的CPRI数据比特划分为预定比特数量的数据块，将该预定比特数量的数据块与预先定义的同步控制字进行匹配；

其中，接收端在初始接收数据时，可能无法从串行数据比特流中恢复出编码数据块，处于编码块失步状态，在此状态下不断接收到数据比特。

此种情况下，接收端根据传输链路的实际线路速率，将接收到的数据比特划分为预定比特数量的数据块，再和CPRI定义的同步控制字进行匹配。如果匹配不成功，则回到编码块失步状态，继续接收新的编码数据块；如果匹配成功，则执行步骤802。

其中，预定比特数量可以是32、64、或128，或其他数值。

步骤802：确定以匹配成功的(或者说匹配成功的)预定比特数量的数据块作为一个编码数据块，校验随后连续预定数量的编码数据块的正确性；

其中，可以采用发送端定义的校验方法进行校验，在此不再赘述。如果发现错误，则回到编码块失步状态，继续接收新的数据比特；如果预定数量的编码数据块正确，则执行步骤803。其中，预定数量可以是16、32、64或128，或其他数值。

其中，本步骤的校验也可以理解为检测，相应的，本步骤所采用的校验方法也可以理解为发送端定义的检测方法。

步骤803：如果根据步骤801和步骤802的处理，实现了编码数据块的同步，则本步骤可以以同步好的顺序，依次连续接收编码数据块，并依次进行数据电平翻转、校验处理；

其中，可以采用发送端定义的校验方法进行校验，在此不再赘述。如果校验正确，则执行步骤804；否则回到编码块失步状态。

其中，本步骤的校验也可以理解为检验，相应的，本步骤所采用的校验方法也可以理解为发送端定义的检验方法。

步骤804：如果校验结果为正确，则对编码数据块进行解扰并输出解扰后的数据。

在本实施例中，同步控制字可以根据CPRI协议规定的方式进行定义，如图9所示。由于v42CPRI中定义Z.0.Y(其中Y＞1)需要加扰，因此仅对#Z.0.0和#Z.0.1匹配。

进一步的，在本实施例中，还可以包括接收端进行解码、帧同步等处理步骤。具体的，接收端的解码处理可以按照发送端的编码规则进行；接收端的帧同步处理可以按照CPRI协议定义的帧同步处理方法进行，在此不再赘述。

通过本发明实施例提供的接收端的编码数据块同步的处理方法，可以对按照本发明实施例的线路编码方法进行编码数据块的同步处理，以便进行相应的解码，如此可以解决采用本发明实施例的线路编码方法后数据的同步问题。

在本实施例的步骤801中，可以通过对预定比特数量的数据块中的数据比特，逐比特滑动的方式，来实现将预定比特数量的数据块与预先定义的同步控制字进行匹配。在逐比特滑动过程中，判断该预定比特数量的数据块中固定位置上的数据比特是否和预先定义的同步控制字相同，如果相同，则相应的同步控制字为匹配成功的同步控制字，相应的预定比特数量的数据块为匹配成功的预定比特数量的数据块。

在本实施例中，由于编码过程中有可能进行了数据块的电平翻转，因此，本步骤可以参考比特翻转指示位，用翻转前的数据来匹配。

通过本实施例的方法，可以从接收到的比特流中找到编码块的边界，从而恢复出编码块。

图10为本发明实施例提供的一种线路编码装置的组成框图，请参照图10，该装置包括：

划分单元101，用于将接收到的CPRI组帧后的数据比特按接收顺序划分为预定比特数量的数据块，一个预定比特数量的数据块为一个编码数据块；

其中，CPRI组帧后的数据比特包括至少一个CPRI超帧。

加扰单元102，用于对编码数据块进行加扰，获得加扰后编码数据块；

校验单元103，用于所述加扰后编码数据块添加校验比特；

确定单元104，用于确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转；

翻转单元105，用于根据确定单元104的确定结果，进行当前包含校验比特的加扰后编码数据块的电平翻转；

设置单元106，用于根据电平翻转结果，设置当前包含校验比特的加扰后编码数据块的翻转指示位；

输出单元107，用于将添加完校验比特及设置完翻转指示位的加扰后编码数据块输出。

在一个实施例中，划分单元101具体用于：将CPRI超帧的起始比特与一个编码数据块的起始比特对齐，将CPRI超帧的起始比特与一组连续的预定数量的加扰后编码数据块中第一个加扰后编码数据块的起始比特对齐。

在一个实施例中，校验单元103具体用于：对每一组连续的预定数量的加扰后编码数据块进行校验，即添加校验比特，每一个加扰后编码数据块添加一个校验比特，对应预定数量的加扰后编码数据块，共添加预定数量的校验比特。其中，所添加的预定数量的校验比特，是完成编码的上一组连续的预定数量的加扰后编码数据块的校验结果。

在一个实施例中，校验单元103具体用于：将完成编码的上一组连续的预定数量的加扰后编码数据块的校验结果中的每一个校验比特，添加至当前连续的预定数量的加扰后编码数据块的每一个加扰后编码数据块的校验位上。其中，每一个校验比特位于每一个加扰后编码数据块的起始或者末尾。其中，校验单元可以采用奇偶校验法、循环冗余校验码CRC算法、或者前向纠错FEC算法对每一组连续的预定数量的加扰后编码数据块添加预定数量的校验比特。

在一个实施例中，预定比特数量为32或64或128；预定数量为1或4或8或16或32。

在一个实施例中，确定单元104具体用于：根据当前包含校验比特的加扰后编码数据块之前所有完成编码的加扰后编码数据块的极性，与当前包含校验比特的加扰后编码数据块的极性，确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转。

在一个实施例中，确定单元104进一步具体用于：在当前包含校验比特的加扰后编码数据块之前所有完成编码的加扰后编码数据块的极性，与当前包含校验比特的加扰后编码数据块的极性相同时，进行当前包含校验比特的加扰后编码数据块的电平翻转；在当前包含校验比特的加扰后编码数据块之前所有完成编码的加扰后编码数据块的极性，与当前包含校验比特的加扰后编码数据块的极性相反时，保持当前包含校验比特的加扰后编码数据块的电平不变。其中，完成编码的加扰后编码数据块是指添加了校验位和设置了翻转指示位的加扰或编码数据块。

在一个实施例中，设置单元106具体用于：在当前包含校验比特的加扰后编码数据块有电平翻转时，将当前包含校验比特的加扰后编码数据块的翻转指示位设置为1，在当前包含校验比特的加扰后编码数据块没有电平翻转时，将当前包含校验比特的加扰后编码数据块的翻转指示位设置为0。其中，翻转指示位位于每一个加扰后编码数据块的起始或者末尾。

本实施例的线路编码装置的各组成部分分别用于实现前述线路编码方法的各步骤，由于在前述线路编码方法的实施例中，已经对各步骤进行了详细说明，在此不再赘述。

通过本发明实施例提供的线路编码装置，解决了当前CPRI线路编码效率低的问题，可以应用于CPRI各种版本中，且完全兼容CPRI已有数据帧格式的定义。

图11为本发明实施例提供的一种接收端的编码数据块同步的处理装置的组成框图，请参照图11，该装置包括：

匹配单元111，用于根据传输链路的线路速率，将接收到的数据比特逐比特划分为预定比特数量的数据块，将该预定比特数量的数据块与预先定义的同步控制字进行匹配；

检测单元112，用于在匹配单元111的匹配结果为匹配成功时，确定以匹配成功的预定比特数量的数据块作为一个编码数据块，检测随后连续预定数量的编码数据块的正确性；

处理单元113，用于在检测单元112的校验结果为正确时，依次连续接收编码数据块，并依次进行数据电平翻转、校验处理；

解扰输出单元114，用于在处理单元113的校验结果为正确时，对编码数据块进行解扰并输出解扰后的数据。

进一步的，在本实施例中，还可以包括接收端进行解码、帧同步等处理的相应模块或单元。

通过本发明实施例提供的接收端的编码数据块同步的技术方案，可以对按照本发明实施例的线路编码的技术方案进行编码数据块的同步处理，以便进行相应的解码，如此可以解决采用本发明实施例的线路编码技术方案后数据的同步问题。具体的，可以从接收到的比特流中找到编码块的边界，从而恢复出编码块。

本发明实施例提供的装置，如果应用于CPRI系统，可以是基站系统或基站系统的一部分。具体的，发送端可以是基站设备中的REC，相应的，接收端可以是基站设备中的RE；或者，发送端可以是基站设备中的RE，相应的，接收端可以是基站设备中的REC。或者，发送端也可以理解为基站设备的整体，或者基站设备的其他模块，而相应的接收端，可以是基站设备的其他模块，或者与基站设备通信的其他网络设备。

再者，本发明实施例提供的技术方案不但可以应用于CPRI传输接口，还可应用到其它高速传输领域。

本实施例的接收端的编码数据块同步的处理装置的各组成部分分别用于实现前述接收端的编码数据块同步的处理方法的各步骤，由于在前述接收端的编码数据块同步的处理方法的实施例中，已经对各步骤进行了详细说明，在此不再赘述。

通过本发明实施例提供的接收端的编码数据块同步的处理装置，可以对按照本发明实施例的线路编码方法进行编码数据块的同步处理，以便进行相应的解码，如此可以解决采用本发明实施例的线路编码方法后数据的同步问题。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种线路编码方法，其特征在于，所述方法包括：

将接收到的通用公共无线接口CPRI组帧后的数据比特，按接收顺序划分为预定比特数量的数据块，一个预定比特数量的数据块为一个编码数据块；

对所述编码数据块进行加扰，获得加扰后编码数据块；

对所述加扰后编码数据块添加校验比特；

确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转；

根据电平翻转结果，设置当前包含校验比特的加扰后编码数据块的翻转指示位；

将添加完校验位及设置完翻转指示位的加扰后编码数据块输出；

其中，对所述加扰后编码数据块添加校验比特，包括：

对每一组连续的预定数量的加扰后编码数据块添加校验比特，其中，每一个加扰后编码数据块添加一个校验比特，对应预定数量的加扰后编码数据块，共添加预定数量的校验比特；

其中，所添加的预定数量的校验比特，是完成编码的上一组连续的预定数量的加扰后编码数据块的校验结果。

2.根据权利要求1所述的方法，其特征在于，所述接收到的CPRI组帧后的数据比特包含CPRI超帧，

所述CPRI超帧的起始比特与一个所述编码数据块的起始比特对齐；和/或，

所述CPRI超帧的起始比特与一组连续的预定数量的加扰后编码数据块的第一个加扰后编码数据块的起始比特对齐。

3.根据权利要求1所述的方法，其特征在于，对每一组连续的预定数量的加扰后编码数据块添加校验比特，具体为：

将完成编码的上一组连续的预定数量的加扰后编码数据块的校验结果中的每一个校验比特，添加至当前一组连续的预定数量的加扰后编码数据块的每一个编码数据块的校验位上；

其中，所述每一个校验比特位于所述每一个加扰后编码数据块的起始或者末尾。

4.根据权利要求1至3任一项所述的方法，其特征在于，所述确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转，包括：

根据当前包含校验比特的加扰后编码数据块之前完成编码的加扰后编码数据块的极性，与当前包含校验比特的加扰后编码数据块的极性，确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转。

5.根据权利要求4所述的方法，其特征在于：

如果当前包含校验比特的加扰后编码数据块之前所有完成编码的加扰后编码数据块的极性，与当前包含校验比特的加扰后编码数据块的极性相同，则确定进行当前包含校验比特的加扰后编码数据块的电平翻转；

如果当前包含校验比特的加扰后编码数据块之前所有完成编码的加扰后编码数据块的极性，与当前包含校验比特的加扰后编码数据块的极性相反，则确定保持当前包含校验比特的加扰后编码数据块的电平不变。

6.根据权利要求1至3任一项所述的方法，其特征在于，根据电平翻转结果，设置当前包含校验比特的加扰后编码数据块的翻转指示位，包括：

如果当前包含校验比特的编码数据块有电平翻转，则将当前包含校验比特的编码数据块的翻转指示位设置为1，否则将当前包含校验比特的编码数据块的翻转指示位设置为0；

其中，所述翻转指示位位于每一个编码数据块的起始或者末尾。

7.一种线路编码装置，其特征在于，所述装置包括：

划分单元，用于将接收到的通用公共无线接口CPRI组帧后的数据比特，按接收顺序划分为预定比特数量的数据块，一个预定比特数量的数据块为一个编码数据块；

加扰单元，用于对所述编码数据块进行加扰，获得加扰后编码数据块；

校验单元，用于对所述加扰后编码数据块添加校验比特；

确定单元，用于确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转；

翻转单元，用于根据所述确定单元的确定结果，进行当前包含校验比特的加扰后编码数据块的电平翻转；

设置单元，用于根据电平翻转结果，设置当前包含校验比特的加扰后编码数据块的翻转指示位；

输出单元，用于将添加完校验位及设置完翻转指示位的加扰后编码数据块输出；

其中，所述校验单元将每一组连续的预定数量的加扰后编码数据块添加校验比特，其中，每一个加扰后编码数据块添加一个校验比特，对应预定数量的加扰后编码数据块，添加预定数量的校验比特，其中，所添加的预定数量的校验比特，是完成编码的上一组连续的预定数量的加扰后编码数据块的校验结果。

8.根据权利要求7所述的装置，其特征在于，所述接收到的CPRI组帧后的数据比特包含CPRI超帧，

所述划分单元具体用于：

将所述CPRI超帧的起始比特与一个所述编码数据块的起始比特对齐，和/或，

将所述CPRI超帧的起始比特与一组连续的预定数量的加扰后编码数据块的第一个加扰后编码数据块的起始比特对齐。

9.根据权利要求7所述的装置，其特征在于，所述校验单元具体用于：

将完成编码的上一组连续的预定数量的加扰后编码数据块的校验结果中的每一个校验比特，添加至当前连续的预定数量的加扰后编码数据块的每一个加扰后编码数据块的校验位上，其中，所述每一个校验比特位于所述每一个加扰后编码数据块的起始或者末尾。

10.根据权利要求7至9任一项所述的装置，其特征在于，所述确定单元具体用于：

根据当前包含校验比特的加扰后编码数据块之前完成编码的加扰后编码数据块的极性，与当前包含校验比特的加扰后编码数据块的极性，确定是否进行当前包含校验比特的加扰后编码数据块的电平翻转。

11.根据权利要求10所述的装置，其特征在于，所述确定单元进一步具体用于：在当前包含校验比特的加扰后编码数据块之前所有完成编码的加扰后编码数据块的极性，与当前包含校验比特的加扰后编码数据块的极性相同时，确定进行当前包含校验比特的加扰后编码数据块的电平翻转；在当前包含校验比特的加扰后编码数据块之前所有完成编码的加扰后编码数据块的极性，与当前包含校验比特的加扰后编码数据块的极性相反时，确定保持当前包含校验比特的加扰后编码数据块的电平不变。

12.根据权利要求7至9任一项所述的装置，其特征在于，所述设置单元具体用于：在当前包含校验比特的加扰后编码数据块有电平翻转时，将当前包含校验比特的加扰后编码数据块的翻转指示位设置为1，在当前包含校验比特的加扰后编码数据块没有电平翻转时，将当前包含校验比特的加扰后编码数据块的翻转指示位设置为0，其中，所述翻转指示位位于每一个加扰后编码数据块的起始或者末尾。