CN109756293B - 一种以太网中处理数据的方法及物理层芯片 - Google Patents

Abstract

本发明公开了一种以太网中处理数据的方法，应用在发送端，方法包括：在源自媒体介入控制子层的控制层数据块满足第一预设条件的情况下，在连续的控制层数据块中插入码字标记数据块；将控制层数据块的数据位宽及码字标记数据块的数据位宽均转换成第一预设位宽，对第一预设位宽的控制层数据块进行加扰得到控制层加扰数据块，第一预设位宽的码字标记数据块即为码字标记格式数据块；对控制层加扰数据块及码字标记格式数据块进行前向纠错编码，得到前向纠错帧；将前向纠错帧的数据位宽转换成与物理媒介连接子层适配的数据位宽；本发明的方法及物理层芯片，有效的解决在单LANE高速以太网接口设计中链路延时大、资源浪费、功耗过大和设计成本过高等问题。

Description

一种以太网中处理数据的方法及物理层芯片

技术领域

本发明涉及网络通信领域，尤其涉及一种以太网中处理数据的方法及物理层芯片。

背景技术

用户网络信息流量的快速增加，促使着通讯网络信息传递带宽的快速发展，通讯设备的接口带宽速度从10M(单位：比特/秒，后面内容相同)提高到100M，又提高1G、10G，目前已经达到100G的带宽速度，市场上已经开始大量商用100G的光模块。

随着数据中心等应用场景的发展，可以实现在10G以太网协议上实现25G的带宽速度。具体的，10G以太网现有的协议通过提高时钟频率和加入前向纠错子层来实现25G带宽速度。而且目前的25G协议定义了独立的物理编码子层和前向纠错子层。25G以太网接口前向纠错子层发送侧在实现前向纠错子层编码之前需要进行解扰、64B/66B解码、删除IDLE码、重新64B/66B编码和加扰；前向纠错子层接收侧实现前向纠错子层解码之后需要进行解扰、64B/66B解码、插入IDLE码、重新64B/66B编码和加扰，这些功能实际上也是物理编码子层需要实现的，这也就在前向纠错子层之前重复了两次物理编码子层的功能，即物理编码子层和前向纠错子层的设计需要两套物理编码子层模块，这种设计方法会带来链路延时大、设计实现浪费资源、功耗过大和增加设计成本等问题。

发明内容

本发明的主要目的在于提出一种以太网中处理数据的方法及物理层芯片，克服了因执行两次物理编码子层的功能而带来的链路延时大、设计实现浪费资源、功耗过大和增加设计成本等问题。

根据本发明的一个方面，提供了一种以太网中处理数据的方法，应用在发送端，所述方法包括：在源自媒体介入控制子层的控制层数据块满足第一预设条件的情况下，在连续的控制层数据块中插入码字标记数据块；将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽，其中，对第一预设位宽的所述控制层数据块进行加扰得到控制层加扰数据块，第一预设位宽的所述码字标记数据块即为码字标记格式数据块；对所述控制层加扰数据块及所述码字标记格式数据块进行前向纠错编码，得到前向纠错帧；将所述前向纠错帧的数据位宽转换成与物理媒介连接子层适配的数据位宽。

可选的，所述方法还包括：在源自媒体介入控制子层的控制层数据块不满足第一预设条件的情况下，删除所述控制层数据块的空闲码以满足所述第一预设条件，在连续的控制层数据块中插入码字标记数据块。

可选的，所述满足第一预设条件包括：所述控制层数据块的缓存水线高于预设的第一缓存水线。

可选的，所述将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽包括：分别对所述控制层数据块及所述码字标记数据块进行编码；以第一预设位宽对编码后的所述控制层数据块及所述码字标记数据块进行转码压缩。

可选的，所述方法还包括：在连续的控制层数据块中插入码字标记数据块之后，在将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽之前，通过第一标识对所述码字标记数据块的位置进行标识，用于在进行位宽转宽时识别所述码字标记数据块的位置。

可选的，所述方法还包括：通过第二标识对编码后的所述码字标记数据块的位置进行标识，用于在转码压缩时识别所述码字标记数据块的位置。

可选的，所述方法还包括：通过第三标识对转码压缩后的所述码字标记数据块的位置进行标识，用于在进行前向纠错编码时识别所述码字标记数据块的位置。

根据本发明的第二个方面，提供了一种以太网中处理数据的方法，应用在接收端，所述方法包括：对接收到的前向纠错帧进行前向纠错解码，得到第一预设位宽的控制层加扰数据块及第一预设位宽的码字标记数据块；删除所述第一预设位宽的码字标记数据块后，对剩下的所述控制层加扰数据块进行解扰得到控制层数据块；将解扰后的所述控制层数据块的数据位宽转换成与媒体介入控制子层适配的数据位宽。

可选的，所述方法还包括：在对前向纠错帧进行前向纠错解码并得到第一预设位宽的码字标记数据块之后，通过第四标识对解码得到码字标记数据块进行标识，依据所述第四标识删除所述码字标记数据块。

可选的，所述方法还包括：所述对接收到的所述前向纠错帧进行前向纠错解码之后，所述依据所述第四标识删除所述码字标记数据块之前，检测在对接受收到的所述前向纠错帧进行前向纠错解码的过程中是否存在误码；若存在，则纠正所述误码。

可选的，所述方法还包括：所述将解扰后的所述控制层数据块的数据位宽转换成与媒体介入控制子层适配的数据位宽之后，缓存的所述控制层数据块，判断缓存的所述控制层数据块是否满足第二预设条件；在满足的情况下，在缓存的所述控制层数据块中增加空闲码。

可选的，所述第二预设条件包括：缓存的所述控制层数据块的缓存水线低于预设的第二缓存水线。

根据本发明的第三个方面，提供了一种物理层芯片，所述物理层芯片包括：码字标记数据块插入模块，用于在源自媒体介入控制子层的控制层数据块满足第一预设条件的情况下，在连续的控制层数据块中插入码字标记数据块；数据位宽编码模块，用于将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽，其中，对第一预设位宽的所述控制层数据块进行加扰得到控制层加扰数据块，第一预设位宽的所述码字标记数据块即为码字标记格式数据块；前向纠错编码模块，用于对所述控制层加扰数据块及所述码字标记格式数据块进行前向纠错编码，得到前向纠错帧；数据位宽转换模块，用于将所述前向纠错帧的数据位宽转换成与物理媒介连接子层适配的数据位宽。

可选的，所述物理层芯片还包括：空闲码删除模块，用于在源自媒体介入控制子层的控制层数据块不满足第一预设条件的情况下，删除所述控制层数据块的空闲码以满足所述第一预设条件，在连续的控制层数据块中插入码字标记数据块。

可选的，所述满足第一预设条件包括：所述控制层数据块的缓存水线高于预设的第一缓存水线。

可选的，所述数据位宽编码模块包括：编码单元，用于分别对所述控制层数据块及所述码字标记数据块进行编码；转码压缩单元，用于以第一预设位宽对编码后的所述控制层数据块及所述码字标记数据块进行转码压缩。

可选的，所述物理层芯片还包括：第一标识模块，用于在连续的控制层数据块中插入码字标记数据块之后，及在将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽之前，通过第一标识对所述码字标记数据块的位置进行标识，用于在进行位宽转宽时识别所述码字标记数据块的位置。

可选的，所述物理层芯片还包括：第二标识模块，用于通过第二标识对编码后的所述码字标记数据块的位置进行标识，用于在转码压缩时识别所述码字标记数据块的位置。

可选的，所述物理层芯片还包括：第三标识模块，用于通过第三标识对转码压缩后的所述码字标记数据块的位置进行标识，用于在进行前向纠错编码时识别所述码字标记数据块的位置。

根据本发明的第四个方面，提供了一种物理层芯片，所述物理层芯片包括：前向纠错解码模块，用于对接收到的前向纠错帧进行前向纠错解码，得到第一预设位宽的控制层加扰数据块及第一预设位宽的码字标记数据块；码字标记数据块删除模块，用于删除所述第一预设位宽的码字标记数据块后，对剩下的所述控制层加扰数据块进行解扰得到控制层数据块；位宽转换模块，用于将解扰后的所述控制层数据块的数据位宽转换成与媒体介入控制子层适配的数据位宽。

可选的，所述物理层芯片还包括：第四标识模块，用于在对前向纠错帧进行前向纠错解码并得到第一预设位宽的码字标记数据块之后，通过第四标识对解码得到码字标记数据块进行标识，依据所述第四标识删除所述码字标记数据块。

可选的，所述物理层芯片还包括：检测模块，用于在所述对接收到的所述前向纠错帧进行前向纠错解码之后，及所述依据所述第四标识删除所述码字标记数据块之前，检测在对接受收到的所述前向纠错帧进行前向纠错解码的过程中是否存在误码；纠正模块，用于若存在，则纠正所述误码。

可选的，所述物理层芯片还包括：判断模块，用于在所述将解扰后的所述控制层数据块的数据位宽转换成与媒体介入控制子层适配的数据位宽之后，缓存的所述控制层数据块，并判断缓存的所述控制层数据块是否满足第二预设条件；空闲码增加模块，用于在满足的情况下，在缓存的所述控制层数据块中增加空闲码。

可选的，所述第二预设条件包括：缓存的所述控制层数据块的缓存水线低于预设的第二缓存水线。

本发明有益效果如下：本发明实施例所提供的一种以太网中处理数据的方法及物理层芯片，通过整合物理编码子层和前向纠错层内部模块的顺序，少用了一套物理编码子层相关的功能模块，降低了设计的复杂程度，有效的解决在单LANE高速以太网接口设计中链路延时大、资源浪费、功耗过大和设计成本过高等问题。

附图说明

图1为现有技术中25G以太网协议物理层结构示意图；

图2为现有技术中25G以太网协议物理编码子层功能模块示意图；

图3为现有技术中25G以太网协议前向纠错层功能模块示意图；

图4为本发明第一实施例一种以太网中处理数据的方法的流程框图；

图5为本发明第一实施例中物理编码子层和前向纠错层的结构示意图；

图6为本发明第二实施例一种以太网中处理数据的方法的流程框图；

图7为本发明第二实施例中物理编码子层和前向纠错层的结构示意图；

图8为本发明第三实施例物理层芯片的结构示意图；

图9为本发明第三实施例物理层芯片的结构示意图。

本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。

下面结合附图和实施例，对本发明的技术方案进行描述。

其中，图1为现有技术中25G以太网协议物理层结构示意图。

从10M以太网到现今的25G以太网，它们的架构模型都是相似的，如图1所示，按照层次划分均包括：逻辑连接子层(Logic Link Control，LLC层)，媒体介入控制子层(MediaAccess Control，MAC层)，协调子层(Reconciliation Sublayer,RS)和PHY(Physical Layer Entity，物理层实体)，其中，PHY包括：物理编码子层PCS、前向纠错子层FEC，物理媒介连接子层PMA和物理媒介相关子层PMD及自协商子层AN。逻辑连接子层LLC和媒体介入控制子层MAC位于OSI(Open System Interconnection，开放系统互联)参考模型中的数据链路层，协调子层RS和物理层实体PHY位于OSI参考模型的物理层。在其它的实施例中，逻辑连接子层LLC和媒体介入控制子层MAC之间还可以还有媒体介入控制子层MAC。逻辑连接子层LLC、媒体介入控制子层MAC、以及MAC控制层的功能参见标准IEEE802.3中的相关规范，本申请不再赘述。本发明实施例所应用到的超25G以太网的架构同样采用图1所示的结构。

图2为现有技术中25G以太网协议物理编码子层功能模块示意图。其中，图2中左侧示意图为发送端侧物理编码子层内的各功能模块对数据处理的流程图，图2中右侧示意图为接收端侧物理编码子层内的各功能模块对数据处理的流程图。图3为现有技术中25G以太网协议前向纠错子层的功能模块示意图。其中，图3中左侧示意图为发送端侧前向纠错子层内的各功能模块对数据处理的流程图，图3中右侧示意图为接收端侧前向纠错子层内的各功能模块对数据处理的流程图。

在现有技术中的发送端侧，数据经过物理编码子层时，数据依次经过编码模块实现编码，然后通过加扰模块实现加扰，在通过位宽转换模块来转换位宽，然后流出该物理编码子层，然后自物理编码子层流出的数据会被解扰、64B/66B解码、删除IDLE码、重新64B/66B编码和加扰。接着，该数据才会流入前向纠错子层，在前向纠错子层中依次经过块同步、速率补偿、转码、码字标记插入、前向纠错编码及位宽转换。但是，数据自物理编码子层流出至流入前向纠错子层之间进行的解扰、64B/66B解码、删除IDLE码、重新64B/66B编码和加扰均已在物理编码子层中进行，这也就在前向纠错子层之前重复了两次物理编码子层的功能，即物理编码子层和前向纠错子层的设计需要两套物理编码子层模块，这种设计方法会带来链路延时大、设计实现浪费资源、功耗过大和增加设计成本等问题。

在现有技术中的接收端侧，数据前向纠错子层接收侧实现前向纠错子层解码之后，还需要进行解扰、64B/66B解码、插入IDLE码、重新64B/66B编码和加扰，然后再流入物理编码子层，在物理编码子层中，仍然需要重复解扰、64B/66B解码、插入IDLE码、重新64B/66B编码和加扰这些功能，这也重复了两次物理编码子层的功能，即物理编码子层和前向纠错子层的设计需要两套物理编码子层模块，这种设计方法会带来链路延时大、设计实现浪费资源、功耗过大和增加设计成本等问题。

对此，图4为本发明第一实施例一种以太网中处理数据的方法的流程框图。本发明的实施例提供一种以太网中处理数据的方法，主要在超25G以太网的物理层实体PHY中实施，应用在发送端对数据进行处理，其处理流程参见图4，根据图4所示，所述方法包括：

S1：在源自媒体介入控制子层的控制层数据块满足第一预设条件的情况下，在连续的控制层数据块中插入码字标记数据块；

S2：将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽，其中，对第一预设位宽的所述控制层数据块进行加扰得到控制层加扰数据块，第一预设位宽的所述码字标记数据块即为码字标记格式数据块；

S3：对所述控制层加扰数据块及所述码字标记格式数据块进行前向纠错编码，得到前向纠错帧；

S4：将所述前向纠错帧的数据位宽转换成与物理媒介连接子层适配的数据位宽。

通过本发明第一实施例提供的一种以太网中处理数据的方法，通过整合物理编码子层和前向纠错层内部模块的顺序，少用了一套物理编码子层相关的功能模块，降低了设计的复杂程度，有效的解决在单LANE高速以太网接口设计中链路延时大、资源浪费、功耗过大和设计成本过高等问题。

具体的，根据图4所示，本发明第一实施例提供的一种以太网中处理数据的方法，该方法包括：

S1：在源自媒体介入控制子层的控制层数据块满足第一预设条件的情况下，在连续的控制层数据块中插入码字标记数据块。

首先，对源自媒体介入控制子层的控制层数据块进行缓存处理。如果满足第一预设条件为所述控制层数据块的缓存水线高于预设的第一缓存水线，即源自媒体介入控制子层的控制层数据块不满足第一预设条件。此外，在源自媒体介入控制子层的控制层数据块不满足第一预设条件的情况下，即所述控制层数据块的缓存水线不高于预设的第一缓存水线，就删除所述控制层数据块的空闲码以满足所述第一预设条件。具体的，在报文尾部删除空闲码，使得所述控制层数据块的缓存水线高于预设的第一缓存水线时。然后，在连续的控制层数据块中插入码字标记数据块。

在所述控制层数据块的缓存水线高于预设的第一缓存水线时，在连续的控制层数据块中插入码字标记数据块。具体的，周期性从缓存中读取控制层数据块，然后停读n个周期，在每个周期读取的控制层数据块中插入m个码字标记数据块。可选的，通过第一标识对所述码字标记数据块的位置进行标识，用于在进行位宽转宽时识别所述码字标记数据块的位置。接着，再从缓冲中读取插入有码字标记数据块的控制层数据块。如：停读4个周期，在每个周期读取的控制层数据块中插入1个码字标记数据块。接着，再从缓冲中读取插入有码字标记数据块的控制层数据块。

S2：将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽，其中，对第一预设位宽的所述控制层数据块进行加扰得到控制层加扰数据块，第一预设位宽的所述码字标记数据块即为码字标记格式数据块。

在步骤S2中包括：分别对所述控制层数据块及所述码字标记数据块进行编码。

具体的，将读取得到的控制层数据块及码字标记数据块均进行编码，如：通过码字标记查找到码字标记数据块，然后对码字标记数据块进行64B/66B编码，4个码字标记数据块按照802.3Cause108进行编码。可选的，通过第二标识对编码后的所述码字标记数据块的位置进行标识，用于在转码压缩时识别所述码字标记数据块的位置。包括控制层数据块的其他数据块均按照协议49.2.5进行编码。

在步骤S2中包括：以第一预设位宽对编码后的所述控制层数据块及所述码字标记数据块进行转码压缩。

图5为以太网协议专利物理编码子层和前向纠错层实现示意图。根据图5所示，具体的，按照802.3Cause108，将4个64B/66B码字标记数据块转码成1个256B/257B(第一预设位宽)码字标记数据块，即得到第一预设位宽的码字标记数据块。可选的，通过第三标识对转码压缩后的所述码字标记数据块的位置进行标识，用于在进行前向纠错编码时识别所述码字标记数据块的位置。包括控制层数据块的其他数据块按照以802.3Cause91进行转码，即得到第一位宽的控制层数据块。

经转码得到第一预设位宽的码字标记数据块及第一位宽的控制层数据块。然后，对第一预设位宽的控制层数据块进行加扰得到控制层加扰数据块，第一预设位宽的码字标记数据块即为码字标记格式数据块。

S3：对所述控制层加扰数据块及所述码字标记格式数据块进行前向纠错编码，得到前向纠错帧；

在本实施例中，经加扰后得到控制层加扰数据块及码字标记格式数据块。

控制层加扰数据块及码字标记格式数据块经加扰后进行前向纠错编码，以得到前向纠错帧，对每K个比特进行前向纠错编码得到L个比特校验位，每K个比特数据和L个比特校验位组成前向纠错帧，K、L为正整数。

具体的，按照802.3Cause91对加扰后的控制层加扰数据块及码字标记格式数据块每5140比特进行前向纠错编码，产生140比特的校验位，校验位分别放在对应的控制层加扰数据块及码字标记格式数据块的后面组成5280比特的前向纠错帧。

S4：将所述前向纠错帧的数据位宽转换成与物理媒介连接子层适配的数据位宽。

即：通过gearbox把前向纠错编码之后的数据转换成物理媒介连接子层需要的数据位宽。

图6为本发明中一种以太网中处理数据的方法的流程框图。其中，图6左侧表征一种以太网中处理数据的方法发送侧的流程框图。图6右侧表征一种以太网中处理数据的方法接收侧的流程框图。方便理解本发明第一实施例所提供的一种以太网中处理数据发送侧的方法，结合图6中左侧流程图可知。通过速率补偿组件删除缓存水线不高于预设的第一缓存水线的控制层数据块的空闲码，然后，通过码字标记插入组件在连续的控制层数据块中插入码字标记数据块，并插入第一标识来标识码字标记数据块的位置。接着，通过编码组件将读取得到的控制层数据块及码字标记数据块均进行编码，并通过转码组件以第一预设位宽对编码后的所述控制层数据块及所述码字标记数据块进行转码压缩。经转码得到第一预设位宽的码字标记数据块及第一位宽的控制层数据块。然后，通过加扰组件对第一预设位宽的控制层数据块进行加扰得到控制层加扰数据块，第一预设位宽的码字标记数据块即为码字标记格式数据块。接着，通过RSFEC编码组件对所述控制层加扰数据块及所述码字标记格式数据块进行前向纠错编码，得到前向纠错帧。接着，通过位宽转换组件把前向纠错编码之后的数据转换成物理媒介连接子层需要的数据位宽。就此，可以实现通过整合物理编码子层和前向纠错层内部模块的顺序，少用了一套物理编码子层相关的功能模块，降低了设计的复杂程度，有效的解决在单LANE高速以太网接口设计中链路延时大、资源浪费、功耗过大和设计成本过高等问题。

图7为本发明第二实施例一种以太网中处理数据的方法的流程框图。本发明的实施例提供一种以太网中处理数据的方法，主要在超25G以太网的物理层实体PHY中实施，应用在接收端对数据进行处理，其处理流程参见图7，根据图7所示，所述方法包括：

S11：对接收到的前向纠错帧进行前向纠错解码，得到第一预设位宽的控制层加扰数据块及第一预设位宽的码字标记数据块。

首先，通过比特移位和对码字标记数据块进行监控，当周期性检测到码字标记数据块时，同步完成对码字标记数据块进行标识，标识同步的具体实现可参见802.3Cause108。

然后，从标识同步完成后的数据块中找到前向纠错帧进行前向纠错解码。得到第一预设位宽的控制层加扰数据块及第一预设位宽的码字标记数据块。

可选的，检测在对接受收到的所述前向纠错帧进行前向纠错解码的过程中是否存在误码；若存在，则纠正所述误码。即在前向纠错解码过程中，如果检测到数据错误时就通过删除前向纠错帧的校验位以进行纠错。

可选的，在对前向纠错帧进行前向纠错解码并得到第一预设位宽的码字标记数据块之后，通过第四标识对解码得到码字标记数据块进行标识，依据所述第四标识删除所述码字标记数据块。

S12：删除所述第一预设位宽的码字标记数据块后，对剩下的所述控制层加扰数据块进行解扰得到控制层数据块。其中，解扰算法可参考802.3Cause91描述的算法。

S13：将解扰后的所述控制层数据块的数据位宽转换成与媒体介入控制子层适配的数据位宽。

该步骤S13包括：将解扰后的控制层数据块完成1个256B/257B数据块到4个64B/66B数据块的转换，详细转码过程按照802.3Cause91进行转码。接着，按照802.3Cause49进行解码，实现66B到64B数据位宽转换。接着，将解码后的数据块写入缓存，根据缓存水线深度在报文尾部判定是否需要添加空闲码，当缓存水线低于深度Y时在报文尾部增加空闲码。

可选的，所述将解扰后的所述控制层数据块的数据位宽转换成与媒体介入控制子层适配的数据位宽之后，该方法还包括：缓存的所述控制层数据块，判断缓存的所述控制层数据块是否满足第二预设条件；在满足的情况下，在缓存的所述控制层数据块中增加空闲码。

可选的，所述第二预设条件包括：缓存的所述控制层数据块的缓存水线低于预设的第二缓存水线。

本发明实施例所提供的一种物理层芯片，通过整合物理编码子层和前向纠错层内部模块的顺序，少用了一套物理编码子层相关的功能模块，降低了设计的复杂程度，有效的解决在单LANE高速以太网接口设计中链路延时大、资源浪费、功耗过大和设计成本过高等问题。

图6右侧表征一种以太网中处理数据的方法接收侧的流程框图。方便理解本发明第二实施例所提供的一种以太网中处理数据发送侧的方法，结合图6中右侧流程图可知。通过码字标记同步组件实现比特移位和对码字标记数据块进行监控，当周期性检测到码字标记数据块时，同步完成对码字标记数据块进行标识，标识同步的具体实现可参见802.3Cause108。接着，通过RS FEC译码组件从标识同步完成后的数据块中找到前向纠错帧进行前向纠错解码。得到第一预设位宽的控制层加扰数据块及第一预设位宽的码字标记数据块。可选的，检测在对接受收到的所述前向纠错帧进行前向纠错解码的过程中是否存在误码；若存在，则纠正所述误码。即在前向纠错解码过程中，如果检测到数据错误时就通过删除前向纠错帧的校验位以进行纠错。接着，通过码字标记删除组件，在对前向纠错帧进行前向纠错解码并得到第一预设位宽的码字标记数据块之后，通过第四标识对解码得到码字标记数据块进行标识，依据所述第四标识删除所述码字标记数据块。接着，通过解扰组件对剩下的所述控制层加扰数据块进行解扰得到控制层数据块。其中，解扰算法可参考802.3Cause91描述的算法。接着，通过转码组件将解扰后的控制层数据块完成1个256B/257B数据块到4个64B/66B数据块的转换，详细转码过程按照802.3Cause91进行转码。接着，通过解码组件按照802.3Cause49进行解码，实现66B到64B数据位宽转换。接着，通过速率补偿组件将解码后的数据块写入缓存，根据缓存水线深度在报文尾部判定是否需要添加空闲码，当缓存水线低于深度Y时在报文尾部增加空闲码。就此，可以实现通过整合物理编码子层和前向纠错层内部模块的顺序，少用了一套物理编码子层相关的功能模块，降低了设计的复杂程度，有效的解决在单LANE高速以太网接口设计中链路延时大、资源浪费、功耗过大和设计成本过高等问题。

图8为本发明第三实施例物理层芯片的结构示意图。根据图8所示，本发明第三实施例提供一种物理层芯片，所述物理层芯片包括：码字标记数据块插入模块，用于在源自媒体介入控制子层的控制层数据块满足第一预设条件的情况下，在连续的控制层数据块中插入码字标记数据块；数据位宽编码模块，用于将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽，其中，对第一预设位宽的所述控制层数据块进行加扰得到控制层加扰数据块，第一预设位宽的所述码字标记数据块即为码字标记格式数据块；前向纠错编码模块，用于对所述控制层加扰数据块及所述码字标记格式数据块进行前向纠错编码，得到前向纠错帧；数据位宽转换模块，用于将所述前向纠错帧的数据位宽转换成与物理媒介连接子层适配的数据位宽。

可选的，所述物理层芯片还包括：空闲码删除模块，用于在源自媒体介入控制子层的控制层数据块不满足第一预设条件的情况下，删除所述控制层数据块的空闲码以满足所述第一预设条件，在连续的控制层数据块中插入码字标记数据块。

可选的，所述满足第一预设条件包括：所述控制层数据块的缓存水线高于预设的第一缓存水线。

可选的，所述数据位宽编码模块包括：编码单元，用于分别对所述控制层数据块及所述码字标记数据块进行编码；转码压缩单元，用于以第一预设位宽对编码后的所述控制层数据块及所述码字标记数据块进行转码压缩。

可选的，所述物理层芯片还包括：第一标识模块，用于在连续的控制层数据块中插入码字标记数据块之后，及在将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽之前，通过第一标识对所述码字标记数据块的位置进行标识，用于在进行位宽转宽时识别所述码字标记数据块的位置。

可选的，所述物理层芯片还包括：第二标识模块，用于通过第二标识对编码后的所述码字标记数据块的位置进行标识，用于在转码压缩时识别所述码字标记数据块的位置。

可选的，所述物理层芯片还包括：第三标识模块，用于通过第三标识对转码压缩后的所述码字标记数据块的位置进行标识，用于在进行前向纠错编码时识别所述码字标记数据块的位置。

本发明实施例所提供的一种物理层芯片，通过整合物理编码子层和前向纠错层内部模块的顺序，少用了一套物理编码子层相关的功能模块，降低了设计的复杂程度，有效的解决在单LANE高速以太网接口设计中链路延时大、资源浪费、功耗过大和设计成本过高等问题。

图9为本发明第三实施例物理层芯片的结构示意图。根据图9所示，本发明第三实施例提供一种物理层芯片，所述物理层芯片包括：前向纠错解码模块，用于对接收到的前向纠错帧进行前向纠错解码，得到第一预设位宽的控制层加扰数据块及第一预设位宽的码字标记数据块；码字标记数据块删除模块，用于删除所述第一预设位宽的码字标记数据块后，对剩下的所述控制层加扰数据块进行解扰得到控制层数据块；位宽转换模块，用于将解扰后的所述控制层数据块的数据位宽转换成与媒体介入控制子层适配的数据位宽。

可选的，所述物理层芯片还包括：第四标识模块，用于在对前向纠错帧进行前向纠错解码并得到第一预设位宽的码字标记数据块之后，通过第四标识对解码得到码字标记数据块进行标识，依据所述第四标识删除所述码字标记数据块。

可选的，所述物理层芯片还包括：检测模块，用于在所述对接收到的所述前向纠错帧进行前向纠错解码之后，及所述依据所述第四标识删除所述码字标记数据块之前，检测在对接受收到的所述前向纠错帧进行前向纠错解码的过程中是否存在误码；纠正模块，用于若存在，则纠正所述误码。

可选的，所述物理层芯片还包括：判断模块，用于在所述将解扰后的所述控制层数据块的数据位宽转换成与媒体介入控制子层适配的数据位宽之后，缓存的所述控制层数据块，并判断缓存的所述控制层数据块是否满足第二预设条件；空闲码增加模块，用于在满足的情况下，在缓存的所述控制层数据块中增加空闲码。

可选的，所述第二预设条件包括：缓存的所述控制层数据块的缓存水线低于预设的第二缓存水线。

本发明实施例所提供的一种物理层芯片，通过整合物理编码子层和前向纠错层内部模块的顺序，少用了一套物理编码子层相关的功能模块，降低了设计的复杂程度，有效的解决在单LANE高速以太网接口设计中链路延时大、资源浪费、功耗过大和设计成本过高等问题。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (12)

1.一种以太网中处理数据的方法，其特征在于，应用在发送端，所述方法包括：

在源自媒体介入控制子层的控制层数据块满足第一预设条件的情况下，在连续的控制层数据块中插入码字标记数据块；

将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽，其中，对第一预设位宽的所述控制层数据块进行加扰得到控制层加扰数据块，第一预设位宽的所述码字标记数据块即为码字标记格式数据块；

对所述控制层加扰数据块及所述码字标记格式数据块进行前向纠错编码，得到前向纠错帧；

将所述前向纠错帧的数据位宽转换成与物理媒介连接子层适配的数据位宽；

所述将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽包括：

分别对所述控制层数据块及所述码字标记数据块进行编码；

以第一预设位宽对编码后的所述控制层数据块及所述码字标记数据块进行转码压缩。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

在源自媒体介入控制子层的控制层数据块不满足第一预设条件的情况下，删除所述控制层数据块的空闲码以满足所述第一预设条件，在连续的控制层数据块中插入码字标记数据块。

3.根据权利要求1或2所述的方法，其特征在于，所述满足第一预设条件包括：

所述控制层数据块的缓存水线高于预设的第一缓存水线。

4.根据权利要求1所述的方法，其特征在于，所述方法还包括：在连续的控制层数据块中插入码字标记数据块之后，在将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽之前，通过第一标识对所述码字标记数据块的位置进行标识，用于在进行位宽转宽时识别所述码字标记数据块的位置。

5.根据权利要求4所述的方法，其特征在于，所述方法还包括：

通过第二标识对编码后的所述码字标记数据块的位置进行标识，用于在转码压缩时识别所述码字标记数据块的位置。

6.根据权利要求4所述的方法，其特征在于，所述方法还包括：

通过第三标识对转码压缩后的所述码字标记数据块的位置进行标识，用于在进行前向纠错编码时识别所述码字标记数据块的位置。

7.一种物理层芯片，其特征在于，所述物理层芯片包括：

码字标记数据块插入模块，用于在源自媒体介入控制子层的控制层数据块满足第一预设条件的情况下，在连续的控制层数据块中插入码字标记数据块；

数据位宽编码模块，用于将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽，其中，对第一预设位宽的所述控制层数据块进行加扰得到控制层加扰数据块，第一预设位宽的所述码字标记数据块即为码字标记格式数据块；

前向纠错编码模块，用于对所述控制层加扰数据块及所述码字标记格式数据块进行前向纠错编码，得到前向纠错帧；

数据位宽转换模块，用于将所述前向纠错帧的数据位宽转换成与物理媒介连接子层适配的数据位宽；

所述数据位宽编码模块包括：

编码单元，用于分别对所述控制层数据块及所述码字标记数据块进行编码；

转码压缩单元，用于以第一预设位宽对编码后的所述控制层数据块及所述码字标记数据块进行转码压缩。

8.根据权利要求7所述的物理层芯片，其特征在于，所述物理层芯片还包括：

空闲码删除模块，用于在源自媒体介入控制子层的控制层数据块不满足第一预设条件的情况下，删除所述控制层数据块的空闲码以满足所述第一预设条件，在连续的控制层数据块中插入码字标记数据块。

9.根据权利要求7或8所述的物理层芯片，其特征在于，所述满足第一预设条件包括：

所述控制层数据块的缓存水线高于预设的第一缓存水线。

10.根据权利要求7所述的物理层芯片，其特征在于，所述物理层芯片还包括：第一标识模块，用于在连续的控制层数据块中插入码字标记数据块之后，及在将所述控制层数据块的数据位宽及所述码字标记数据块的数据位宽均转换成第一预设位宽之前，通过第一标识对所述码字标记数据块的位置进行标识，用于在进行位宽转宽时识别所述码字标记数据块的位置。

11.根据权利要求10所述的物理层芯片，其特征在于，所述物理层芯片还包括：

第二标识模块，用于通过第二标识对编码后的所述码字标记数据块的位置进行标识，用于在转码压缩时识别所述码字标记数据块的位置。

12.根据权利要求10所述的物理层芯片，其特征在于，所述物理层芯片还包括：

第三标识模块，用于通过第三标识对转码压缩后的所述码字标记数据块的位置进行标识，用于在进行前向纠错编码时识别所述码字标记数据块的位置。

Images