CN101366220A - 无线接收装置和无线接收方法 - Google Patents

无线接收装置和无线接收方法 Download PDF

Info

Publication number
CN101366220A
CN101366220A CNA2007800020249A CN200780002024A CN101366220A CN 101366220 A CN101366220 A CN 101366220A CN A2007800020249 A CNA2007800020249 A CN A2007800020249A CN 200780002024 A CN200780002024 A CN 200780002024A CN 101366220 A CN101366220 A CN 101366220A
Authority
CN
China
Prior art keywords
synchronous
signal
unit
synchronously
radio receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800020249A
Other languages
English (en)
Other versions
CN101366220B (zh
Inventor
翁友素
余展
藤田卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101366220A publication Critical patent/CN101366220A/zh
Application granted granted Critical
Publication of CN101366220B publication Critical patent/CN101366220B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/7163—Spread spectrum techniques using impulse radio
    • H04B1/7183—Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

提供高速且可靠性高地确立同步的无线接收装置和无线接收方法。在IR接收机(100)中设置同步确立单元(120)，所述同步确立单元(120)包括：相关器(154)，取接收脉冲信号与第一脉冲模板的相关；第一同步控制单元，其包含阈值判定单元(156)，所述阈值判定单元(156)根据该相关结果判定第一同步(粗略同步)是否成功，在第一同步未达成时，将接收脉冲信号与第一脉冲模板之间的相关定时错开；相关器(162)，取第一同步达成后的第一相关单元的相关结果与短的第二脉冲模板的相关；以及第二同步控制单元，其包含阈值判定单元(164)，所述阈值判定单元(164)根据该相关结果判定第二同步(精确同步)是否成功，在第二同步未达成时将相关器(154)的相关结果与第二脉冲模板之间的相关定时错开，在取得了第二同步时输出取得了第二同步的定时信息。

Description

无线接收装置和无线接收方法
技术领域
本发明涉及无线接收装置和无线接收方法。
背景技术
由于通信技术的近来的进步，能够发送接收比1纳秒还小的、极其短期间的射频(RF)脉冲序列。它有时被称为脉冲无线(IR)。在IR通信中，通过使用宽频带发送脉冲状的信号，实现更高速的数据通信。
在IR通信系统中，发送端为了将数据发送到远方的接收端，将数据重叠在传播信号上进行发送，接收端从接收信号中提取数据，从而实现通信。但是，在接收端中，为了从接收信号中正确地提取数据，需要在发送端的时钟与接收端的时钟上取得同步，但是，通常没有取得同步。
因此，在接收端中提取所期望的数据时，首先需要取得与发送端同步。而且，越是尽早地取得同步，越是能够尽早地达到接收端可容许的通信质量。其结果，具有提高系统中的平均吞吐量等优点。因此，期望高速地确立同步。
由此在多数的无线通信系统中，在接收机内引入称为时钟恢复的、某一种同步处理。通常以下述方法实现同步，从接收信号中提取某个适当的控制信号，使用使该提取出的控制信号与在本地生成的上述控制信号的复制物之间的误差保持为尽可能小的PLL(锁相环)。
这样的技术之一基于延迟锁相环(DLL)，由接收机基于接收信号计算脉冲响应，所述脉冲响应为考虑了发送机滤波器、通信信道以及接收机滤波器的脉冲响应。此时的DLL使信道延迟与在本地生成的脉冲响应的基准延迟之间的差为最小。
此外，作为众所周知的DLL跟踪(Tracking)方法之一，有称为超前-滞后DLL(Early-Late DLL)的方法。在该方法中，比所期望的采样点(samplingpoint)早半码片地计算脉冲响应的一个样本(sample)，然后，比所期望的采样点迟半码片地计算另一个的样本。
此外，作为其他的方法，有在专利文献1中公开的方法。在该方法中，比所期望的采样点早半码片地计算脉冲响应的一个样本，然后，在所期望的采样点计算另一个的样本。此时，DLL在锁相环内使用这些样本值，控制同步定时。在专利文献1中，公开了DLL的动作。具体而言，将各个样本值的比率与基准比率进行比较，使用其结果作为对锁相环的误差信号。
专利文献1：美国专利5,590,160号专利说明书
发明内容
发明要解决的问题
另外，与总进行调制的IR传输方式有关的一个问题是，难以进行时间同步的确立。特别是，在传输信号由突发脉冲串(burst)组成时，由于接收机完全不具有与发送机的定时有关的事前信息，所以时间同步的确立很困难。也就是说，信号被突发地传输时，由于接收机事前不知道何时进行接收，所以需要对接收信号的存在进行检测。进而，在传输信号为纳秒的狭窄的脉冲状的信号时，更加困难。
此外，以往的标准的DLL利用延迟线使外部信号延迟。大多数的情况下，在初始阶段，外部信号与内部信号并不同步，但是，DLL进行同步步骤而使外部信号与内部信号同步。具体而言，在同步步骤中，DLL比较外部信号和内部信号，检测两个信号之间的时间延迟。然后，在该比较后，DLL通过对延迟线的延迟调整预设的延迟量，校正检测出的时间延迟。在该调整后，DLL再次比较外部信号和内部信号，在检测出两个信号之间的时间延迟时，再次通过上述预设量调整延迟。通过该处理，后续的任何时间延迟也被校正。
这样，在以往的标准的DLL中，由于为了使外部信号与内部信号同步多次反复进行上述比较和调整，所以直至同步被确立为止，时间和功率被浪费。也就是说，在搭载了以往的DLL的接收机中，用于确立最初的同步的计算非常困难，该计算的负担有可能最终导致非常长的捕获时间，其结果，存在消耗功率变大的问题。还有以下问题，在存在多路径时与局部的最合适的定时同步，而没有到达原本的同步点。
本发明的目的在于提供能够实现高速且高可靠性的同步确立的无线接收装置和无线接收方法。
解决问题的方案
本发明的无线接收装置采用的结构包括：第一同步电路，使接收信号与第一参考信号同步；第二同步电路，使所述接收信号与第二参考信号同步，所述第二参考信号为基于在所述第一同步电路中确立同步时的所述第一参考信号的信号；以及解调单元，基于所述第一同步电路的同步信息和所述第二同步电路的同步信息中的至少一方，对所述接收信号进行解调。
本发明的无线接收方法包括：第一同步确立步骤，使接收信号与第一参考信号同步；第二同步确立步骤，使所述接收信号与第二参考信号同步，所述第二参考信号为基于在所述第一同步确立步骤中确立同步时的所述第一参考信号的信号；以及解调步骤，基于所述第一同步确立步骤的同步信息和所述第二同步确立步骤的同步信息中的至少一方，对所述接收信号进行解调。
发明的有益效果
根据本发明，能够提供可实现高速且高可靠性的同步确立的无线接收装置和无线接收方法。
附图说明
图1是表示本发明实施方式1的脉冲无线(IR)接收机的主要结构的方框图；
图2主要是表示图1的同步确立单元的结构的方框图；
图3主要是表示图1的同步确立单元的其他结构的方框图；
图4是用于说明同步确立单元的实施例的图；
图5是表示实施方式2的脉冲无线(IR)接收机的主要结构的方框图；
图6是表示图5的同步确立单元的结构的方框图；
图7是用于说明图6的比较单元中的处理的图；
图8是表示图5的同步确立单元的其他结构的方框图；
图9是表示图5的同步确立单元的其他结构的方框图；
图10是表示实施方式3的无线接收机的主要结构的方框图；
图11主要是表示图10的同步确立单元的结构的方框图；
图12是用于说明图10的同步确立单元的第一同步电路中的同步处理的图；以及
图13是用于说明图10的同步确立单元的第二同步电路中的同步处理的图。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。另外，在实施方式中，对相同构成要素附加相同的标号，并且由于其说明重复，因此省略。
(实施方式1)
图1是表示实施方式1的脉冲无线(IR)接收机100的主要结构的方框图。IR接收机100接收从发送端的IR发送机(未图示)发送的脉冲信号。如该图所示，IR接收机100包括：包络线检波单元110、同步确立单元120、解调单元130、解交织器135以及解码单元140。
包络线检波单元110对接收信号进行包络线检波，将包络线结果(包络线)输出到同步确立单元120，所述接收信号为从发送端的IR发送机(未图示)发送的、通过天线接收的信号。例如，包络线检波单元110进行平方运算和积分运算，将其结果作为包络线结果输出。
同步确立单元120使接收脉冲信号与内部时钟信号同步。具体而言，同步确立单元120基于来自包络线检波单元110的包络线结果与第一脉冲模板(pulse template)之间的第一相关结果，取时间精度低的同步。进而，在取得了粗略同步的阶段，基于上述第一相关结果与第二脉冲模板之间的第二相关结果，取精确同步。在取得了精确同步的阶段，同步确立单元120将取得了同步意旨的通知信号输出到解调单元130。
这里，第一脉冲模板和第二脉冲模板都为脉冲信号，但第一脉冲模板的宽度(即，上升状态的区间)宽于第二脉冲模板的宽度。此外，“粗略同步处理”是指，使用具有较长的宽度(相当于后述的第一脉冲检测窗口)的第一脉冲模板，判定在该区间有无接收脉冲信号的处理。IR接收机100即使为不知道接收脉冲信号在何定时到来的状态，但通过使用具有较长的脉冲宽度的第一脉冲模板，能够提高检测出接收脉冲信号的概率。
此外，“精确同步处理”是指，使用具有较短的宽度(相当于后述的第二脉冲检测窗口)的第二脉冲模板，判定在该区间中有无接收脉冲信号，并进一步判定是否正好收敛于该区间内的处理。由于在IR通信中使用的脉冲的宽度非常短，所以需要准确地取得同步，因此通过使用具有较短的脉冲宽度的第二脉冲模板，能够取得与接收脉冲信号的准确的同步。关于同步确立单元120的细节，将在后面叙述。
解调单元130接收了通知信号时，对来自同步确立单元120的接收信号进行解调。具体而言，解调单元130使用从同步确立单元120接收的取得了同步时的延迟量(可变延迟单元165在取得了同步时输出的延迟量)来取同步，同时将从相同的同步确立单元120接收的上述第二相关结果与存储的比较值进行比较后变换为比特。该解调方式为与发送端的IR发送机中的调制方式对应的方式，在该调制方式中，例如有PPM(Pulse Phase Modulation：脉相调制)、PAM(Pulse Amplitude Modulation：脉幅调制)等。
解交织器135对来自解调单元130的比特串进行解交织，并将其输出到解码单元140。
解码单元140对来自解交织器135的比特串进行纠错解码处理，将接收数据输出。这里，在发送端的IR发送机中，进行卷积编码或FEC(前向纠错)编码时，解码单元140进行维特比解码。
如图2所示，上述同步确立单元120包括：进行粗略同步处理的DLL模块150、进行精确同步处理的DLL模块160、相关值比较单元170以及AND电路180。该DLL模块150包括：时钟151、可变延迟单元152、宽脉冲模板产生单元153、相关器154、低通滤波器(LPF)155以及阈值判定单元156。此外，DLL模块160包括：窄脉冲模板产生单元161、相关器162、LPF 163、阈值判定单元164、可变延迟单元165、延迟值存储单元166以及延迟值估计单元167。
时钟151产生IR接收机100中的内部时钟信号，并将其输出到可变延迟单元152和DLL模块160。
可变延迟单元152对输入信号进行规定的延迟并输出。该延迟量为可变。可变延迟单元152对内部时钟信号进行延迟，并输出到宽脉冲模板产生单元153和DLL模块160。此外，可变延迟单元152输入来自阈值判定单元156的控制信号、可变延迟单元165中的延迟量以及来自延迟值估计单元167的估计延迟量，并基于它们变更延迟量。
宽脉冲模板产生单元153产生规定期间(以下，有时称为“第一脉冲检测窗口”)的第一脉冲模板。宽脉冲模板产生单元153根据接收来自可变延迟单元152的内部时钟信号的定时，输出第一脉冲模板。也就是说，宽脉冲模板产生单元153在每次接受内部时钟信号的定时，输出其时间长度与第一脉冲检测窗口对应的脉冲模板。
相关器154将来自包络线检波单元110的包络线结果与第一脉冲模板相乘，并将相乘结果输出到DLL模块160和LPF155。
LPF155对来自相关器154的相乘结果在整个规定的期间(例如为，帧期间、第一脉冲检测窗口)进行积分，并将积分的结果输出到阈值判定单元156和相关值比较单元170。
阈值判定单元156输出与来自LPF155的积分结果的级别对应的控制信号。具体而言，阈值判定单元156将作为来自LPF155的积分结果的输入信号的振幅与规定的阈值进行比较。在输入信号的振幅低于规定的阈值时，阈值判定单元156判别为还未完成粗略同步，将用于变更延迟量的控制信号输出到可变延迟单元152。此外，在输入信号的振幅为阈值以上时，阈值判定单元156判定为完成了粗略同步，并将通知该意旨的控制信号输出到DLL模块160的相关器162。通过该控制信号，使DLL模块160成为动作状态。
DLL模块160中的窄脉冲模板产生单元161产生规定的期间(以下，称为“第二脉冲检测窗口”)的第二脉冲模板，根据接受来自可变延迟单元165的内部时钟信号的定时，输出该第二脉冲模板。也就是说，宽脉冲模板产生单元153在每次接收内部时钟信号的定时，输出其时间长度与第二脉冲检测窗口对应的脉冲模板。另外，窄脉冲模板产生单元161接受的内部时钟信号为由可变延迟单元152延迟规定的延迟量、并再由可变延迟单元165延迟规定的延迟量后所得的时钟信号。
相关器162接受来自阈值判定单元156的控制信号，将相关器154中的相乘结果与第二脉冲模板相乘，并将相乘结果输出到解调单元130和LPF163。
LPF163对来自相关器162的相乘结果在整个规定的期间(例如，帧期间、第二脉冲检测窗口)进行积分，并将积分的结果输出到阈值判定单元164和相关值比较单元170。
阈值判定单元164输出与来自LPF163的积分结果(相关值)的级别对应的控制信号。具体而言，阈值判定单元164将作为来自LPF163的积分结果(相关值)的输入信号的振幅与规定的阈值进行比较。在输入信号的振幅低于规定的阈值时，阈值判定单元164判别为还未完成精确同步，将用于变更延迟量的控制信号输出到可变延迟单元165。此外，在输入信号的振幅为阈值以上时，阈值判定单元164判定为完成了精确同步，并将通知该意旨的控制信号输出AND(“与”)电路180。
可变延迟单元165对输入信号进行规定的延迟并输出。其延迟量为可变，可变延迟单元165对来自可变延迟单元152的内部时钟信号进行延迟，并将其输出到窄脉冲模板产生单元161。此外，可变延迟单元165输入来自阈值判定单元164的控制信号，并基于该控制信号，变更延迟量。然后，可变延迟单元165将变更后的延迟量输出并反馈到可变延迟单元152，同时输出到延迟值存储单元166。
延迟值存储单元166存储由可变延迟单元165在每次延迟量变更时所输出的变更后的延迟量，并将变更后的延迟量输出到延迟值估计单元167。
延迟值估计单元167接受最近刚被变更的延迟量，并将该延迟量与来自时钟151的时钟信号进行比较，估计延迟值。该估计延迟值被输出到可变延迟单元152。
相关值比较单元170输入在规定期间的、与相关器154的相乘结果有关的积分结果(相关值)和与相关器162的相乘结果有关的积分结果(相关值)，并比较两个输入信号的振幅。在两个输入信号的振幅相等时，相关值比较单元170判别为同步被确立，并将控制信号输出到AND电路180。
此外，在与相关器154的相乘结果有关的积分结果(相关值)大于与相关器162的相乘结果有关的积分结果时，相关值比较单元170判别为同步还未被确立，将控制脉冲检测窗口宽度的窗口宽度控制信息输出到宽脉冲模板产生单元153。也就是说，在与相关器154的相乘结果有关的积分结果(相关值)大于与相关器162的相乘结果有关的积分结果(相关值)时，可以考虑到在第一脉冲检测窗口内存在多路径的信号。因此，为了使迟来的多路径信号不进入第一脉冲检测窗口，相关值比较单元170输出使第一脉冲检测窗口的窗口宽度变窄的窗口宽度控制信息。
这样窗口宽度控制信息被输出时，以变更后的窗口宽度进行DLL模块150中的粗略同步处理。在反复判定出与相关器154的相乘结果有关的积分结果(相关值)大于与相关器162的相乘结果有关的积分结果(相关值)时，第一脉冲检测窗口的窗口宽度逐渐接近于第二检测窗口宽度，最后成为相同的宽度(单位从数十皮秒至数百皮秒左右)。
AND电路180在来自阈值判定单元164的控制信号和相关值比较单元170的控制信号的两个控制信号齐备时，将控制信号输出到解调单元130。也就是说，AND电路180在同步完成时，将控制信号输出到解调单元130。
接着，说明具有上述结构的同步确立单元120的动作。
首先，在DLL模块150中，在相关器154取包络线结果和第一脉冲模板的相关。
在阈值判定单元156中，将由相关器154获得的相乘结果在整个规定的期间被进行积分所得的积分结果(相关值)与规定的阈值进行比较，判定是否取得了粗略同步。
在判定为还没有取得粗略同步时(积分结果(相关值)低于阈值时)，阈值判定单元156将控制信号输出到可变延迟单元152，调整由可变延迟单元152在时钟信号上所附加的延迟量。由于延迟量被调整，第一脉冲模板的输出定时偏差调整前的定时，因而在相关器154中，能够将包络线结果与第一脉冲模板相乘的定时(相对的位置关系)错开而进行相乘。
另一方面，在判定为取得了粗略同步时(积分结果(相关值)为阈值以上时)，阈值判定单元156将通知该意旨的控制信号输出到DLL模块160的相关器162。通过该控制信号，DLL模块160成为动作状态。
在DLL模块160的相关器162中，在接收意指取得了粗略同步的控制信号后，取相关器154的相关结果与第二脉冲模板的相关。另外，因为由可变延迟单元152进行了延迟调整的时钟信号通过可变延迟单元165被输入到窄脉冲模板产生单元161，所以取相关器154的相关结果与第二脉冲模板之间的相关的定时(相对的位置关系)为与DLL模块150判定为取得了粗略同步的相关定时对应的定时。
在阈值判定单元164中，将由相关器162获得的相乘结果在整个规定的期间被进行积分所得的积分结果(相关值)与规定的阈值进行比较，判定是否取得了精确同步。
在判定为还没有取得精确同步时(积分结果(相关值)低于阈值时)，阈值判定单元164将控制信号输出到可变延迟单元165，调整由可变延迟单元165在时钟信号上所附加的延迟量。由于延迟量被调整，第二脉冲模板的输出定时偏差，因此在相关器162中，能够将由相关器154获得的相乘结果与第二脉冲模板相乘的定时(相对的位置关系)错开而进行相乘。
在判定为取得了精确同步时(积分结果(相关值)为阈值以上时)，阈值判定单元164将控制信号输出到AND电路180。
这里，在由阈值判定单元164判定为取得了精确同步的阶段，也可以将处理移到解调单元130。也就是说，可以不设置AND电路180。但是，有受到多路径影响的可能性，在受到了多路径影响的状态下，进行解调处理等后级处理时，会导致通信质量下降。因此，进行用于减轻多路径影响的处理。
也就是说，在相关值比较单元170中，将DLL模块150的相关器154的相关的积分结果(相关值)与DLL模块160的相关器162的相关的积分结果(相关值)进行比较，在两个积分结果(相关值)相等时，才判定为同步处理完成。由相关值比较单元170判定为同步处理完成后，才进行解调处理等后级的处理。
具体而言，相关值比较单元170在判定为同步处理完成时，将控制信号输出到AND电路180。AND电路180在来自该相关值比较单元170的控制信号和来自阈值判定单元164的控制信号的两个控制信号齐备后，将同步已完成的意旨的通知信号送到解调单元130。
另外，在这里说明了相关值比较单元170进行等效于将相关器154的输出信号与相关器162的输出信号的振幅进行比较的处理，但其也能够将相关器154的输出信号与相关器162的输出信号的长度进行比较。在多路径都包含在第一脉冲检测窗口内时，相关器154的输出信号当然地长于相关器162的输出信号。此外，由于以两个输出信号的长度变得相等为同步处理完成的条件，所以能够使用输出信号的长度作为比较基准。
在相关值比较单元170判定为同步处理没有完成时，再次进行同步处理。特别是，在DLL模块150的相关器154的相关的积分结果(相关值)大于DLL模块160的相关器162的相关的积分结果时，能够判断为多路径信号进入第一脉冲检测窗口，所述第一脉冲检测窗口在时间上长于第二脉冲检测窗口。
由此，相关值比较单元170将使第一脉冲检测窗口变窄的控制信号输出到宽脉冲模板产生单元153。然后，直至在相关值比较单元170能够判定为同步处理完成为止，宽脉冲模板产生单元153使第一脉冲检测窗口变窄而进行排除多路径影响的处理。
此外，为了高速地进行同步处理，DLL模块150和DLL模块160共同协作。具体而言，由DLL模块160的可变延迟单元165变更延迟量时，该延迟量被反馈到可变延迟单元152。此外，根据由可变延迟单元165变更的延迟量，计算估计延迟量，该估计延迟量也被反馈到可变延迟单元152。
可变延迟单元152基于这些延迟量的至少一方，变更延迟量，从而能够有效地利用由DLL模块160进行的精确同步处理的信息。其结果，能够使由DLL模块150进行的粗略同步处理为更精密的处理。进而，DLL模块160能够使用变为更精密的DLL模块150的同步处理的结果，进行更精密的同步处理，从而能够更高速地进行同步确立单元120中的整个同步处理。
另外，也能够基于相关器154中的相关结果和相关器162中的相关结果，对DLL模块150的可变延迟单元152中的延迟变更量(以下，有时称为“延迟变更步长(step)”)进行控制。具体而言，如图3所示，在同步确立单元120中设置比较单元190。该比较单元190检测相关器154中的相关结果和相关器162中的相关结果的差。基于该差，可变延迟单元152中的延迟变更步长被决定，并被反馈到可变延迟单元152。
此外，在以上的说明中，说明了将包络线检波单元110中的包络线结果输入到同步确立单元120的情况。但是，并不限于此，也可以从IR接收机100除去包络线检波单元110，而将接收信号直接输入到同步确立单元120。此时，由同步确立单元120进行同步检波(coherent detection)。
(实施例)
例如能够如下述那样利用上述同步确立单元120。
在通信系统中，连续地或突发地发送通信信息。在这两种情况下，从发送机发送的数据都被细致地分割为众所周知的帧单位。在连续地发送的情况下使数据以帧为单位的目的是，提供用于在发送目的地的最终用户端，对接收数据进行跟踪的记号，以及使数据流由相同长度(size)的比特串构成。
即使在通信中使用相位调制(PSK)时，也通过利用同步确立单元120，能够进行同步处理。也就是说，实施方式1的同步确立单元120也可以用于进行PSK码的同步检测。
如图4所示，同步确立单元120包括帧域模板产生单元1531和码元域模板产生单元1611。帧域模板产生单元1531产生与帧长度对应的期间(第一检测窗口)的帧域模板，并将其输出到相关器154。码元域模板产生单元1611产生比第一检测窗口短的期间(第二检测窗口)的、具体地为数个码元期间的码元域模板，并将其输出到相关器162。
这样，DLL模块150具有作为非相干的检测器的功能，DLL模块160具有作为相干的检波器的功能。也就是说，DLL模块150用于包络线检波，DLL模块160用于相位检波。
在接收机不能迅速地进行跟踪而不能除去恶劣条件时，由于通信质量恶劣而存在丢失帧的可能性，从而帧同步在连续地传输通信信息时非常重要。如上述那样为了估计数据开始的位置，进行该帧同步，同时为了利用在用于接收机检测的未知参数的估计中，进行该帧同步。然后，帧同步后以码级别的捕获模式，同步确立单元120确定输入信号的存在。也就是说，利用取得粗略同步的DLL模块150和取得精确同步的DLL模块160，能够实现帧同步和码同步的两个同步。特别是，取得粗略同步的DLL模块150用于帧的检测和同步，取得精确同步的DLL模块160用于码检测和同步。
这样根据实施方式1，在IR接收机100中设置有同步确立单元120和解调单元130，所述同步确立单元120包括：作为第一相关单元的相关器154，取接收脉冲信号与具有脉冲宽度比该接收脉冲信号宽的第一脉冲模板之间的相关；作为第一同步控制单元的阈值判定单元156、可变延迟单元152以及宽脉冲模板产生单元153，根据相关器154的相关结果的级别，判定第一同步(上述粗略同步)是否成功，在判定为没有取得该第一同步(上述粗略同步)时将取所述接收脉冲信号与所述第一脉冲模板之间的相关的定时错开；相关器162，取相关结果与第二脉冲模板之间的相关，所述相关结果为取得所述第一同步(上述粗略同步)后的所述第一相关单元的相关结果，所述第二脉冲模板为具有与所述接收脉冲信号相同程度的脉冲宽度(从数十皮秒单位至数百皮秒单元左右)且短于所述第一脉冲模板短的模板；以及作为第二同步控制单元的阈值判定单元164、可变延迟单元165以及窄脉冲模板产生单元161，根据相关器162的相关结果的级别判定第二同步(上述精确同步)是否成功，在判定为没有取得该第二同步时，将取相关器154的相关结果与所述第二脉冲模板之间的相关的定时错开，在判定为取得该第二同步(上述精确同步)时，输出取得该第二同步的定时信息，而解调单元130根据所述定时信息对所述接收脉冲信号进行解调。
由此，通过粗略同步处理和精确同步处理的两个阶段来确立同步，从而能够高速且可靠性高地确立同步。其结果，能够减少直至同步被确立为止的时间和功率。还能够尽早达到能容许的通信质量，其结果，能够提高系统的平均吞吐量。
而且，同步确立单元120包括对相关器154的相关结果与相关器162的相关结果进行比较的相关值比较单元170，作为第二同步控制单元的阈值判定单元164、可变延迟单元165、AND电路180以及窄脉冲模板产生单元161，在所述比较的结果，两个相关结果为相等且判定为取得所述第二同步时，输出所述定时信息。
由此，不仅是两个相关结果的各自的级别，还根据两个相关结果相等不相等来判定同步是否确立，从而能够确立更准确的同步。
所述相关值比较单元170在相关器154的相关结果大于相关器162的相关结果时，进行使所述第一脉冲模板的长度变短的控制。
由此，在使用具有较长的时间长度的第一脉冲模板的相关结果大于使用具有较短的时间长度的第二脉冲模板的相关结果时，可以认为存在由于多路径所产生的延迟波的影响。此时，所述相关值比较单元170能够进行使第一脉冲模板的长度变短的控制，所以能够除去由于多路径所产生的延迟波的影响，能够确立更准确的同步。
所述第一同步控制单元(阈值判定单元156、可变延迟单元152以及宽脉冲模板产生单元153)，在错开由相关器154取相关的定时的情况下，将相应的定时信息输出到第二同步控制单元(阈值判定单元164、可变延迟单元165以及窄脉冲模板产生单元161)。
由此，能够在精确同步处理中利用取得了粗略同步时的定时信息，从而能够确立更高速的同步。
所述第二同步控制单元(阈值判定单元164、可变延迟单元165以及宽脉冲模板产生单元161)，在移动由相关器162取相关的定时的情况下，将相应的定时信息输出到所述第一同步控制单元(阈值判定单元156、可变延迟单元152以及宽脉冲模板产生单元153)。
由此，能够将精确同步处理中的定时信息反馈给粗略同步处理，从而通过两个处理的共同协作，能够确立高速的同步。
(实施方式2)
在实施方式1中，串连地连结两个DLL模块来进行高速且准确的同步处理。与此相对，在实施方式2中，可以说是并列地连结两个DLL模块(进行粗略同步处理的DLL模块和进行精确同步处理的DLL模块)来进行高速且准确的同步处理。
如图5所示，实施方式2的IR接收机200包括同步确立单元210。如图6所示，该同步确立单元210包括：延迟T单元215、比较单元220、积分单元225、积算单元230、存储单元235、延迟调整单元240、超前T单元245、比较单元250、积分单元255、积算单元260、存储单元265、延迟调整单元270、加法单元275、同步确定控制单元280、脉冲模板产生单元285以及时钟290。
在同步确立单元210中，比较单元220和比较单元250接受包络线结果。这里，由延迟T单元215将输入到比较单元220的包络线结果延迟时间T。因此，输入到比较单元220的包络线结果在时间段上迟于输入到比较单元250的包络线结果。
此外，由脉冲模板产生单元285产生的脉冲模板被输入到比较单元220和比较单元250。然后，比较单元220和比较单元250都取包络线结果与脉冲模板的差。但是，由于比较单元220输入的是延迟了相当于T的包络线结果，所以比较单元220和比较单元250取不同时间段的包络线结果与脉冲模板的差。
进而，比较单元220仅在与第一脉冲检测窗口对应的区间中，取包络线结果与脉冲模板之间的差。另一方面，比较单元250仅在比第一脉冲检测窗口在时间上短的、与第二脉冲检测窗口对应的区间中，取包络线结果与脉冲模板之间的差。
具体而言，例如假设图7的(A)所示的脉冲信号被输入到比较单元220，而且来自脉冲模板产生单元285的脉冲模板为图7的(B)所示的脉冲信号时，图7的(A)的脉冲信号与图7的(B)的脉冲信号的差分即来自比较单元220的输出信号为图7的(C)所示的脉冲信号。
积分单元225在规定的期间(例如，帧期间、第一脉冲检测窗口)中，对来自比较单元220的输出信号进行积分，并将积分结果输出到积算单元230。
积算单元230在每次输入来自比较单元220的输出信号时，输出至此为止所接收的来自比较单元220的输出信号的积算值。也就是说，最初输出从比较单元220输出的第一个输出信号和第二个输出信号之和，接着在从比较单元220输出第三个输出信号时，输出第一个至第三个输出信号之和。依次进行该处理，直至从发送机发送来的一个分组数据的所有的积分结果被输入为止。
存储单元235输入并存储来自积算单元230的、上述一个分组数据的所有的积分结果的上述积算值，并将这些积算值中为最大的积算值输出到延迟调整单元240。
延迟调整单元240输入来自存储单元235的最大积算值，根据该最大积算值，使用规定的关系计算第一延迟量τ1。作为规定的关系，例如能够列举最大积算值与延迟量τ1之间的关系为线性关系。
因为最初由包含比较单元220的路径上的延迟T单元215延迟了T，所以超前T245将从所求得的延迟量τ1减去相当于T的延迟量后所得的结果τ1’输出到加法器275。
积分单元255在规定的期间(例如为，帧期间、第二脉冲检测窗口)，对来自比较单元250的输出信号进行积分，并将积分结果输出到积算单元260。
积算单元260在每次输入来自比较单元250的输出信号时，输出那时为止所接收的来自比较单元250的输出信号的积算值。依次进行该处理，直至从发送机发送来的一个分组数据的所有的积分结果被输入为止。
存储单元265输入并存储来自积算单元260的、上述一个分组数据的所有的积分结果的上述积算值，并将这些积算值中为最大的积算值输出到延迟调整单元270。
延迟调整单元270输入来自存储单元265的最大积算值，根据该最大积算值，使用规定的关系计算第二延迟量τ2，并将其输出到加法器275。作为规定的关系，例如能够使最大积算值与延迟量τ2之间为线性关系。
加法器275将延迟量τ1’和延迟量τ2相加并取平均，将平均延迟量τ输出到同步确定控制单元280。
同步确定控制单元280存储平均延迟量τ，并将该平均延迟量τ累积相加。此外，同步确定控制单元280对输入的平均延迟量τ和第一阈值进行比较。
然后，同步确定控制单元280在平均延迟量τ大于第一阈值时，判定为同步确立单元210中的同步处理还没有完成，将平均延迟量τ的累计相加值输出到脉冲模板产生单元285。
此外，同步确定控制单元280在平均延迟量为第一阈值以下时，判定为同步确立单元210中的同步处理已完成，将平均延迟量τ的累计相加值和至同步确立单元210的输入信号输出到解调单元130。
脉冲模板产生单元285在从接收时钟290的时钟信号的定时延迟相当于最近刚从同步确定控制单元280接收的平均延迟量τ的累计相加值后所得的定时，输出脉冲模板。
另外，在上述说明中，在加法器275中进行简单的平均处理，但也可以进行加权并进行平均。此时，如图8所示，同步确立单元210包括同步确定控制单元2801。该同步确定控制单元2801进行来自加法器275的平均延迟量τ和比上述第一阈值大的第二阈值之间的比较。
同步确定控制单元2801在平均延迟量τ大于第二阈值时，判别为至同步定时偏差很大，将与进行粗略同步处理的路径(包含比较单元220的路径(route))的延迟量τ1’相乘的较大的加权和与进行精确同步处理的路径的延迟量τ2相乘的较小的加权输出到加法器275。这样进行注重于粗略同步处理的处理。
此外，在平均延迟量τ为第二阈值以下且平均延迟量τ大于第一阈值时，同步确定控制单元2801判别为同步处理还未完成，但至同步定时偏差较小，将与进行粗略同步处理的路径(包含比较单元220的路径)的延迟量τ1’相乘的小加权和与进行精确同步处理的路径的延迟量τ2相乘的大加权输出到加法器275。这样进行在精确同步处理中设置加权的处理。另外，在平均延迟量τ为第一阈值以下时，同步确定控制单元2801与同步确定控制单元280相同地、判别为同步处理已完成，将平均延迟量τ的累计相加值和送至同步确立单元210的输入信号输出到解调单元130。
此外，在上述说明中，说明了在同步确立单元210中准备了两个路径的情况，但并不限于此，也可以分为两个路径以上。此时，由设置在各个路径的比较单元使用的脉冲检测窗口的大小不同。此外，在比较单元的前级所准备的各个延迟T中附加的延迟量也不同。
作为一个例子，在图9表示分为四个路径时的同步确立单元210的结构。如该图所示，四个路径时的同步确立单元210包括：延迟T2单元310、延迟T1单元315、比较单元320、积分单元325、积算单元330、存储单元335、延迟调整单元340、超前T2单元345、比较单元350、积分单元355、积算单元360、存储单元365、延迟调整单元370、超前T1单元375以及同步确定控制单元2802。
由延迟T单元215、延迟T1单元315以及延迟T2单元310分别附加的延迟量T、T1、T2为不同的延迟量。然后，由超前T单元245、超前T1单元375以及超前T2单元345分别超前的时间为与延迟量T、T1、T2对应的时间。此外，由比较单元320使用的第三脉冲检测窗口以及由比较单元350使用的第四脉冲检测窗口的大小与第一和第二脉冲检测窗口不同。另外，第四脉冲检测窗口大于第一脉冲检测窗口，第三脉冲检测窗口更大于第四脉冲检测窗口。
同步确定控制单元2802除了具有上述第一阈值和第二阈值以外，还具有第三阈值和第四阈值。在平均延迟量τ(这里为对在四个路径所求得的延迟量进行平均所得的值)大于最大的第四阈值时，判别为最远离同步定时，将最大的加权输出到加法器275，所述最大的加权用于乘以来自进行最粗略同步处理的延迟调整单元340的延迟量。此时，输出用于乘以各个延迟量的加权，以按照来自延迟调整单元370的延迟量、来自延迟调整单元240的延迟量τ1’、来自延迟调整单元270的延迟量τ2这样的顺序使延迟量变小。
此外，在第四阈值以下且大于第三阈值时，输出用于乘以各个延迟量的加权，以按照来自延迟调整单元370的延迟量、来自延迟调整单元240的延迟量τ1’、来自延迟调整单元270的延迟量τ2以及来自延迟调整单元340的延迟量这样的顺序使延迟量变小。
此外，在上述说明中，在某个路径中设置了延迟单元和超前单元，但并不限于此，也可以不设置这些功能单元。但是，通过设置这些功能单元，而且在各个路径改变附加的延迟量和与该延迟量对应的超前量，能够降低在所有路径不能捕捉到用于取同步的脉冲状的信号序列的情况发生的概率，从而能够更高速地确立同步。
这样根据实施方式2，在IR接收机200中设置有同步确立单元210和解调单元130，所述同步确立单元210包括：作为第一减法单元的比较单元220，取接收脉冲信号与具有脉冲宽度比该接收脉冲信号宽的第一脉冲模板之间的差分；作为第一延迟量计算单元的积分单元225、积算单元230、存储单元235以及延迟调整单元240，使用由所述第一减法单元获得的差分信号，计算延迟量；作为第二减法单元的比较单元250，取所述接收脉冲信号与第二脉冲模板之间的差分，所述第二脉冲模板为具有与该接收脉冲信号相同程度的脉冲宽度(从数十皮秒单位至数百皮秒单位左右)且短于所述第一脉冲模板的脉冲模板；作为第二延迟量计算单元的积分单元255、积算单元260、存储单元265以及延迟调整单元270，使用由所述第二减法单元获得的差分信号，计算延迟量；加法器275，将由所述第一延迟量计算单元计算出的第一延迟量和由所述第二延迟量计算单元计算出的第二延迟量相加；以及作为同步确立控制单元的同步确定控制单元280和模板产生单元285，根据由加法器275获得的加法值的级别判定同步是否成功，在判定为没有取得该同步时，将取所述接收脉冲信号与所述第一脉冲模板之间的差分的定时以及取所述接收脉冲信号与所述第二脉冲模板之间的差分的定时错开，在判定为取得了所述同步时，输出取得该同步的定时信息，而解调单元130根据所述定时信息对所述接收脉冲信号进行解调。
由此，基于将粗略求得的延迟量和精密求得的延迟量相加所得的相加延迟量，将接收脉冲信号与各个脉冲模板进行相减所得的定时错开，同时确立同步，所以通过粗略同步处理和精确同步处理的共同协作，能够高速地确立同步。
所述同步确立控制单元(同步确定控制单元2801和脉冲模板产生单元285)基于所述加法值和第一阈值的比较结果，判定同步是否成功，并根据比所述第一阈值大的所述第二阈值与所述加法值的比较结果，变更与由所述第一延迟量计算单元计算出的第一延迟量和由所述第二延迟量计算单元计算出的第二延迟量相乘的加权。此外，加法器275对由所述第一延迟量计算单元计算出的第一延迟量和由所述第二延迟量计算单元计算出的第二延迟量的各个延迟量进行加权并进行相加。
由此，能够根据加法值与第二阈值的比较结果，变更与第一和第二的延迟量相乘的加权。因此，例如，在加法值大于第二阈值时，能够判断为至确立同步偏差很大。因此，通过将与相当于进行粗略同步处理的路径上的延迟量即第一延迟量相乘的加权设定得大于与第二延迟量相乘的加权，能够使粗略同步处理优先而重视速度。另一方面，在为第二阈值以下且大于第一阈值时，反过来将与第二延迟量相乘的加权设定得较大，能够使精确同步处理优先，使准确性优先。这样能够高速且准确地确立同步。
(实施方式3)
在以上实施方式中，叙述了对接收信号进行包络线检波，使用包络线结果来捕获脉冲位置的ASK调制信号的同步确立方法。与此相对，在本实施方式中，叙述对脉冲的相位也进行同步的情况。也就是说，本实施方式主要涉及接收表示1码元的信号的、时间上宽度短的PSK调制信号时的同步处理。表示1码元的信号的、时间上宽度短的PSK调制信号在很多的处理中可以与脉冲一样地被处理，所以在本实施方式中，有时也称其为脉冲。
在进行脉冲相位的同步时，无线接收机为如图10所示的大致的方框结构。如图10所示，在无线接收机1000中，与图1所示的脉冲无线(IR)接收机100的结构很大的不同在于，紧随天线之后没有包络线检波单元110。这里，为由变频器1001进行变频的结构。但是，变频器1001并非为必不可少的构成。
但是，同步确立单元1002中的相位同步的精度与接收信号的载波频率的周期有关，载波频率越低，则同步所需的精度越低。由此，在本实施方式中，为通过变频器1001将接收信号的频率移位(shift)至低频段后，进行同步确立的结构。此外，解交织器135和解码单元140有与上述相同的功能，所以省略其说明。
首先，使用图11～图13，说明同步确立单元1002和解调单元130的功能。图11是同步确立单元1002的功能块。基本的结构与图2相同。
接收信号(由变频器1001进行变频)被输入到相关器1101。
相关器1101基于由时钟1104产生的时钟信号的周期，对接收信号与由模板产生单元1102生成的模板进行相关运算。具体而言，模板产生单元1102在基于参考信号的定时，输出模板，所述参考信号是由可变延迟单元1103将规定量的延迟赋予时钟信号后所获得的信号。
检波器1105将通过从相关器1101的相关结果中除去正弦波分量而获得的信号，输出到阈值判定单元1106。
阈值判定单元1106进行输入信号的0和1判定，同时检测同步偏差。然后，阈值判定单元1106在检测出同步偏差时，进行变更可变延迟单元1103的延迟量的控制，即作为DLL的控制。此外，阈值判定单元1106将0和1判定的结果输出到解调单元130。
相关器1107输入相关器1101的相关结果，并进行接收信号与由模板产生单元1108生成的模板之间的相关运算。另外，模板产生单元1108在可变延迟单元1109的输出即参考信号的定时，输出模板。由可变延迟单元1109赋予时钟信号的延迟量，根据由可变延迟单元1103设定的延迟量而被设定。
在检波器1110中，从相关器1107的相关结果中除去正弦波分量，在阈值判定单元1111中，基于检波器1110的输出信号，进行输入信号的0和1判定，同时检测同步偏差。阈值判定单元1111在检测出同步偏差时，进行变更可变延迟单元1109的延迟量的控制，即作为DLL的控制。此外，阈值判定单元1111将0和1判定的结果输出到解调单元130。
如以上那样，相关器1101、模板产生单元1102、可变延迟单元1103、检波器1105以及阈值判定单元1106构成第一同步电路，相关器1107、模板产生单元1108、可变延迟单元1109、检波器1110以及阈值判定单元1111构成第二同步电路。
这里，对由两个同步电路的模板产生单元1102和1108产生的模板，改变它们的宽度，或使它们分别为只有包络线的信号和包含相位信息的正弦波的信号，从而能够在两个同步电路中确立彼此为不同精度的同步。进而，设置第一同步电路和第二同步电路，从而能够对不同的同步精度的信号，在短时间内准确地确立同步，所述第一同步电路和第二同步电路为使各自的模板与彼此不同的参考信号同步的同步电路。
接着，作为不同的精度的同步的例子，使用图12和图13，说明接收PSK调制信号时的同步。
图12为使用相关器1101的、即使用上述第一同步电路的PSK调制信号的同步中的信号波形的一个例子。由可变延迟单元1103对时钟1104所生成的时钟信号附加任意的延迟时间，成为参考信号(可变延迟单元1103的输出)(对照图12的(A))。根据该参考信号，即根据参考信号的定时，由模板产生单元1102生成模仿了接收信号的频带的包络线波形(参照图12的(B))。
这里，包络线波形的宽度既可以与接收波形相等，也可以比其窄，也可以比其宽。但是，在相等的情况下，在取得信号的同步时，可以将接收信号的能量全部用于解调，能够进行高效率的解调。此外，在比其窄的情况下，仅将接近于波形的峰值的部分用于解调，所以不易受到由电路或多路径所产生的波形失真的影响。此外，在比其宽的情况下，即使接收波形和模板波形稍微不吻合也能够检测相关，所以具有很快地收敛至同步的优点。
接收波形(图12的(C))与包络线波形的相关运算结果为相关器输出的波形(图12的(D))。这里，若取得同步，则在输出中出现大量的正弦波信号，但是，若同步偏移，则仅其中的一部分被输出。
图12的(D)的相关器输出由检波器1105进行平滑后被输出(图12的(E))。
接着，在使用参考信号的适当的定时(在图12中为下降沿)而形成的解调用的信号(用图中的垂直方向的虚线箭头来表现)的取样定时中，对于检波器输出，由阈值判定单元1106进行同步状态的判定，具体而言进行是否超过规定的阈值的0和1判定(图12的(F))。
此时的同步判定结果作为同步状态信号被输出到解调单元130。对于同步的判定方法，提出了在多个取样定时从检波器输出的信号提取其振幅，对它进行比较的超前或滞后等各种各样的方法，也可以利用任一方法。
在本实施例中，叙述了将取样定时设为1点，以其超过阈值为同步条件进行控制的例子。此外，在确立同步中，通常进行：在同步收敛中使用规定的数据串，作为规定的数据串，例如有0和1交替地连续的数据串等。
在图12的(F)中，有关最初和第二个的脉冲，由于其在取样定时的信号振幅为阈值以下，所以控制可变延迟单元1103的延迟量。该控制的结果，在第三个脉冲中，在截取定时的信号振幅超过阈值，确立了第一阶段的同步。
图13为使用相关器110的、即使用上述第二同步电路的PSK调制信号的同步中的信号波形的一个例子。基本的动作与图12相同，不同之处在于：在由模板产生单元1108生成的模板(参照图13的(B))中包含正弦波分量。
接收PSK调制信号的大概的位置在上述的图12的步骤中已明确，所以在第二同步电路中，基于由第一同步电路获得的同步定时(参考信号)，设定第二同步电路中的参考信号(图13的(A))的定时以及模板的初始相位，根据该初始相位仅进行正弦波的相位同步即可。
具体而言，由可变延迟单元1103将规定的延迟量赋予给时钟信号后所得的信号为第一同步电路中的参考信号。因此，在第二同步电路中，基于在第一同步电路中可以确立同步时的可变延迟单元1103中的延迟量，设定可变延迟单元1109中的延迟量，同时设定由模板产生单元1108产生的模板的初始相位。
在最初和第二个的脉冲(图13的(C))中，由检波器1110对在截取定时的信号振幅(相关器输出(图13的(D)))进行平滑后所得的输出(图13的(E))在阈值以下。
因此，对可变延迟单元1109的延迟量进行控制后的结果，在第三个脉冲中，在截取定时的信号振幅超过阈值，确立了第二阶段的同步(图13的(F))。
如上所述，在接收PSK调制信号时，在第一同步电路中，仅使用包络线的信号作为模板，所以能够在短时间内确立同步(但是，由于还没有确立相位同步，所以是稍微粗略的同步)。
进而，在第二同步电路中，基于由第一同步电路获得的同步定时设定初始相位，使用具有正弦波分量的信号作为模板，根据该信号的初始相位进行相位同步，从而能够短时间且准确地确立同步。
换言之，由于阶段性地确立ASK调制信号的解调所需的同步和PSK调制信号的解调所需的同步，所以即使在使PSK调制信号同步时，也能够在短时间内实现同步收敛。
进而，由于阶段性地确立ASK调制信号的解调所需的同步和PSK调制信号的解调所需的同步，所以直至确立ASK调制信号的解调所需的同步为止，第二同步电路通过关闭电源而不动作，其仅在确立了ASK调制信号的解调所需的同步时动作。
反过来，也可以进行下述控制，仅在ASK调制信号的解调所需的同步没有确立时，第一同步电路动作，在确立了ASK调制信号的解调所需的同步后，使其不动作。
也就是说，可以进行仅使第一同步电路和第二同步电路中的其中一方动作的控制。换言之，可以进行根据同步状态对两个同步电路进行选择的控制。通过这样的控制，能够减少消耗功率。
另外，因为可以同样地搭载图2等所示的、与在多个同步模块之间共享同步信息或多路径检测有关的功能，所以省略其说明。
此外，在以上说明中全都是以使用了模拟元件的例子进行了说明，这只是为了易于理解地说明波形的整体性的关系，而使用了这些例子，同样地也可以通过使用模拟-数字变换电路(ADC)等，进行量化并处理来实现以上功能。
此外，在以上的说明中，仅叙述了在ASK同步用的电路(上述第一同步电路)中取得同步后，在PSK同步用的同步电路(上述第二同步电路)中进行同步调整。
但是，即使在规定的时间进行PSK同步用的电路中的同步调整仍不能确立同步时，也可以在再次在ASK同步用的电路中进行同步调整后，进行PSK同步用电路中的同步调整。
例如，由于突然的位置变动所引起的信号到达时间的变化或由于通信路径的瞬间中断所引起的同步定时调整的误动作导致同步定时的大幅变化。
此外，在以上的说明中，为了对PSK调制信号进行解调，需要直至由第二同步电路确立相位同步为止进行图13所示的处理。
但是，例如，在除了PSK调制信号以外，ASK调制信号也被传输的系统中，在接收ASK调制信号时，能够仅基于由第一阶段的同步确立处理所获得的同步定时进行解调，而不进行第二阶段的同步确立处理。
理由是，与PSK调制信号相比，即使为比较粗的同步，也能够对ASK调制信号进行解调。此时，能够进行通过关闭电源而使第二同步电路不动作的控制。由此，能够削减消耗功率。
此外，在处理ASK调制信号时，与处理PSK调制信号时相比，能够进行高速的同步处理。另外，总之，解调单元130基于参考信号，对接收信号进行解调，所述参考信号为从各个同步电路取得了表示同步已确立的状态的同步状态信号后的各个同步电路中的参考信号。
此外，在以上的说明中，示出了将PSK同步用的电路(上述第二同步电路)的输入信号作为ASK同步用电路(上述第一同步电路)的输出信号的例子。
但是，在接收天线输出端或变频器1001的输出端进行分支，使分支出的信号分别为ASK同步用电路和PSK同步用电路的输入信号，从而能够形成ASK同步用电路所产生的接收波形的失真的影响不会出现的结构，还能够进行控制而仅使其中一方的同步电路动作以减少消耗功率。
作为这样的利用仅使其中一方的同步电路动作的结构的环境，例如，可以考虑到以下的系统，在等待时进行使用了ASK调制信号的通信，在数据交换时进行使用了PSK调制信号的通信。
此外，作为利用环境也可以考虑到以下系统，在发送端指定调制方式，在本实施方式所述的接收端判断发送端的指定，适宜地切换同步单元。另外，由解调单元130进行发送端所指定的调制方式的判定，由于其细节为众所周知技术的组合，所以在此省略其说明。
(其他实施方式)
在实施方式1中，说明了进行粗略同步处理的DLL模块150总是动作的情况。但是，并不限于此，DLL模块150和进行精确同步处理的DLL模块160并不需要总是处于动作状态。
例如，IR接收机能够接收具有比通常宽度宽的脉冲宽度的信号，在其脉冲宽度与粗略同步DLL模块中的宽的脉冲宽度一致时，由于粗略同步DLL模块150能够取得准确的同步，所以IR接收机100能够停止精确同步DLL模块160。
此外，在IR发送机和IR接收机100处于静止状态时，传输信道特性缓慢地变化。因此，在这样的情况下，粗略同步DLL模块150并不需要进行长时间调整。
因此，在最初的捕获结束后，能够使粗略同步DLL模块150在规定的时间为非动作状态。此时，仅由精确同步DLL模块160继续进行跟踪。然后，在经过上述规定时间后，通过使粗略同步DLL模块再次为动作状态，能够检查在信道特性中有什么变化。
2006年1月31日提交的(日本)特愿2006-023586和2007年1月24日申请的(日本)特愿2007-014314的申请中包含的说明书、附图及说明书摘要公开的内容全部引用于本申请。
工业上的可利用性
本发明的无线接收装置和无线接收方法作为能够实现高速且高可靠性地确立同步的装置和方法极为有用。

Claims (22)

1.一种无线接收装置，包括：
第一同步电路，使接收信号与第一参考信号同步；
第二同步电路，使所述接收信号与第二参考信号同步，所述第二参考信号为基于所述第一同步电路中的确立同步时的所述第一参考信号的信号；以及
解调单元，基于所述第一同步电路的同步信息和所述第二同步电路的同步信息中的至少一方，对所述接收信号进行解调。
2.如权利要求1所述的无线接收装置，其中，所述第一同步电路和所述第二同步电路分别输出表示了同步状态的同步状态信号作为所述同步信息。
3.如权利要求2所述的无线接收装置，其中，所述解调单元基于所述参考信号，对所述接收信号进行解调，所述参考信号为从各个同步电路取得表示了同步已确立的状态的所述同步状态信号后的所述各个同步电路中的参考信号。
4.如权利要求2所述的无线接收装置，其中，所述无线接收装置根据所述同步状态，选择使其动作的同步电路。
5.如权利要求1所述的无线接收装置，其中，所述第一同步电路具有：
相关单元，取所述接收信号与在对应于所述第一参考信号的定时所输入的脉冲模板之间的相关；以及
同步控制单元，根据所述相关单元的相关结果的级别，判断同步是否成功，在判断为没有取得同步时，将取所述相关的定时错开。
6.如权利要求5所述的无线接收装置，其中，作为所述脉冲模板，使用比所述接收信号的信号时间长的信号。
7.如权利要求5所述的无线接收装置，其中，在错开了取所述相关的定时的情况下，所述同步控制单元将表示该定时的定时信息输出到所述第二同步电路，
所述第二同步电路基于所述定时信息，调整所述第二参考信号的定时。
8.如权利要求1所述的无线接收装置，其中，所述第二同步电路具有：
相关单元，取输入信号与在对应于所述第二参考信号的定时所输入的脉冲模板之间的相关；以及
同步控制单元，根据所述相关单元的相关结果的级别，判断同步是否成功，在判断为没有取得同步时，将取与所述脉冲模板的相关的定时错开。
9.如权利要求8所述的无线接收装置，其中，作为所述脉冲模板，使用与接收信号的信号时间基本相等的信号。
10.如权利要求8所述的无线接收装置，其中，所述第二同步电路的所述输入信号为所述第一同步电路中的所述接收信号与所述第一参考信号的相关结果。
11.如权利要求1所述的无线接收装置，其中，所述第一同步电路具有：第一相关单元，取接收信号与在对应于所述第一参考信号的定时所输入的第一脉冲模板之间的相关，
所述第二同步电路具有：第二相关单元，取输入信号与在对应于所述第二参考信号的定时所输入的第二脉冲模板之间的相关，
该无线接收装置还包括：比较单元，比较由所述第一相关单元获得的相关结果和由所述第二相关单元获得的相关结果。
12.如权利要求11所述的无线接收装置，其中，所述比较单元在判断为两个相关结果相等时，将同步确立完成信息输出到所述解调单元。
13.如权利要求11所述的无线接收装置，其中，所述比较单元在判断为由所述第一相关单元获得的相关结果与由所述第二相关单元获得的相关结果不同时，进行使所述第一脉冲模板的长度缩短的控制。
14.如权利要求13所述的无线接收装置，其中，所述比较单元以信号的长度为基准，比较两个相关结果。
15.如权利要求13所述的无线接收装置，其中，所述比较单元以信号的振幅为基准，比较两个相关结果。
16.如权利要求8所述的无线接收装置，其中，所述第二同步控制单元在错开了取所述相关的定时的情况下，将表示该定时的定时信息输出到所述第一同步电路，
所述第一同步电路基于所述定时信息，调整所述第一参考信号的定时。
17.如权利要求1所述的无线接收装置，其中，所述第一同步电路进行作为ASK信号的所述接收信号的同步，第二同步电路进行作为PSK信号的所述接收信号的同步。
18.如权利要求17所述的无线接收装置，其中，所述第一同步电路使用所述接收信号的包络线结果来取同步。
19.如权利要求17所述的无线接收装置，其中，所述第二同步电路进行所述接收信号的相位同步。
20.如权利要求19所述的无线接收装置，其中，所述第二同步电路在进行所述相位同步时，根据所述第一同步电路的同步信息，设定初始相位。
21.如权利要求1所述的无线接收装置，其中，根据所述接收信号的调制方式，切换两个同步电路。
22.一种无线接收方法，包括：
第一同步确立步骤，使接收信号与第一参考信号同步；
第二同步确立步骤，使所述接收信号与第二参考信号同步，所述第二参考信号为基于所述第一同步确立步骤中的确立同步时的所述第一参考信号的信号；以及
解调步骤，基于所述第一同步确立步骤的同步信息和所述第二同步确立步骤的同步信息中的至少一方，对所述接收信号进行解调。
CN2007800020249A 2006-01-31 2007-01-25 无线接收装置和无线接收方法 Expired - Fee Related CN101366220B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP023586/2006 2006-01-31
JP2006023586 2006-01-31
JP014314/2007 2007-01-24
JP2007014314A JP4603559B2 (ja) 2006-01-31 2007-01-24 無線受信装置および無線受信方法
PCT/JP2007/051193 WO2007088773A1 (ja) 2006-01-31 2007-01-25 無線受信装置および無線受信方法

Publications (2)

Publication Number Publication Date
CN101366220A true CN101366220A (zh) 2009-02-11
CN101366220B CN101366220B (zh) 2011-09-21

Family

ID=38327350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800020249A Expired - Fee Related CN101366220B (zh) 2006-01-31 2007-01-25 无线接收装置和无线接收方法

Country Status (4)

Country Link
US (1) US8213545B2 (zh)
JP (1) JP4603559B2 (zh)
CN (1) CN101366220B (zh)
WO (1) WO2007088773A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102483609A (zh) * 2009-09-08 2012-05-30 西门子公司 自动化设备中的时间同步
CN102096078B (zh) * 2009-12-12 2012-11-07 杭州中科微电子有限公司 一种多卫星导航系统兼容的gnss信号接收方法及其相关器
CN103378862A (zh) * 2012-04-26 2013-10-30 瑞萨电子株式会社 编码器、解码器以及传输系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800886B2 (ja) * 2006-09-15 2011-10-26 三菱電機株式会社 受信装置および受信方法
JP5109668B2 (ja) 2007-03-09 2012-12-26 セイコーエプソン株式会社 受信装置および受信方法
CN102547966B (zh) * 2011-12-29 2014-10-22 协同智迅通信技术（深圳）有限公司 码元同步发射的校准方法
JP5616922B2 (ja) * 2012-04-16 2014-10-29 株式会社ソニー・コンピュータエンタテインメント 同期信号調整装置、同期信号調整方法、映像表示装置、および同期信号発生装置
WO2014172895A1 (zh) * 2013-04-26 2014-10-30 华为技术有限公司 一种解交织的方法及通信系统
RU2731369C1 (ru) * 2019-12-02 2020-09-02 Акционерное общество "Концерн "Созвездие" Устройство обработки короткоимпульсных сверхширокополосных сигналов на приёмной стороне
RU2756974C1 (ru) * 2020-10-09 2021-10-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") Устройство обнаружения некогерентной последовательности сверхширокополосных квазирадиосигналов произвольной формы
RU2754348C1 (ru) * 2021-02-09 2021-09-01 Олег Петрович Ильин Дешифратор команд телеуправления

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229393B2 (ja) * 1992-06-17 2001-11-19 株式会社リコー スペクトル拡散通信システム
US5590160A (en) * 1992-12-30 1996-12-31 Nokia Mobile Phones Ltd. Symbol and frame synchronization in both a TDMA system and a CDMA
KR950704865A (ko) * 1993-09-06 1995-11-20 고지 오보시 슬라이딩 상관기
US5768306A (en) * 1993-09-06 1998-06-16 Ntt Mobile Communications Network, Inc. Sliding correlator used in CDMA systems to establish initial synchronization
JPH08237170A (ja) * 1995-02-27 1996-09-13 Kokusai Electric Co Ltd スペクトル拡散信号の送信システムとその逆拡散同期受信システム
US6304623B1 (en) * 1998-09-03 2001-10-16 Time Domain Corporation Precision timing generator system and method
US6967993B1 (en) * 2000-05-26 2005-11-22 Freescale Semiconductor, Inc. Ultrawide bandwidth system and method for fast synchronization using sub-code spins
US6925108B1 (en) * 2000-05-26 2005-08-02 Freescale Semiconductor, Inc. Ultrawide bandwidth system and method for fast synchronization
KR20030067341A (ko) * 2002-02-08 2003-08-14 주식회사 팬택앤큐리텔 Ｉｓ-2000 시스템에서의 기지국내 동기식 복조장치
US7248659B2 (en) * 2002-02-20 2007-07-24 Freescale Semiconductor, Inc. Method for adjusting acquisition speed in a wireless network
US6917228B2 (en) * 2002-06-06 2005-07-12 Micron Technology, Inc. Delay locked loop circuit with time delay quantifier and control
JP4626530B2 (ja) 2005-03-31 2011-02-09 パナソニック株式会社 インパルス無線通信装置
JP4744344B2 (ja) 2005-05-13 2011-08-10 パナソニック株式会社 パルス変調型送信装置およびパルス変調型受信装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102483609A (zh) * 2009-09-08 2012-05-30 西门子公司 自动化设备中的时间同步
CN102483609B (zh) * 2009-09-08 2013-09-04 西门子公司 自动化设备中的时间同步
CN102096078B (zh) * 2009-12-12 2012-11-07 杭州中科微电子有限公司 一种多卫星导航系统兼容的gnss信号接收方法及其相关器
CN103378862A (zh) * 2012-04-26 2013-10-30 瑞萨电子株式会社 编码器、解码器以及传输系统
TWI601398B (zh) * 2012-04-26 2017-10-01 瑞薩電子股份有限公司 編碼裝置、解碼裝置及傳送系統

Also Published As

Publication number Publication date
JP2007235936A (ja) 2007-09-13
US20100208846A1 (en) 2010-08-19
JP4603559B2 (ja) 2010-12-22
US8213545B2 (en) 2012-07-03
CN101366220B (zh) 2011-09-21
WO2007088773A1 (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
CN101366220B (zh) 无线接收装置和无线接收方法
US8699638B2 (en) Method and device for implementing automatic frequency control
CN105007150B (zh) 低信噪比sc-fde系统同步方法及同步装置
KR940020698A (ko) 국부적으로 발생되어 보상된 광대역 시간자와 데이타단부위치 평균을 사용하는 모든 고속 디지탈알고리즘 데이타복구방법 및 장치(all digital high speed algorithmic data recovery method and apparatus using locally generated compensated broad band time rulers and data edge position averaging)
CN1969497B (zh) 脉冲无线通信装置
CN105141562B (zh) 通信系统及其同步方法
CN110071738A (zh) 基于多伪码支路接收机的扩频信号解扩跟踪方法
CN101002396A (zh) 用于估计在无线通信系统中接收的信号的到达时间的方法
CN100389552C (zh) 直接序列扩频通信系统中的定时估计装置及方法
CN104852876A (zh) 一种航空无线突发通信系统
CN105187348A (zh) 任意速率cpfsk信号定时同步方法
CN112399551B (zh) 一种面向短时突发信号的高精度同步方法
CN107147443B (zh) 一种光子探测阵列信号的合成及开环同步方法
CN105356993B (zh) Pcm/fm信号极化合成的通道时延控制方法
CN109474307A (zh) 非相参扩频信号快速捕获方法
US5058128A (en) Spread spectrum communication receiver
CN100452670C (zh) 用于通信系统中的代码跟踪的设备和方法
CN115189714B (zh) 一种基于fpga的扩频通信伪码追踪方法
US20070047630A1 (en) Synchronous control apparatus for initial synchronization when receiving a wireless signal
JP2017508321A (ja) 複数の相関器使用による送信信号および周波数オフセットの判定
CN103812505B (zh) 位同步锁定检测器
CN1925470B (zh) 一种时分双工移动通信系统的多径判决方法
CN1599273B (zh) 电力线载波通信收发机同步装置及方法
CN102946371B (zh) 一种新型gfsk前导字检测和快速定时同步方法
CN115941101A (zh) 一种帧同步装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110921

Termination date: 20200125