JP2007235431A - 高周波共振器及び高周波発振器 - Google Patents

Abstract

【課題】０次共振周波数におけるＱ値の劣化を招くことなく、高次の共振周波数を減衰させることができる高周波共振器を得ることを目的とする。
【解決手段】入力端子１と出力端子２の間に縦続接続されている複数の直列共振回路３−ｎと、一端が複数の直列共振回路間の接続点に接続されて、他端が接地されている複数の並列共振回路４−ｍとから構成して、複数の直列共振回路３−ｎ内に抵抗６ａ，６ｂを装荷する。これにより、０次の共振周波数におけるＱ値の劣化を招くことなく、高次の共振周波数を減衰させることができる。
【選択図】図１

Description

この発明は、主としてマイクロ波帯及びミリ波帯で用いられる高周波共振器及び高周波発振器に関するものである。

従来の高周波共振器として、以下の非特許文献１に開示されているものがある。
非特許文献１に開示されている高周波共振器は、インターディジタル型のマイクロストリップ線路からなるｎ個のキャパシタと、一端がｉ（ｉ＝１，２，・・・，Ｎ）番目のキャパシタとｉ＋１番目のキャパシタとの間に接続されて、他端が接地されているマイクロストリップ線路からなるショートスタブとから構成されており、これらのキャパシタとショートスタブが、マイクロストリップ線路からなる伝送線路のギャップ中に接続されている。

従来の高周波共振器においては、インターディジタル型のキャパシタによる直列キャパシタンス及び当該キャパシタに付随する直列インダクタンスと、ショートスタブによる並列インダクタンス及び当該ショートスタブに付随する並列キャパシタンスとによって、伝搬定数が０となる周波数が存在し、０次共振器が形成されている。
０次共振器の０次の共振周波数は、等価的に伝導電流が流れないため、導体損によるＱ値の劣化が生じない。
ただし、高次の共振周波数を抑制するために、高周波共振器内に抵抗を装荷すると、０次の共振周波数も同時に減衰してＱ値が劣化する。

Ａｎｔｈｏｎｙ Ｌａｉ， Ｃｈｒｉｓｔｏｐｈｅ Ｃａｌｏｚ，ａｎｄ Ｔａｔｓｕｏ Ｉｔｏｈ，"Ｃｏｍｐｏｓｉｔｅ Ｒｉｇｈｔ／Ｌｅｆｔ−Ｈａｎｄｅｄ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅｔａｍａｔｅｒｉａｌｓ，" Ｍｉｃｒｏｗａｖｅ Ｍａｇａｚｉｎｅ，ｐｐ．３４−５０，Ｓｅｐｔｅｍｂｅｒ，２００４．

従来の高周波共振器は以上のように構成されているので、高次の共振周波数を減衰させるために、高周波共振器内に抵抗を装荷すると、０次の共振周波数も同時に減衰してＱ値が劣化するなどの課題があった。

この発明は上記のような課題を解決するためになされたもので、０次の共振周波数におけるＱ値の劣化を招くことなく、高次の共振周波数を減衰させることができる高周波共振器を得ることを目的とする。
また、この発明は、０次の共振周波数におけるＱ値の劣化を招くことなく、高次の共振周波数を減衰させることができる高周波共振器を用いて、低位相雑音化を図ることができる高周波発振器を得ることを目的とする。

この発明に係る高周波共振器は、入力端子と出力端子の間に縦続接続されている複数の直列共振回路と、一端が複数の直列共振回路間の接続点に接続されて、他端が接地されている複数の並列共振回路とから構成して、複数の直列共振回路内に抵抗を装荷するようにしたものである。

この発明によれば、入力端子と出力端子の間に縦続接続されている複数の直列共振回路と、一端が複数の直列共振回路間の接続点に接続されて、他端が接地されている複数の並列共振回路とから構成して、複数の直列共振回路内に抵抗を装荷するように構成したので、０次の共振周波数におけるＱ値の劣化を招くことなく、高次の共振周波数を減衰させることができる効果がある。

実施の形態１．
図１はこの発明の実施の形態１による高周波共振器を示す構成図であり、図において、直列共振回路３−１，３−２，・・・，３−Ｎは入力端子１と出力端子２の間に縦続接続されている。
並列共振回路４−１，４−２，・・・，４−Ｍは一端が入力端子１と直列共振回路３−１の接続点、あるいは、直列共振回路３−ｎ（ｎ＝１，２，・・・，Ｎ−１）と直列共振回路３−（ｎ＋１）の接続点、あるいは、直列共振回路３−Ｎと出力端子２の接続点に接続されて、他端が接地されているショートスタブである。

なお、直列共振回路３−１，３−２，・・・，３−Ｎはインターディジタルキャパシタ５から構成されており、インターディジタルキャパシタ５の両端に抵抗６ａ，６ｂが装荷されている。

次に動作について説明する。
この実施の形態１の高周波共振器では、図２に示すように、直列共振回路３−ｎ（ｎ＝１，２，・・・，Ｎ）を構成するインターディジタルキャパシタ５及び線路に付随する直列インダクタンスＬ_rと、並列共振回路４−ｍ（ｍ＝１，２，・・・，Ｍ）を構成するショートスタブに付随する並列キャパシタンスＣ_rによって伝搬定数が正の右手系伝送線路を構成している。
一方、直列共振回路３−ｎを構成するインターディジタルキャパシタ５に付随する直列キャパシタンスＣ_lと、並列共振回路４−ｍを構成するショートスタブに付随する並列インダクタンスＬ_lによって伝搬定数が負の左手系伝送線路を構成している。
この実施の形態１の高周波共振器は、正の右手系伝送線路と負の左手系伝送線路を縦続接続することにより、伝搬定数が０の０次共振器を形成している。

ここで、０次共振器の０次の共振周波数は伝搬定数が０であるため、直列共振回路３−ｎ内に装荷されている抵抗６ａ，６ｂの影響をほとんど受けずに伝搬するが、並列共振回路４−ｍ内に抵抗が装荷されている場合、その抵抗の影響でＱ値が劣化して０次の共振周波数において損失が発生する。
また、直列共振回路３−ｎと並列共振回路４−ｍの分岐点に抵抗が装荷されている場合も、その抵抗の一部は、並列共振回路４−ｍの抵抗成分になるため、その抵抗の影響でＱ値が劣化して０次の共振周波数において損失が発生する。

そこで、この実施の形態１では、０次の共振周波数における損失の発生を招くことなく、高次の共振周波数を減衰させることができるようにするため、直列共振回路３−ｎの中だけに抵抗６ａ，６ｂを装荷して、その直列共振回路３−ｎを並列共振回路４−ｍ（抵抗が装荷されていない並列共振回路）と接続するようにしている。
図３はこの発明の実施の形態１による高周波共振器における周波数と通過振幅の関係を示す特性図である。
図３から明らかなように、この実施の形態１の高周波共振器では、０次の共振周波数の減衰を招くことなく、高次の共振周波数を減衰している。

以上で明らかなように、この実施の形態１によれば、入力端子１と出力端子２の間に縦続接続されている複数の直列共振回路３−ｎと、一端が複数の直列共振回路間の接続点に接続されて、他端が接地されている複数の並列共振回路４−ｍとから構成して、複数の直列共振回路３−ｎ内に抵抗６ａ，６ｂを装荷するように構成したので、０次の共振周波数におけるＱ値の劣化を招くことなく、高次の共振周波数を減衰させることができる効果を奏する。

この実施の形態１では、直列共振回路３−ｎと並列共振回路４−ｍが接続されているものについて示したが、図４に示すように、並列共振回路４−ｍのＬＣ比を変えて直列共振回路３−ｎと接続するようにしてもよい。
また、図５に示すように、集中定数素子を用いて並列共振回路４−ｍを構成してもよい。
また、図６に示すように、直列共振回路３−ｎの全ての接続点に対して、並列共振回路４−ｍを接続する必要はない。
即ち、Ｎ＋１＝Ｍである必要はなく、Ｎ＋１＞Ｍであってもよい。

実施の形態２．
図７はこの発明の実施の形態２による高周波共振器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
０次共振回路７−１，７−２，・・・，７−Ｎは入力端子１と出力端子２の間に縦続接続されている。
シュートスタブ８ａは一端が０次共振回路７−ｎ（ｎ＝１，２，・・・，Ｎ）の直列共振回路を構成するインターディジタルキャパシタ５の一端に接続されて、他端が接地されている第１の並列共振回路である。
シュートスタブ８ｂは一端が０次共振回路７−ｎの直列共振回路を構成するインターディジタルキャパシタ５の他端に接続されて、他端が接地されている第２の並列共振回路である。
なお、０次共振回路７−ｎ（ｎ＝１，２，・・・，Ｎ−１）と０次共振回路７−（ｎ＋１）の接続点に抵抗９が装荷されている。

次に動作について説明する。
この実施の形態２の高周波共振器では、０次共振回路７−ｎ（ｎ＝１，２，・・・，Ｎ）の直列共振回路を構成するインターディジタルキャパシタ５及び線路に付随する直列インダクタンスＬ_rと、０次共振回路７−ｎの並列共振回路を構成するショートスタブ８ａ，８ｂに付随する並列キャパシタンスＣ_rによって伝搬定数が正の右手系伝送線路を構成している。
一方、０次共振回路７−ｎの直列共振回路を構成するインターディジタルキャパシタ５に付随する直列キャパシタンスＣ_lと、０次共振回路７−ｎの並列共振回路を構成するショートスタブ８ａ，８ｂに付随する並列インダクタンスＬ_lによって伝搬定数が負の左手系伝送線路を構成している。
この実施の形態２の高周波共振器は、正の右手系伝送線路と負の左手系伝送線路を縦続接続することにより、伝搬定数が０の０次共振器を形成している。

ここで、０次共振器の０次の共振周波数は伝搬定数が０であるため、伝搬方向に含まれている抵抗の影響をほとんど受けずに伝搬するが、並列共振回路であるショートスタブ８ａ，８ｂ内に抵抗が装荷されている場合、その抵抗の影響でＱ値が劣化して０次の共振周波数において損失が発生する。
また、０次共振回路７−ｎの直列共振回路と並列共振回路の分岐点に抵抗が装荷されている場合も、その抵抗の一部は、並列共振回路の抵抗成分になるため、その抵抗の影響でＱ値が劣化して０次の共振周波数において損失が発生する。

そこで、この実施の形態２では、０次の共振周波数における損失の発生を招くことなく、高次の共振周波数を減衰させることができるようにするため、縦続接続している複数の０次共振回路７−ｎの間にだけ抵抗９を装荷するようにしている。
これにより、この実施の形態２によれば、上記実施の形態１と同様に、０次の共振周波数におけるＱ値の劣化を招くことなく、高次の共振周波数を減衰させることができる効果を奏する。

実施の形態３．
図８はこの発明の実施の形態３による高周波共振器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
抵抗６ｃ，６ｄは並列共振回路４−ｍから離隔された状態で、インターディジタルキャパシタ５の両端に装荷されている。

上記実施の形態１では、入力端子１と出力端子２の間に縦続接続されている複数の直列共振回路３−ｎと、一端が複数の直列共振回路間の接続点に接続されて、他端が接地されている複数の並列共振回路４−ｍとから構成して、複数の直列共振回路３−ｎ内に抵抗６ａ，６ｂを装荷することにより、０次の共振周波数におけるＱ値の劣化を招くことなく、高次の共振周波数を減衰させるものについて示したが、上述したように、直列共振回路３−ｎと並列共振回路４−ｍの分岐点における抵抗の一部は、並列共振回路４−ｍの抵抗成分となる。
そのため、抵抗を並列共振回路４−ｍから離隔する方が並列共振回路４−ｍの抵抗成分となり難くなる。

そこで、この実施の形態３では、図８に示すように、インターディジタルキャパシタ５の両端に抵抗６ｃ，６ｄを装荷するに際して、抵抗６ｃ，６ｄを並列共振回路４−ｍから離隔するように装荷している。
これにより、この実施の形態３によれば、上記実施の形態１よりも更に０次の共振周波数におけるＱ値の劣化を招くことなく、高次の共振周波数を減衰させることができる効果を奏する。

この実施の形態３では、抵抗６ｃ，６ｄを並列共振回路４−ｍから離隔するように装荷するものについて示したが、図９に示すように、抵抗６ｅをインターディジタルキャパシタ５に装荷するようにしてもよい。
また、図１０に示すように、０次共振回路７−ｎの並列共振回路を構成するショートスタブ８ａ，８ｂの接続点から隔離して抵抗１０を装荷するようにしてもよい。

実施の形態４．
図１１はこの発明の実施の形態４による高周波共振器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態１では、入力端子１と出力端子２の間に縦続接続されている複数の直列共振回路３−ｎと、一端が複数の直列共振回路間の接続点に接続されて、他端が接地されている複数の並列共振回路４−ｍとから構成して、複数の直列共振回路３−ｎ内に抵抗６ａ，６ｂを装荷することにより、０次共振周波数におけるＱ値の劣化を招くことなく、高次の共振周波数を減衰させるものについて示したが、この実施の形態４では、直列共振回路３−ｎの共振周波数ｆ_sと並列共振回路４−ｍの共振周波数ｆ_pを等しくすることにより０次共振器を構成し、０次の共振周波数が直列共振回路３−ｎ内の抵抗６ａ，６ｂの影響を受けず、高次の共振周波数を減衰することができるものについて説明する。

次に動作について説明する。
この実施の形態４の高周波共振器では、図１２に示すように、直列共振回路３−ｎを構成するインターディジタルキャパシタ５及び線路に付随する直列インダクタンスＬ_rと、並列共振回路４−ｍを構成するショートスタブに付随する並列キャパシタンスＣ_rによって伝搬定数が正の右手系伝送線路を構成している。
一方、直列共振回路３−ｎを構成するインターディジタルキャパシタ５に付随する直列キャパシタンスＣ_lと、並列共振回路４−ｍを構成するショートスタブに付随する並列インダクタンスＬ_lによって伝搬定数が負の左手系伝送線路を構成している。
そして、直列共振回路３−ｎの共振周波数ｆ_sと並列共振回路４−ｍの共振周波数ｆ_pを等しくすることにより、正の右手系伝送線路の伝搬定数が＋β、負の左手系伝送線路の伝搬定数が−βとなり、正の右手系伝送線路と負の左手系伝送線路を縦続接続すると、伝搬定数が０の０次共振器が形成される。

この実施の形態４でも、０次の共振周波数における損失の発生を招くことなく、高次の共振周波数を減衰させることができるようにするため、上記実施の形態１と同様に、直列共振回路３−ｎの中だけに抵抗６ａ，６ｂを装荷して、その直列共振回路３−ｎを並列共振回路４−ｍ（抵抗が装荷されていない並列共振回路）と接続するようにしている。

なお、この実施の形態４では、図１１における直列共振回路３−ｎの共振周波数ｆ_sと並列共振回路４−ｍの共振周波数ｆ_pを等しくするものについて示したが、上記実施の形態２で示されている図７の直列共振回路（インターディジタルキャパシタ５）の共振周波数ｆ_sと並列共振回路（ショートスタブ８ａ，８ｂ）の共振周波数ｆ_pを等しくするようにしてもよい。

実施の形態５．
図１３はこの発明の実施の形態５による高周波共振器を示す構成図であり、図において、図８と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態４では、直列共振回路３−ｎの共振周波数ｆ_sと並列共振回路４−ｍの共振周波数ｆ_pを等しくするものについて示したが、少なくとも２以上の並列共振回路４−ｍにおける高次の共振周波数が異なるようにしてもよい。

次に動作について説明する。
この実施の形態５の高周波共振器では、直列共振回路３−ｎを構成するインターディジタルキャパシタ５及び線路に付随する直列インダクタンスＬ_rと、並列共振回路４−ｍを構成するショートスタブに付随する並列キャパシタンスＣ_rによって伝搬定数が正の右手系伝送線路を構成している。
一方、直列共振回路３−ｎを構成するインターディジタルキャパシタ５に付随する直列キャパシタンスＣ_lと、並列共振回路４−ｍを構成するショートスタブに付随する並列インダクタンスＬ_lによって伝搬定数が負の左手系伝送線路を構成している。
そして、直列共振回路３−ｎの共振周波数ｆ_sと並列共振回路４−ｍの共振周波数ｆ_pを等しくすることにより、正の右手系伝送線路の伝搬定数が＋β、負の左手系伝送線路の伝搬定数が−βとなり、正の右手系伝送線路と負の左手系伝送線路を縦続接続すると、伝搬定数が０の０次共振器が形成される。

ここで、０次共振器の０次の共振周波数は伝搬定数が０であるため、伝搬方向に含まれる抵抗６ｃ，６ｄの影響をほとんど受けずに伝搬する。
また、並列共振回路４−ｍの高次の共振周波数においても、伝搬方向に含まれる抵抗６ｃ，６ｄの影響が小さい。
このため、０次の共振周波数が等しく、高次の共振周波数が異なる複数の並列共振回路４−ｍを接続することで、ｉ番目の並列共振回路４−ｉの高次の共振周波数は、ｉ番目以外の並列共振回路で共振周波数にならず、直列共振回路３−ｎ内に装荷された抵抗６ｃ，６ｄの影響で減衰する。
したがって、０次の共振周波数には影響を与えずに、高次の共振周波数を減衰させることができる。

この実施の形態５では、図１３における並列共振回路４−ｍにおける高次の共振周波数が異なるものについて示したが、上記実施の形態２で示されている図７の並列共振回路（ショートスタブ８ａ，８ｂ）の共振周波数ｆ_pが異なるようにしてもよい。

実施の形態６．
図１４はこの発明の実施の形態６による高周波共振器を示す構成図であり、図において、図８と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態５では、少なくとも２以上の並列共振回路４−ｍにおける高次の共振周波数が異なるようにするものについて示したが、少なくとも２以上の並列共振回路４−ｍを相互に結合するようにしてもよい。

伝搬定数が０の０次共振器を形成し、図１４に示すように、並列共振回路４−ｍ同士を結合させると、並列共振回路４−ｍを構成するショートスタブの縁に流れる電流密度が緩和される。
このため、等価的に幅の広い共振回路となり、並列共振回路４−ｍのＱ値が大きくなる。０次共振器のＱ値は、並列共振回路４−ｍのＱ値に比例するため、０次共振器の高Ｑ化を図ることができる。

以上で明らかなように、この実施の形態６によれば、少なくとも２以上の並列共振回路４−ｍを相互に結合するように構成したので、０次共振器の高Ｑ化を図ることができる効果を奏する。

この実施の形態６では、２以上の並列共振回路４−ｍの間隔を狭めて結合させるものについて示したが、図１５に示すように、０次共振回路７−ｎのシュートスタブ８ａ，８ｂの一部を結合させるようにしてもよい。
また、図１６に示すように、並列共振回路４同士を接続するようにしてもよい。

実施の形態７．
図１７はこの発明の実施の形態７による高周波共振器を示す構成図であり、図において、図８と同一符号は同一または相当部分を示すので説明を省略する。
可変容量素子１１は並列共振回路４−１，４−２，４−３，・・・，４−Ｍと並列に接続されており、この実施の形態７では、可変容量素子１１の容量値を変えることで０次の共振周波数を可変できるようにしている。

次に動作について説明する。
この実施の形態７の高周波共振器では、直列共振回路３−ｎを構成するインターディジタルキャパシタ５及び線路に付随する直列インダクタンスＬ_rと、並列共振回路４−ｍを構成するショートスタブに付随する並列キャパシタンスＣ_rによって伝搬定数が正の右手系伝送線路を構成している。
一方、直列共振回路３−ｎを構成するインターディジタルキャパシタ５に付随する直列キャパシタンスＣ_lと、並列共振回路４−ｍを構成するショートスタブに付随する並列インダクタンスＬ_lによって伝搬定数が負の左手系伝送線路を構成している。
そして、直列共振回路３−ｎの共振周波数ｆ_sと並列共振回路４−ｍの共振周波数ｆ_pを等しくすることにより、正の右手系伝送線路の伝搬定数が＋β、負の左手系伝送線路の伝搬定数が−βとなり、正の右手系伝送線路と負の左手系伝送線路を縦続接続すると、伝搬定数が０の０次共振器が形成される。

この実施の形態７の高周波共振器では、並列共振回路４−ｍと並列に接続されている可変容量素子１１の容量値を変化させると、並列共振回路４−ｍの共振周波数ｆ_pが変化する。
また、直列共振回路３−ｎを構成するインターディジタルキャパシタ５に付随する直列キャパシタンスＣ_lを大きくすると、直列共振回路３−ｎが低Ｑ化されて、並列共振回路４−ｍの共振周波数ｆ_pが変化する帯域において、直列共振回路３−ｎの通過位相が略０になる。
このため、並列共振回路４−ｍの共振周波数の可変帯域にわたって、直列共振回路３−ｎの共振周波数ｆ_sと並列共振回路４−ｍの共振周波数ｆ_pがほぼ等しいと言える。このことから、０次共振器の０次の共振周波数を可変できることが分かる。
また、並列共振回路と可変容量素子を直列に接続しても良い。

実施の形態８．
図１８はこの発明の実施の形態８による高周波共振器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態１では、入力端子１と出力端子２の間に縦続接続されている複数の直列共振回路３−ｎと、一端が複数の直列共振回路間の接続点に接続されて、他端が接地されている複数の並列共振回路４−ｍとから構成して、複数の直列共振回路３−ｎ内に抵抗６ａ，６ｂを装荷することにより、０次の共振周波数におけるＱ値の劣化を招くことなく、高次の共振周波数を減衰させるものについて示したが、出力端子を開放して、入力端子１が１端子対を構成するようにしてもよい。

この実施の形態８では、出力端子を開放することにより、負荷抵抗がなくなる。
これにより、ｍ番目の並列共振回路４−ｍの並列コンダクタンスが等価的に小さくなるため、０次の共振周波数における損失が小さくなる。

実施の形態９．
図１９はこの発明の実施の形態９による高周波発振器を示す構成図であり、図において、０次共振器２２は上記実施の形態１〜８における何れかの高周波共振器であり、能動素子であるトランジスタ２１のベース端子に接続されている。
リアクタンス回路２３は一端がトランジスタ２１のコレクタ端子に接続され、他端が接地されている。
リアクタンス回路２４は一端がトランジスタ２１のエミッタ端子に接続され、他端が負荷２５を介して接地されている。

次に動作について説明する。
この実施の形態９の高周波発振器では、発振器の回路内の雑音がトランジスタ２１により増幅される。
また、トランジスタ２１の各端子に接続されている０次共振器２２及びリアクタンス回路２３，２４により、トランジスタ２１により増幅された電力の一部がトランジスタ２１に戻される。
そして、トランジスタ２１により電力が更に増幅されることで発振動作が行われ、負荷２５から発振出力が行われる。

発振周波数は、次式を満足する周波数である。
Ｒ_e（Ｚ_a）＋Ｒ_e（Ｚ_r）≦０ （１）
Ｉ_m（Ｚ_a）＋Ｉ_m（Ｚ_r）＝０ （２）
Ｚ_a及びＺ_rのＱ値が高いほど、式（２）の左辺の周波数に対する傾きが大きくなり、式（２）の左辺の周波数に対する傾きが大きいほど、高周波発振器の位相雑音が改善される。
なお、Ｚ_aはトランジスタ２１と０次共振器２２の接続点からトランジスタ２１側を見た入力インピーダンスであり、Ｚ_rはトランジスタ２１と０次共振器２２の接続点から０次共振器２２側を見た入力インピーダンスである。

高周波発振器の位相雑音ＰＮとＱ値の関係は、Ｌｅｅｓｏｎのモデルより、概略次式で表される。
ＰＮ＝１０Ｌｏｇ｛（２ＦｋＴ／Ｐ_s）（ｆ₀／２Ｑ_LΔｆ）²｝ （３）
ただし、Ｆは実験による係数、ｋはボルツマン係数、Ｔは絶対温度、Ｐ_sは発振電力、ｆ₀は発振周波数、Δｆは離調周波数、Ｑ_Lは０次共振器２２の負荷Ｑである。

このことから、高Ｑである０次共振器２２を用いることにより、低位相雑音の高周波発振器が得られることが分かる。
また、共振周波数が可変の０次共振器を用いて、発振周波数が可変の高周波発振器を得ることができる。
ここでは、直列帰還形の高周波発振器について示したが、図２０に示すように、並列帰還形の高周波発振器についても同様である。

この発明の実施の形態１による高周波共振器を示す構成図である。 この発明の実施の形態１による高周波共振器の伝送路構成を示す説明図である。 この発明の実施の形態１による高周波共振器における周波数と通過振幅の関係を示す特性図である。 この発明の実施の形態１による他の高周波共振器を示す構成図である。 この発明の実施の形態１による他の高周波共振器を示す構成図である。 この発明の実施の形態１による他の高周波共振器を示す構成図である。 この発明の実施の形態２による高周波共振器を示す構成図である。 この発明の実施の形態３による高周波共振器を示す構成図である。 この発明の実施の形態３による他の高周波共振器を示す構成図である。 この発明の実施の形態３による他の高周波共振器を示す構成図である。 この発明の実施の形態４による高周波共振器を示す構成図である。 この発明の実施の形態４による高周波共振器の伝送路構成を示す説明図である。 この発明の実施の形態５による高周波共振器を示す構成図である。 この発明の実施の形態６による高周波共振器を示す構成図である。 この発明の実施の形態６による他の高周波共振器を示す構成図である。 この発明の実施の形態６による他の高周波共振器を示す構成図である。 この発明の実施の形態７による高周波共振器を示す構成図である。 この発明の実施の形態８による高周波共振器を示す構成図である。 この発明の実施の形態９による高周波発振器を示す構成図である。 この発明の実施の形態９による他の高周波発振器を示す構成図である。

符号の説明

１ 入力端子、２ 出力端子、３−１，３−２，・・・，３−Ｎ 直列共振回路、４−１，４−２，・・・，４−Ｍ 並列共振回路、５ インターディジタルキャパシタ、６ａ，６ｂ，６ｃ，６ｄ，６ｅ 抵抗、７−１，７−２，・・・，７−Ｎ ０次共振回路、８ａ シュートスタブ（第１の並列共振回路）、８ｂ シュートスタブ（第２の並列共振回路、９，１０ 抵抗、１１ 可変容量素子、２１ トランジスタ（能動素子）、２２ ０次共振器（高周波共振器）、２３，２４ リアクタンス回路、２５ 負荷。

Claims (9)

1. 入力端子と出力端子の間に縦続接続されている複数の直列共振回路と、一端が上記複数の直列共振回路間の接続点に接続されて、他端が接地されている複数の並列共振回路とを備えた高周波共振器において、上記複数の直列共振回路内に抵抗が装荷されていることを特徴とする高周波共振器。
2. 直列共振回路と、一端が上記直列共振回路の一端に接続されて、他端が接地されている第１の並列共振回路と、一端が上記直列共振回路の他端に接続されて、他端が接地されている第２の並列共振回路とから構成されている０次共振回路が入力端子と出力端子の間に複数個縦続接続されている高周波共振器において、上記複数の０次共振回路の間に抵抗が接続されていることを特徴とする高周波共振器。
3. 抵抗が並列共振回路から離隔されていることを特徴とする請求項１または請求項２記載の高周波共振器。
4. 直列共振回路の共振周波数と並列共振回路の共振周波数が一致していることを特徴とする請求項１から請求項３のうちのいずれか１項記載の高周波共振器。
5. 少なくとも２以上の並列共振回路における高次の共振周波数が異なることを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波共振器。
6. 少なくとも２以上の並列共振回路が相互に結合されていることを特徴とする請求項１から請求項５のうちのいずれか１項記載の高周波共振器。
7. 並列共振回路と可変容量素子が接続されていることを特徴とする請求項１から請求項６のうちのいずれか１項記載の高周波共振器。
8. 出力端子を開放して、入力端子が１端子対を構成していることを特徴とする請求項１から請求項７のうちのいずれか１項記載の高周波共振器。
9. 高周波共振器及びリアクタンス回路が能動素子に接続されている高周波発振器において、上記高周波共振器が請求項１から請求項８のうちのいずれか１項記載の高周波共振器であることを特徴とする高周波発振器。

Images