JP2007226641A - 情報処理装置、キャッシュ制御方法及びプログラム - Google Patents
情報処理装置、キャッシュ制御方法及びプログラム Download PDFInfo
- Publication number
- JP2007226641A JP2007226641A JP2006048564A JP2006048564A JP2007226641A JP 2007226641 A JP2007226641 A JP 2007226641A JP 2006048564 A JP2006048564 A JP 2006048564A JP 2006048564 A JP2006048564 A JP 2006048564A JP 2007226641 A JP2007226641 A JP 2007226641A
- Authority
- JP
- Japan
- Prior art keywords
- reply
- load instruction
- data
- refill
- cache entry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
- G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】 上記課題を解決するため、本発明の情報処理装置は、先行ロード命令に対するリプライデータを、当該先行ロード命令と同一アドレスのリプライデータを要求する後続ロード命令に対しても返還するリプライ部を有することを特徴とする。
【選択図】 図1
Description
図1を参照すると、第1の実施形態における情報処理装置1は、キャッシュ制御部10、キャッシュ部20、リプライ部30、メインメモリ40及び命令受信部50を含む。
ヒット判定部100、ミス判定部102及びリフィル判定部104は、それぞれ信号線1001を介して、ロード命令が要求するデータのアドレスを、命令受信部50から受け取る。その上で、ヒット判定部100、ミス判定部102及びリフィル判定部104は、複数のエントリ21のうち、アドレス格納部203にロード命令が要求するデータのアドレスと同一のアドレスを格納しているエントリ21の有無を判断する。
リフィルカウンタ202が保持する値が0(ゼロ)である場合、リプライ多重化部302は、信号線1015を介して、メインメモリ40からのリプライデータに付加されているエントリ番号のエントリ21にアクセスし、メインメモリ40から取得したリプライデータを、データ格納部204へ書き込む。データ格納部204へリプライデータを書き込み中は、命令受信部50は、当該エントリ21への後続ロード命令のアクセスを待機させる。また、リプライ多重化部302は、有効フラグ200をONにし、リフィルフラグ201をOFFにする。その後、リプライ多重化部302は、信号線1006を介してメインメモリ40から受け取ったリプライデータを、リプライ格納部300へ送信する。なお、リプライ多重化部302は、メインメモリ40から受け取ったリプライデータを送信する際、かかるデータに付加されているエントリ番号を取り除く。
ヒットリプライ格納部3001は、信号線1009を介して受信した、キャッシュヒットの場合のリプライデータを格納する。
また、ミス制御部103は、当該エントリ21のリフィルフラグ201をONにする(S6)。
リフィル制御部105は、リフィル実行中のエントリ21にアクセスし、有効フラグ200をOFFにする(S23)。
このように本発明は、先行のロード命令のリプライデータを受信したときに、当該先行ロード命令と同一アドレスに対する後続のロード命令に対して、先行ロード命令に対するリプライデータを多重化して返還する構成となっている。このような構成を採用することにより、後続のロード命令のレイテンシを短縮することができるという効果が得られる。また、後続ロード命令において、メインメモリ40に対してリプライデータの要求を出さないので、メモリインターフェースの占有率を低減できるという効果も得られる。
次に図6を参照して、本発明の第2の実施形態について説明する。
本実施形態の構成を採用することにより、第1の実施形態におけるリフィルカウンタ202を、エントリ21に設ける必要がなくなり、かつ、リプライ多重化部302によるリプライデータの多重化が可能となる。よって、キャッシュ部20のHW量を削減しつつ、後続のロード命令レイテンシを低減することができるという効果が得られる。
10 キャッシュ制御部
20 キャッシュ部
21 エントリ
30 リプライ部
40 メインメモリ
50 命令受信部
100 ヒット判定部
101 ヒット制御部
102 ミス判定部
103 ミス制御部
104 リフィル判定部
105 リフィル制御部
200 有効フラグ
201 リフィルフラグ
202 リフィルカウンタ
203 アドレス格納部
204 データ格納部
2041 リフィルカウンタ領域
2042 リプライ識別情報領域
300 リプライ格納部
301 リプライ制御部
302 リプライ多重化部
3001 ヒットリプライ格納部
3002 多重化リプライ格納部
3003 メモリリプライ格納部
3010 リプライ情報管理部
3011 リプライ発行部
3012 リプライ種別判断部
3013 リプライ種別
3014 リプライ識別情報
Claims (20)
- 先行ロード命令に対するリプライデータを、当該先行ロード命令と同一アドレスのリプライデータを要求する後続ロード命令に対しても返還するリプライ部を有することを特徴とする情報処理装置。
- メインメモリが保持するデータを記憶するキャッシュエントリと、
前記キャッシュエントリがリフィル実行中か否かを判定するキャッシュ制御部と、
先行ロード命令と同一アドレスのリプライデータを要求する後続ロード命令がアクセスした前記キャッシュエントリが、前記キャッシュ制御部によりリフィル実行中と判定された場合、前記先行ロード命令に対するリプライデータを前記後続ロード命令に対しても返還するリプライ部とを有することを特徴とする情報処理装置。 - 前記キャッシュエントリは、当該キャッシュエントリがリフィルを実行中であることを示すリフィルフラグを有し、
前記キャッシュ制御部は、当該リフィルフラグに基づいて前記キャッシュエントリがリフィル実行中であることを判定することを特徴とする請求項2記載の情報処理装置。 - 前記キャッシュ制御部は、前記先行ロード命令がキャッシュミスし、前記キャッシュエントリのリフィルを実行したときに、前記リフィルフラグをオンにすることを特徴とする請求項3記載の情報処理装置。
- 前記キャッシュエントリは、前記メインメモリが保持するデータの一部を格納するデータ格納部を有し、
前記キャッシュ制御部は、前記キャッシュエントリがリフィル実行中の場合、当該キャッシュエントリにアクセスした前記後続ロード命令を識別するためのリプライ識別情報を前記データ格納部に書き込むことを特徴とする請求項2乃至4いずれか1項記載の情報処理装置。 - 前記リプライ部は、前記先行ロード命令に対するリプライデータを多重化し、前記後続ロード命令に対して多重化したリプライデータを返還するリプライ多重化部を有することを特徴とする請求項1乃至5いずれか1項記載の情報処理装置。
- 前記キャッシュエントリは、リフィル実行中の当該キャッシュエントリにアクセスした前記後続ロード命令の数をカウントするリフィルカウンタを更に有し、
前記リプライ多重化部は、前記リフィルカウンタが保持する数だけ、前記先行ロード命令に対するリプライデータを多重化することを特徴とする請求項6記載の情報処理装置。 - 前記リプライ多重化部は、前記先行ロード命令に対するリプライデータを受信したときに、前記データ格納部に書込まれたリプライ識別情報を取得し、多重化したリプライデータに当該リプライ識別情報を付加することを特徴とする請求項6又は7いずれか1項記載の情報処理装置。
- ロード命令がアクセスするキャッシュエントリについて、当該キャッシュエントリがリフィル実行中であることを判定するリフィル判定ステップと、
先行ロード命令と同一アドレスのリプライデータを要求する後続ロード命令がアクセスした前記キャッシュエントリが、リフィル実行中と判定された場合、前記先行ロード命令に対するリプライデータを前記後続ロード命令に対しても返還するリプライステップとを有することを特徴とするキャッシュ制御方法。 - 前記リフィル判定ステップは、
前記キャッシュエントリが有するキャッシュエントリがリフィル実行中であることを示すリフィルフラグに基づいて、リフィル実行中であることを判定するステップであることを特徴とする請求項9記載のキャッシュ制御方法。 - 前記リフィル判定ステップは、
前記キャッシュエントリがリフィル実行中と判定された場合、メインメモリが保持するデータを記憶する前記キャッシュエントリのデータ格納部に、当該キャッシュエントリにアクセスした前記後続ロード命令を識別するためのリプライ識別情報を書込むステップを含むことを特徴とする請求項9又は10いずれか1項記載のキャッシュ制御方法。 - 前記リプライステップは、
前記先行ロード命令に対するリプライデータを多重化し、前記ロード命令に対して多重化したリプライを返すステップであることを特徴とする請求項9乃至11いずれか1項記載のキャッシュ制御方法。 - 前記リプライステップは、
リフィル実行中のキャッシュエントリにアクセスしたロード命令の数をカウントするリフィルカウンタが保持する数だけ、前記先行ロード命令に対するリプライデータを多重化するステップを含むことを特徴とする請求項12記載のキャッシュ制御方法。 - 前記リプライステップは、
前記先行ロード命令に対するリプライデータを受信したときに、前記データ格納部に書込まれたリプライ識別情報を取得し、多重化したリプライデータに当該リプライ識別情報を付加するステップを含むことを特徴とする請求項12又は13いずれか1項記載のキャッシュ制御方法。 - コンピュータに、
ロード命令がアクセスするキャッシュエントリについて、当該キャッシュエントリがリフィル実行中であることを判定するリフィル判定処理と、
先行ロード命令と同一アドレスのリプライデータを要求する後続ロード命令がアクセスした前記キャッシュエントリが、リフィル実行中と判定された場合、前記先行ロード命令に対するリプライデータを前記後続ロード命令に対しても返還するリプライ処理とを実行させることを特徴とするプログラム。 - 前記リフィル判定処理は、
前記キャッシュエントリが有するキャッシュエントリがリフィル実行中であることを示すリフィルフラグに基づいて、リフィル実行中であることを判定する処理であることを特徴とする請求項15記載のプログラム。 - 前記リフィル判定処理は、
前記キャッシュエントリがリフィル実行中と判定された場合、メインメモリが保持するデータを記憶する前記キャッシュエントリのデータ格納部に、当該キャッシュエントリにアクセスした前記後続ロード命令を識別するためのリプライ識別情報を書込む処理を含むことを特徴とする請求項15又は16いずれか1項記載のプログラム。 - 前記リプライ処理は、
前記先行ロード命令に対するリプライデータを多重化し、前記ロード命令に対して多重化したリプライを返す処理であることを特徴とする請求項15乃至17いずれか1項記載のプログラム。 - 前記リプライ処理は、
リフィル実行中のキャッシュエントリにアクセスした前記先行ロード命令に後続するロード命令の数をカウントするリフィルカウンタが保持する数だけ、前記先行ロード命令に対するリプライデータを多重化する処理を含むことを特徴とする請求項18記載のプログラム。 - 前記リプライ処理は、
前記先行ロード命令に対するリプライデータを受信したときに、前記データ格納部に書込まれたリプライ識別情報を取得し、多重化したリプライデータに当該リプライ識別情報を付加する処理を含むことを特徴とする請求項18又は19いずれか1項記載のプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006048564A JP5040121B2 (ja) | 2006-02-24 | 2006-02-24 | 情報処理装置、キャッシュ制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006048564A JP5040121B2 (ja) | 2006-02-24 | 2006-02-24 | 情報処理装置、キャッシュ制御方法及びプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007226641A true JP2007226641A (ja) | 2007-09-06 |
JP2007226641A5 JP2007226641A5 (ja) | 2007-10-18 |
JP5040121B2 JP5040121B2 (ja) | 2012-10-03 |
Family
ID=38548391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006048564A Expired - Fee Related JP5040121B2 (ja) | 2006-02-24 | 2006-02-24 | 情報処理装置、キャッシュ制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5040121B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007286990A (ja) * | 2006-04-19 | 2007-11-01 | Nec Corp | キャッシュメモリ装置及びそれに用いるキャッシュメモリ制御方法並びにそのプログラム |
JP2009211495A (ja) * | 2008-03-05 | 2009-09-17 | Nec Corp | キャッシュ制御装置 |
JP2010033480A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | キャッシュメモリおよびキャッシュメモリ制御装置 |
JP2011034239A (ja) * | 2009-07-30 | 2011-02-17 | Nec Corp | 情報処理装置、ロード命令の遅延判定方法、ロード命令の遅延判定プログラム |
JP2011123608A (ja) * | 2009-12-09 | 2011-06-23 | Fujitsu Ltd | 演算処理装置及び演算処理装置の制御方法 |
JP2012118738A (ja) * | 2010-11-30 | 2012-06-21 | Fuji Xerox Co Ltd | 印刷文書処理システム、キャッシュ装置、データ処理装置及びプログラム |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54151331A (en) * | 1978-05-19 | 1979-11-28 | Nec Corp | Data processor |
JPH01307849A (ja) * | 1988-06-07 | 1989-12-12 | Fujitsu Ltd | データアクセス装置 |
JPH09218823A (ja) * | 1996-02-08 | 1997-08-19 | Hitachi Ltd | キャッシュメモリ制御装置 |
JPH10116228A (ja) * | 1996-09-12 | 1998-05-06 | Internatl Business Mach Corp <Ibm> | 情報処理システム用の中央処理ユニット、単一のキャッシュ・ラインに対する複数のキャッシュ・ミスを処理するための方法、及び情報処理システム |
JPH10247162A (ja) * | 1997-03-05 | 1998-09-14 | Tokai Univ | 電子計算機システム |
JPH11249959A (ja) * | 1998-03-02 | 1999-09-17 | Matsushita Electric Ind Co Ltd | キャッシュメモリ制御方法および装置 |
JP2000250810A (ja) * | 1999-02-26 | 2000-09-14 | Internatl Business Mach Corp <Ibm> | ロード命令を実行する方法、プロセッサ、およびシステム |
JP2001051899A (ja) * | 1999-08-12 | 2001-02-23 | Hitachi Ltd | キャッシュメモリ装置 |
JP2002236614A (ja) * | 2001-02-09 | 2002-08-23 | Nec Corp | キャッシュ制御方法及びキャッシュ制御回路 |
-
2006
- 2006-02-24 JP JP2006048564A patent/JP5040121B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54151331A (en) * | 1978-05-19 | 1979-11-28 | Nec Corp | Data processor |
JPH01307849A (ja) * | 1988-06-07 | 1989-12-12 | Fujitsu Ltd | データアクセス装置 |
JPH09218823A (ja) * | 1996-02-08 | 1997-08-19 | Hitachi Ltd | キャッシュメモリ制御装置 |
JPH10116228A (ja) * | 1996-09-12 | 1998-05-06 | Internatl Business Mach Corp <Ibm> | 情報処理システム用の中央処理ユニット、単一のキャッシュ・ラインに対する複数のキャッシュ・ミスを処理するための方法、及び情報処理システム |
JPH10247162A (ja) * | 1997-03-05 | 1998-09-14 | Tokai Univ | 電子計算機システム |
JPH11249959A (ja) * | 1998-03-02 | 1999-09-17 | Matsushita Electric Ind Co Ltd | キャッシュメモリ制御方法および装置 |
JP2000250810A (ja) * | 1999-02-26 | 2000-09-14 | Internatl Business Mach Corp <Ibm> | ロード命令を実行する方法、プロセッサ、およびシステム |
JP2001051899A (ja) * | 1999-08-12 | 2001-02-23 | Hitachi Ltd | キャッシュメモリ装置 |
JP2002236614A (ja) * | 2001-02-09 | 2002-08-23 | Nec Corp | キャッシュ制御方法及びキャッシュ制御回路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007286990A (ja) * | 2006-04-19 | 2007-11-01 | Nec Corp | キャッシュメモリ装置及びそれに用いるキャッシュメモリ制御方法並びにそのプログラム |
JP2009211495A (ja) * | 2008-03-05 | 2009-09-17 | Nec Corp | キャッシュ制御装置 |
JP2010033480A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | キャッシュメモリおよびキャッシュメモリ制御装置 |
JP2011034239A (ja) * | 2009-07-30 | 2011-02-17 | Nec Corp | 情報処理装置、ロード命令の遅延判定方法、ロード命令の遅延判定プログラム |
JP2011123608A (ja) * | 2009-12-09 | 2011-06-23 | Fujitsu Ltd | 演算処理装置及び演算処理装置の制御方法 |
JP2012118738A (ja) * | 2010-11-30 | 2012-06-21 | Fuji Xerox Co Ltd | 印刷文書処理システム、キャッシュ装置、データ処理装置及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5040121B2 (ja) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4687729B2 (ja) | キャッシュメモリ及びベクトル処理装置並びにベクトルデータ整列方法 | |
US20100325365A1 (en) | Sectored cache replacement algorithm for reducing memory writebacks | |
US20070226422A1 (en) | Multi-master system and data transfer system | |
US20130282987A1 (en) | Write-Only Dataless State for Maintaining Cache Coherency | |
US20110173400A1 (en) | Buffer memory device, memory system, and data transfer method | |
JP2015232879A (ja) | データ処理装置における動的なキャッシュ・アロケーション・ポリシーの適応 | |
JP5040121B2 (ja) | 情報処理装置、キャッシュ制御方法及びプログラム | |
US20080244189A1 (en) | Method, Apparatus, System and Program Product Supporting Directory-Assisted Speculative Snoop Probe With Concurrent Memory Access | |
US10079916B2 (en) | Register files for I/O packet compression | |
TW505862B (en) | Write buffer with burst capability | |
JP2009176179A (ja) | キャッシュコヒーレンシ制御方法 | |
US20100306421A1 (en) | Dma transfer device | |
US8924652B2 (en) | Simultaneous eviction and cleaning operations in a cache | |
KR20090100222A (ko) | 정보 처리 장치, 메모리 제어 방법 및 메모리 제어 장치 | |
JP2010146084A (ja) | キャッシュメモリ制御部を備えるデータ処理装置 | |
US20090262739A1 (en) | Network device of processing packets efficiently and method thereof | |
JP2011008674A (ja) | 二重化情報処理システム及び同期化方法 | |
JP6319473B1 (ja) | 情報処理装置 | |
JP2008026970A (ja) | ストレージ装置 | |
JP4924970B2 (ja) | データ処理システム | |
US9116814B1 (en) | Use of cache to reduce memory bandwidth pressure with processing pipeline | |
EP1895419B1 (en) | Information processing system, information processing board, and method of updating cache tag and snoop tag | |
US20150254187A1 (en) | Storage device, information processing apparatus, and cache control program | |
US6757793B1 (en) | Reducing probe traffic in multiprocessor systems using a victim record table | |
JP2012128656A (ja) | ベクトル演算処理装置、ベクトル演算処理方法およびベクトル演算処理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070816 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080613 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090116 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090512 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5040121 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |