JP2011008674A

JP2011008674A - 二重化情報処理システム及び同期化方法

Info

Publication number: JP2011008674A
Application number: JP2009153547A
Authority: JP
Inventors: Wataru Suzuki; 渉鈴木; Satoshi Tsuchiya; 聡土屋
Original assignee: NEC Communication Systems Ltd
Current assignee: NEC Communication Systems Ltd
Priority date: 2009-06-29
Filing date: 2009-06-29
Publication date: 2011-01-13

Abstract

【課題】ライトバック方式のキャッシュメモリを備えた２台の情報処理システムによって構成される二重化情報処理システムにおいて、通常処理の処理効率を低下させることなく、同期化に要する時間を短縮すると共に、同期化中および同期化後の処理能力を向上させる。
【解決手段】待機系情報処理システム200を二重化情報処理システムに組み込むために、動作系情報システム100と待機系情報処理システム200とを同期化させる際、キャッシュコピー手段300は、ライトバック方式の動作系キャッシュメモリ101の内容をライトバック方式の待機系キャッシュメモリ201にコピーし、主記憶コピー手段400は、動作系主記憶装置102の内容を待機系主記憶装置にコピーする。その後、動作系、待機系CPU103、203がタイミングを合わせて同一の処理を開始する。
【選択図】図５

Description

本発明は、二重化情報処理システムの同期化技術に関し、特にライトバック方式のキャッシュメモリを備えた情報処理システムを二重化した二重化情報処理システムにおける同期化技術に関する。

高い信頼性が要求される通信システムなどの情報処理システムにおいては、情報処理システムを二重化するということが行われている。情報処理システムを二重化することにより、一方の系（動作系）に障害が発生した場合でも、他方(待機系)を利用して処理を継続することができるので、信頼性が向上する。なお、二重化方式には、動作系および待機系の情報処理システムで同じ動作を行っておき、動作系に障害が発生した場合、待機系の情報処理システムに処理を引き継がせるホットスタンバイ方式と、動作系の情報処理システムが正常動作している間は、待機系の情報処理システムを待機状態にしておき、動作系に障害が発生した場合、待機系の情報処理システムを稼働させ、動作系の情報処理システムで行っていた処理を引き継がせるコールドスタンバイ方式とがある。

ここで、図６を参照して一般的なホットスタンバイ方式の二重化情報処理システムについて説明する。図６を参照すると、一般的な二重化情報処理システムは、実際に処理を行う動作系の情報処理システム100aと、情報処理システム100aに障害が発生した際に処理を引き継ぐ待機系の情報処理システム100bとから構成されている。動作系、待機系の情報処理システム100a、100bは、それぞれCPU(中央処理装置)102a、102bと、主記憶制御装置103a、103bと、主記憶装置104a、104bと、ライトバック方式のキャッシュメモリ105a、105bとを備えている。

CPU102a、102bは、プログラムの指示に対応した処理を行う。主記憶制御装置103a、103bは、CPU102a、102bからの指示に従い、主記憶装置104a、104bに対してライト、リード処理を行う。また、主記憶制御装置103aは、同期化の際に、動作系の主記憶装置4aの内容を待機系の主記憶装置104bにコピーする。同期化は、両系の情報処理システム100a、100bの状態を一致させるための処理であり、待機系の情報処理システム100bを二重化情報処理システムに組み込む際に実施される。主記憶装置104a、104bは、プログラム本体とプログラムで扱うデータとを格納する。キャッシュメモリ105a、105bは、CPU102a、102bが使用したプログラムやデータ（主記憶装置の一部の写し）を一時的に格納し、CPU102a、102bから高速にライト、リードすることが可能なライトバック方式のキャッシュメモリである。

このような二重化情報処理システムでは、動作系の情報処理システム100aと待機系の情報処理システム100bとを同期化し、両者の状態を一致させる際、動作系の処理と待機系の処理を合わせるために、待機系の主記憶装置104bおよびキャッシュメモリ105aの内容を、動作系の主記憶装置104aおよびキャッシュメモリ105aと同じにする必要がある。このため、図６に示した二重化情報処理システムでは、次のような処理を行っている。

先ず、動作系のCPU102aが、自系のキャッシュメモリ105aの内容のうち、ライトバックしていないデータを全て自系の主記憶装置104aにライトバックし、自身を非キャッシュ動作状態（キャッシュメモリを利用しないで動作する状態）にする。このようにすることにより、主記憶装置104aの内容は、最新の更新データを反映したものとなる。その後、動作系の主記憶制御装置103aが自系の主記憶装置104aの内容を待機系の主記憶装置104bにコピーする。これにより、両系の主記憶装置104a、104bの内容は、共に最新の更新データを反映したものとなる。しかし、上記した処理を行っても、両系のキャッシュメモリ105a、105bの内容は同じにならないので、両系のキャッシュメモリ105a、105bをフラッシュして内容を無効にすることにより、両者の内容を一致させる。その後、両系のCPU102a、102bでタイミングを合わせて同一の処理を開始する。これにより、同期化が完了する。

また、動作系と待機系の主記憶装置およびキャッシュメモリの内容を一致させる技術として次のような技術も知られている（例えば、特許文献１参照）。この特許文献１に記載されている技術は、動作系および待機系の情報処理システムが、それぞれ自系のキャッシュメモリに対するリード、ライト動作を制御すると共に互いにデータを送受信可能なキャッシュメモリコントローラと、自系の主記憶装置に対するリード、ライト動作を制御すると共に互いにデータを送受信可能なメインメモリコントローラとを備えている。

そして、二重化情報処理システムの運用時に、動作系のキャッシュメモリが更新されると、動作系のキャッシュメモリコントローラが待機系のキャッシュメモリコントローラに対して更新データを送信し、待機系のキャッシュメモリコントローラが自系のキャッシュメモリに更新データを書き込む。また、動作系の主記憶装置にデータがライトバックされた場合は、動作系のメインメモリコントローラが待機系のメインメモリコントローラに対してライトバックされたデータを送信し、待機系のメインメモリコントローラが自系の主記憶装置にデータを書き込む。

特開２００８−４６６８５公報

図６に示した二重化情報処理システムによれば、同期化の際に動作系および待機系の主記憶装置およびキャッシュメモリの内容を一致させることができるが、次のような問題があった。

第１の問題点は、同期化に時間がかかるという点である。その理由は、同期化を行う際に、動作系のキャッシュメモリ105aの内容の内、ライトバックしていないデータを主記憶装置104aへライトバックする処理が必要になるからである。

第２の問題点は、同期化中の処理能力が低下するという点である。その理由は、前述の動作系のキャッシュメモリ105aの内容を主記憶装置104aにライトバックしてから、待機系の主記憶装置104bにコピーしているときは、動作系のCPU102aを非キャッシュ動作状態にするため、主記憶装置104aにリード、ライトを行うことになり、CPU102aの処理に時間がかかるからである。

第３の問題点は、同期化後の処理能力が一時的に低下するという点である。その理由は、動作系のキャッシュメモリ105aと待機系のキャッシュメモリ105bの内容を全て無効にしているため、同期化直後はキャッシュミスが多く発生し、主記憶装置104a、104bにライト、リードを行うことになり、CPU102a、102bの処理に時間がかかるからである。

一方、特許文献１に記載されている技術は、二重化情報処理システムの運用中に、動作系のキャッシュメモリが更新されたとき、両系のキャッシュメモリコントローラを利用して待機系のキャッシュメモリに更新データを書き込み、動作系の主記憶装置にデータがライトバックされた際、両系のメインメモリコントローラを利用して待機系の主記憶装置にライトバックデータを書き込むようにしており、両系のキャッシュメモリおよび主記憶装置の内容を一致させるために、わざわざライトバック処理を行ったり、CPUを非キャッシュ動作状態にしたり、両系のキャッシュメモリの内容を無効にしたりする必要がないので、上記した第１〜第３の問題点は解消できる。しかし、特許文献１に記載されている技術は、動作系のキャッシュメモリが更新される毎に更新データを待機系のキャッシュメモリに書き込む処理が必要になると共に、動作系の主記憶装置にデータがライトバックされる毎に待機系の主記憶装置にライトバックデータを書き込む処理が必要になるため、これらの処理によって二重化情報処理システムにおける通常処理の処理効率が低下してしまうという問題がある。

[発明の目的]
そこで、本発明の目的は、二重化情報処理システムにおける通常処理の処理効率を低下させることなく、同期化に要する時間を短縮すると共に、同期化中および同期化後の処理能力を向上させることにある。

本発明にかかる第１の二重化情報処理システムは、
動作系主記憶装置とライトバック方式の動作系キャッシュメモリと動作系CPUとを備えた動作系情報処理システムと、
待機系主記憶装置とライトバック方式の待機系キャッシュメモリと待機系CPUとを備えた待機系情報処理システムであって、前記動作系情報処理システムに障害が発生した際、前記動作系情報処理システムの処理を引き継がせるための待機系情報処理システムと、
前記動作系情報処理システムと前記待機系情報処理システムとを同期化させる際、前記動作系主記憶装置の内容を前記稼働系主記憶装置へコピーする主記憶コピー手段と、
前記動作系情報処理システムと前記待機系情報処理システムとを同期化させる際、前記動作系キャッシュメモリの内容を前記待機系キャッシュメモリにコピーするキャッシュコピー手段とを備え、且つ、
前記動作系CPUと前記待機系CPUとが前記主記憶コピー手段および前記キャッシュコピー手段によるコピーが完了した後、タイミングを合わせて同一の処理を開始する。

本発明にかかる第１の同期化方法は、
動作系主記憶装置とライトバック方式の動作系キャッシュメモリと動作系CPUとを備えた動作系情報処理システムと、待機系主記憶装置とライトバック方式の待機系キャッシュメモリと待機系CPUとを備えた待機系情報処理システムであって、前記動作系情報処理システムに障害が発生した際、前記動作系情報処理システムの処理を引き継がせるための待機系情報処理システムとを含む二重化情報処理システムにおける同期化方法であって、
主記憶コピー手段が、前記動作系情報処理システムと前記待機系情報処理システムとを同期化させる際、前記動作系主記憶装置の内容を前記稼働系主記憶装置へコピーし、
キャッシュコピー手段が、前記動作系情報処理システムと前記待機系情報処理システムとを同期化させる際、前記動作系キャッシュメモリの内容を前記待機系キャッシュメモリにコピーし、
前記動作系CPUと前記待機系CPUとが前記主記憶コピー手段および前記キャッシュコピー手段によるコピーが完了した後、タイミングを合わせて同一の処理を開始する。

本発明によれば、二重化情報処理システムにおける通常処理の処理効率を低下させることなく、同期化に要する時間を短縮すると共に、同期化中および同期化後の処理能力を向上させることができる。

本図は、本発明にかかる二重化情報処理システムの第１の実施の形態の構成例を示すブロック図である。本図は、第１の実施の形態の同期化処理を説明するためのシーケンス図である。本図は、第１の実施の形態において、コピー中に主記憶装置やキャッシュメモリに対してデータがライトされた際の処理を説明するためのシーケンス図である。本図は、本発明にかかる二重化情報処理システムの第２の実施の形態の構成例を示すブロック図である。本図は、本発明にかかる二重化情報処理システムの第３の実施の形態の構成例を示すブロック図である。本図は、一般的な二重化情報処理システムの構成例を示すブ図である。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

[本発明の第１の実施の形態]
図１を参照すると、本発明にかかる二重化情報処理システムの第１の実施の形態は、動作系の情報処理システム1aと、待機系の情報処理システム1bとから構成されている。なお、本実施の形態の二重化情報処理システムは、ホットスタンバイ方式により二重化されているとする。

動作系および待機系の情報処理システム1a、1bは、それぞれCPU2a、2bと、主記憶制御装置3a、3bと、主記憶装置4a、4bと、ライトバック方式のキャッシュメモリ5a、5bと、キャッシュメモリ転送装置6a、6bとを備えている。これらの内、CPU2a、2bと、主記憶装置4a、4bと、キャッシュメモリ5a、5bとは、それぞれ図６に示したCPU102a、102bと、主記憶装置104a、104bと、キャッシュメモリ105a、105bと同様の機能を有する。なお、両系のキャッシュメモリ、主記憶装置は同一構成であり、且つ、両系のアドレス体系も同一になっている。

主記憶制御装置3a、3bは、図６に示した主記憶制御装置103a、103bが備えている機能に加え、自系が動作系となっている場合、自系の主記憶装置4a、4bの内容を他系の主記憶装置4b、4aへコピーしている間、またはコピーが完了してから同期化が完了するまでの間に、自系の主記憶装置4a、4bにライトされたデータを他系の主記憶装置4b、4aにもライトする機能を有する。

キャッシュメモリ転送装置6a、6bは、自系が動作系となっている場合は、同期化の際に、自系のキャッシュメモリ5a、5bの内容をバス15a、15bを介してリードし、バス16a、16bを通じて他系のキャッシュメモリ5b、5aにコピーする。

[第１の実施の形態の動作の説明]
図１において、動作系の情報処理システム1aが動作を開始したとき、キャッシュメモリ5aには有効なデータが格納されていないため、CPU2aがライト、リードを行うデータは全てミスヒットとなる。そのため、CPU2aは、処理対象のデータを主記憶制御装置3aに要求する。

主記憶制御装置3aは、要求されたデータをバス12aを通じて主記憶装置4aからリードし、そのデータをバス11aを通じてCPU2aに送信する。CPU2aは、リードデータを受け取ると、そのデータをバス13aを通じてキャッシュメモリ5aにライトし、主記憶装置4aの内容のコピーを格納する。このとき、CPU2aの処理がライトであった場合は、キャッシュメモリ5aに格納したデータに対してライトを行う。

CPU2aは、次にライト、リードを行うデータがキャッシュメモリ5aに格納されていない場合はミスヒットとなり、前述の動作と同様に主記憶制御装置3aを介して主記憶装置4aからデータをリードし、キャッシュメモリ5aに格納する。これに対し、ライト、リードを行うデータがキャッシュメモリ5aに格納されている場合は、キャッシュヒットとなり、バス13aを通じてキャッシュメモリ5aにライト、リードを行う。このとき、キャッシュメモリ5aに対してライトが行われた場合は、キャッシュメモリ5aの内容と主記憶装置4aの内容に不一致が生じることになる。このような動作が繰り返されると、キャッシュメモリ5aには頻繁に使用されるデータが格納されるため、CPU2aは高速にライト、リードを行えることになる。

次に、図２、図３のシーケンス図を参照し、同期化を行う際の動作について説明する。なお、図２、図３において、実線は処理の流れを、破線はデータの流れを示している。

図１に示した二重化情報システムにおいて、動作系の情報処理システム1aと待機系の情報処理システム1bの同期化を行うとき、動作系のCPU2aは、図２に示すように、主記憶装置4aの内容を待機系の主記憶装置4bにコピーする指示を主記憶制御装置3aに与える（S21）。

これにより、主記憶制御装置3aは、主記憶装置4aの内容をバス12aからリードし、バス14aを通じて待機系の主記憶装置4bにコピーする。より具体的には、主記憶制御装置3aは、所定サイズのデータを主記憶装置4aから読み出し、待機系の主記憶装置4bへコピーするという動作を、例えば、主記憶装置4aの先頭アドレスから末尾アドレスに向かって行う。また、動作系の主記憶制御装置3aは、図３に示すように、コピー処理中、または、コピー処理が完了してから同期化が完了するまでの間に、動作系の主記憶装置4aに対してデータのライトが行われた場合（S31）は、そのライトデータを待機系の主記憶装置4bにもライトする。

その後、動作系のCPU2aは、図２に示すように、キャッシュメモリ5aの内容を待機系のキャッシュメモリ5bにコピーする指示をキャッシュメモリ転送装置6aに与える（S22）。

これにより、キャッシュメモリ転送装置6aは、キャッシュメモリ5aの内容をバス15aからリードし、バス16aを通じて待機系のキャッシュメモリ5bにコピーする。より具体的には、キャッシュメモリ5aを構成するデータアレイ（主記憶装置4aの一部のコピーが格納される）およびアドレスアレイ(データアレイに格納されているデータのアドレスや有効ビットが設定されるものであり、タグアレイ、ディレクトリとも呼ばれる)の内容を全てキャッシュメモリ5bのデータアレイおよびアドレスアレイにコピーする。なお、データ毎に有効ビットが有効になっているか否かを判定し、有効となっているデータとそれに関連するアドレス、有効ビットのみをコピーするようにしても良い。但し、このようにする場合は、初期状態においてキャッシュメモリ5bの有効ビットを全て無効にしておくことが必要である。また、動作系のキャッシュメモリ転送装置6aは、コピー処理中、または、コピー処理が完了してから同期化が完了するまでの間に、図３に示すように、キャッシュメモリ5aにデータのライトが行われた場合（S32）は、そのライトデータを待機系のキャッシュメモリ5bにもライトする。より具体的には、キャッシュメモリ5aは、データがライトされた場合、上記データとそのライト位置とをキャッシュメモリ転送装置6aに渡し、キャッシュメモリ転送装置6aは、上記データを待機系のキャッシュメモリ5b上の上記ライト位置にライトする。

このようにして、動作系の主記憶装置4aとキャッシュメモリ5aの内容を待機系の主記憶装置4bとキャッシュメモリ5bにコピーした後、動作系のCPU2aと待機系のCPU2bが、タイミングを合わせて同一の処理を開始することで、同期化が完了する。同期化が完了した直後でも、本実施の形態では、キャッシュメモリ5a、5bに、CPU2a、2bによって頻繁にアクセスされるデータが格納されているので、キャッシュヒットする確率が高くなり、その結果、処理能力が向上する。

なお、同期化が完了した後、動作系の情報処理システム1aに障害が発生した場合は、待機系の情報処理システム1bが動作系となり、旧動作系の情報処理システム1aで行われていた処理を引き継ぐ。また、情報処理システム1aが復旧した場合は、新たに動作系となった情報処理システム1bが前述したと同様の同期化処理を行う。

[第１の実施の形態の効果]
次に、本実施の形態の効果について説明する。本実施の形態では、両系の情報処理システム1a、1bの同期化を行う際に、動作系の情報処理システム1aに設けたキャッシュメモリ転送装置6a（キャッシュコピー手段）によって、動作系のキャッシュメモリ5aの内容を待機系のキャッシュメモリ5bにコピーしており、図６に示した二重化情報処理システムのように、キャッシュメモリの内容を主記憶装置へライトバックする必要がないので、同期化に要する時間を短縮することができる。

また、キャッシュメモリのコピー中に、動作系のキャッシュメモリ5aにデータがライトされた場合、そのデータを待機系のキャッシュメモリ5bにもライトするようにしており、動作系のCPU2aを非キャッシュライト動作状態にする必要がないため、同期化中の処理能力を向上できる。

さらには、キャッシュメモリ転送装置6aにより動作系のキャッシュメモリ5aの内容を待機系のキャッシュメモリ5bにコピーすることにより、両者の内容を一致させるようにしており、図６に示した二重化情報処理システムのように、両者の内容を一致させるために両系のキャッシュメモリ5a、5bの内容を無効化しないので、処理で頻繁に使用するデータをキャッシュメモリ5a、5bからライト、リードすることができ、同期化した後の処理能力を向上できるという効果もある。

また、同期化時にキャッシュメモリ転送装置6aおよび主記憶制御装置（主記憶コピー手段）3aが動作系のキャッシュメモリ5a、主記憶装置4aの内容を待機系のキャッシュメモリ2b、主記憶装置3bにコピーし、その後、両系のCPU2a、2bがタイミングを合わせて同一の処理を開始するようにしており、二重化情報処理システムの運用中にキャッシュメモリおよび主記憶装置の内容を一致するための処理を行う必要がないので、特許文献１の技術のように、通常処理の処理効率を低下させることはない。

また、情報処理システム1a、1bがそれぞれキャッシュメモリ転送装置6a、6bを備えているので、どちらの情報処理装置が動作系になっても、短時間で同期化を行うことができる。

[発明の第２の実施の形態]
次に、本発明の第２の実施の形態について説明する。本実施の形態は、キャッシュメモリ転送装置の台数を１台とすることにより、回路規模を縮小し、コストダウンを図ったことを特徴とする。

図４を参照すると、本実施の形態の二重化情報処理システムは、キャッシュメモリ転送装置6a、6bの代わりにキャッシュメモリ転送装置7を備えている点、および、選択部8、9が追加されている点で、図１に示した第１の実施の形態の二重化情報処理システムと相違している。なお、図４では、情報処理システム1aを動作系、情報処理システム1bを待機系としている。

選択部8は、キャッシュメモリ5a、5bとの間のバス17a、17bの内、動作系の情報処理システムのバスを選択する。

キャッシュメモリ転送装置7は、動作系のCPUから動作系のキャッシュメモリの内容を待機系のキャッシュメモリにコピーすることが指示された場合、選択部8によって選択されているバスを介して動作系のキャッシュメモリの内容をリードし、選択部9を介して待機系のキャッシュメモリにコピーする。また、キャッシュメモリ転送装置7は、コピー中、または、コピーが完了してから同期化が完了するまでの間に、動作系のキャッシュメモリにデータがライトされた場合は、選択部9を介して待機系のキャッシュメモリに上記データをライトする。

選択部9は、キャッシュメモリ5a、5bとの間のバス18a、18bの内、待機系の情報処理システムのバスを選択する。

[第２の実施の形態の動作の説明]
次に、本実施の形態の動作について説明する。本実施の形態と前述した第１の実施の形態とでは、キャッシュメモリ転送装置7および選択部8、9に関する動作が異なるだけであるので、この部分についてのみ説明する。

現時点では、情報処理システム1a、1bがそれぞれ動作系、待機系になっているので、選択部8は動作系のバス17aを選択し、選択部9は待機系のバス18bを選択する状態になっている。その後、両系の情報処理システム1a、1bを同期化するために、動作系のCPU2aがキャッシュメモリ転送装置7に対して、動作系のキャッシュメモリ5aの内容を待機系のキャッシュメモリ5bへコピーすることを指示する。

これにより、キャッシュメモリ転送装置7は、選択部8によって選択されているバス17aを介してキャッシュメモリ5aからデータをリードする。そして、リードしたデータを選択部9によって選択されているバス18bを介して待機系のキャッシュメモリ5bにコピーする。

また、キャッシュメモリ転送装置7は、コピー中、または、コピーが完了してから同期化が完了するまでの間、キャッシュメモリ5aにデータがライトされると、そのデータを選択部9によって選択されているバス18bを介して待機系のキャッシュメモリ5bにライトする。

なお、同期化が完了した後、動作系の情報処理システム1aに障害が発生した場合には、情報処理システム1a、1bがそれぞれ待機系、動作系に変更され、新たに動作系となった情報処理システム1bが、情報処理システム1aで行われていた処理を引き継ぐ。また、系が変更されたことに伴い、選択部8はバス17bを、選択部9はバス18aを選択する状態となる。選択部8、9の制御は、例えば新たに動作系となった情報処理システム1b内のCPU2bが行う。

[第２の実施の形態の効果]
本実施の形態の形態は、コピー元のキャッシュメモリとして動作系のキャッシュメモリを選択する選択部8と、コピー先のキャッシュメモリとして待機系のキャッシュメモリを選択する選択部9を備えているので、キャッシュメモリ転送装置7の台数を1台とすることができ、その結果、回路規模の縮小、コストダウンを図ることができる。

[本発明の第３の実施の形態]
図５を参照すると、本発明のかかる二重化情報処理システムの第３の実施の形態は、動作系情報処理システム100と、待機系情報処理システム200と、キャッシュコピー手段300と、主記憶コピー手段400とから構成されている。

動作系情報処理システム100は、ライトバック方式の動作系キャッシュメモリ101と、動作系主記憶装置102と、動作系CPU103とを備えている。また、待機系情報処理システム200は、ライトバック方式の待機系キャッシュメモリ201と、待機系主記憶装置202と、待機系CPU203を備えている。

待機系情報処理システム200を二重化情報処理システムに組み込むために、動作系情報処理システム100と、待機系情報処理システム200とを同期化させる際、キャッシュコピー手段300は、動作系キャッシュメモリ101の全ての内容を待機系キャッシュメモリ201にコピーし、主記憶コピー手段400は、動作系主記憶装置102の全ての内容を待機系主記憶装置202にコピーする。キャッシュコピー手段300、主記憶コピー手段400によるコピーが完了すると、動作系、待機系CPU103、203がタイミングを合わせて同一の処理を開始する。

このように、本実施の形態では、動作系情報処理システム100と待機系情報処理システムとを同期化する際、キャッシュコピー手段300によって動作系キャッシュメモリ101の内容を全て待機系キャッシュメモリ201にコピーするようにしているので、図６に示した二重化情報処理システムのように、動作系キャッシュメモリ101の内容を動作系主記憶装置にライトバックする必要がなく、同期化に要する時間を短縮することができる。また、二重化情報処理システムの運用中は、両系のキャッシュメモリおよび主記憶装置の内容を一致させるための処理は行わないので、通常処理の処理効率が低下することはない。

本発明は、高い信頼性が要求される通信システムなどの情報処理システムに利用すると好適である。

1a、100、100a・・・動作系の情報処理システム
1b、200、100b・・・待機系の情報処理システム
2a、2b、102a、102b、103、203・・・CPU
3a、3b、103a、103b・・・主記憶制御装置
4a、4b、104a、104b、102、202・・・主記憶装置
5a、5b、105a、105b、101、201・・・ライトバック方式のキャッシュメモリ
6a、6b、7・・・キャッシュメモリ転送装置
11a〜18a、11b〜18b・・・バス
300・・・キャッシュコピー手段
400・・・主記憶コピー手段

Claims

動作系主記憶装置とライトバック方式の動作系キャッシュメモリと動作系CPUとを備えた動作系情報処理システムと、
待機系主記憶装置とライトバック方式の待機系キャッシュメモリと待機系CPUとを備えた待機系情報処理システムであって、前記動作系情報処理システムに障害が発生した際、前記動作系情報処理システムの処理を引き継がせるための待機系情報処理システムと、
前記動作系情報処理システムと前記待機系情報処理システムとを同期化させる際、前記動作系主記憶装置の内容を前記稼働系主記憶装置へコピーする主記憶コピー手段と、
前記動作系情報処理システムと前記待機系情報処理システムとを同期化させる際、前記動作系キャッシュメモリの内容を前記待機系キャッシュメモリにコピーするキャッシュコピー手段とを備え、且つ、
前記動作系CPUと前記待機系CPUとが前記主記憶コピー手段および前記キャッシュコピー手段によるコピーが完了した後、タイミングを合わせて同一の処理を開始することを特徴とする二重化情報処理システム。
請求項１に記載の二重化情報処理システムにおいて、
前記キャッシュコピー手段は、コピー中に前記動作系キャッシュメモリにデータがライトされた場合は、前記データを前記待機系キャッシュメモリにライトすることを特徴とする二重化情報処理システム。
請求項１または２に記載の二重化情報処理システムにおいて、
前記主記憶コピー手段は、コピー中に前記動作系主記憶装置にデータがライトされた場合は、前記データを前記待機系主記憶装置にライトすることを特徴とする二重化情報処理システム。
請求項１、２または３に記載の情報処理システムにおいて、
コピー元のキャッシュメモリとして現時点で動作系となっている情報処理システム内のキャッシュメモリを選択する第１の選択部と、
コピー先のキャッシュメモリとして現時点で待機系となっている情報処理システム内のキャッシュメモリを選択する第２の選択部とを備え、且つ、
前記キャッシュコピー手段は、前記第１の選択部で選択されているキャッシュメモリからリードしたデータを、前記第２の選択部で選択されているキャッシュメモリにコピーすることを特徴とする二重化情報処理システム。
請求項１、２または３に記載の二重化情報処理システムにおいて、
前記キャッシュコピー手段は、前記動作系情報処理システム上に配置され、
前記待機系情報処理システムは、待機側キャッシュコピー手段を備え、
前記待機側キャッシュコピー手段は、前記動作側情報処理システムに障害が発生し、前記待機系情報処理システムが動作系に変更された後は、同期化を行う際、自系のキャッシュメモリの内容を他系のキャッシュメモリにコピーすることを特徴とする二重化情報処理システム。
動作系主記憶装置とライトバック方式の動作系キャッシュメモリと動作系CPUとを備えた動作系情報処理システムと、待機系主記憶装置とライトバック方式の待機系キャッシュメモリと待機系CPUと備えた待機系情報処理システムであって、前記動作系情報処理システムに障害が発生した際、前記動作系情報処理システムの処理を引き継がせるための待機系情報処理システムとを含む二重化情報処理システムにおける同期化方法であって、
主記憶コピー手段が、前記動作系情報処理システムと前記待機系情報処理システムとを同期化させる際、前記動作系主記憶装置の内容を前記稼働系主記憶装置へコピーし、
キャッシュコピー手段が、前記動作系情報処理システムと前記待機系情報処理システムとを同期化させる際、前記動作系キャッシュメモリの内容を前記待機系キャッシュメモリにコピーし、
前記動作系CPUと前記待機系CPUとが前記主記憶コピー手段および前記キャッシュコピー手段によるコピーが完了した後、タイミングを合わせて同一の処理を開始することを特徴とする同期化方法。
請求項６に記載の同期化方法において、
前記キャッシュコピー手段は、コピー中に前記動作系キャッシュメモリにデータがライトされた場合は、前記データを前記待機系キャッシュメモリにライトすることを特徴とする同期化方法。
請求項６または７に記載の同期化方法において、
前記主記憶コピー手段は、コピー中に前記動作系主記憶装置にデータがライトされた場合は、前記データを前記待機系主記憶装置にライトすることを特徴とする同期化方法。