KR100267029B1

KR100267029B1 - 메모리갱신이력보존장치를구비한컴퓨터시스템

Info

Publication number: KR100267029B1
Application number: KR1019970009426A
Authority: KR
Inventors: 요시오 마스부치
Original assignee: 니시무로 타이죠; 가부시끼가이샤 도시바
Priority date: 1996-09-30
Filing date: 1997-03-20
Publication date: 2000-11-01
Also published as: EP0833248A3; DE69706934T2; US6148416A; KR19980023978A; EP0833248B1; EP0833248A2; TW379298B; DE69706934D1

Abstract

메모리 제어부와는 별개로 비포 이미지 버퍼 제어부가 설치되어 있고, 그것이 시스템 버스에 접속되어 있다. 비포 이미지 버퍼 제어부는 CPU에서 그것에 대응하는 캐시 메모리에 대하여 라이트 액세스 요구가 있을 경우에, 해당 캐시 메모리로부터 시스템 버스상에 발행되는 명령에 응답하여 자동적으로 기동하여, 주메모리로부터 갱신 전 데이타를 리드하기 위한 명령을 발행한다. 이와 같이, 메모리 제어부와는 독립하여 동작가능한 비포 이미지 버퍼 제어부를 설치함으로써, 메모리 제어부를 개조하지 않고, 기존의 컴퓨터 시스템을 그대로 유용하여 용이하게 메모리 상태 회복 기능을 실현할 수 있다.

Description

메모리 갱신 이력 보존 장치를 구비한 컴퓨터 시스템{MEMORY UPDATE HISTORY STORING APPARATUS AND METHOD}

본 발명은 컴퓨터 시스템에 있어서 주메모리의 기억 내용을 복원하는 메모리 상태 회복 기능의 실현에 필요한 주메모리의 갱신 이력 정보를 보존하는 메모리 갱신 이력 보존 장치를 구비한 컴퓨터 시스템에 관한 것이다.

통상의 컴퓨터 시스템에서는 프로그램을 실행한 경우에, 일단 처리가 진행되고 나면, 그 이전의 상태로 되돌아가 처리를 재개하는 것은 일반적으로 행할 수 없다.

그러나, 다음에 나타내는 각종의 응용 기술에 있어서는 메모리의 내용을 이전 상태로 되돌려, 그 시점에서 처리를 계속하는 기능(메모리 상태 회복 기능)이 요망하고 있다.

(1) 소프트웨어 디버깅(DEBUGGING)

프로그램의 실행중에 어떠한 에러가 발생했을 경우에, 이전의 상태로 되돌아 감으로써, 에러의 원인을 해석할 수 있다.

(2) 폴트 톨러런트(FAULT-TOLERANT) 시스템

시스템의 동작 중에 어떤 고장에 의해 처리를 속행할 수 없게 된 경우, 이전의 상태로 되돌아가 그로부터 처리를 재개함으로써 시스템을 정지시키는 일 없이 동작을 계속할 수 있다.

이러한 폴트 톨러런트 기술은 예컨대, Philip A Bernstein,

"Sequoia: A Fault-Tolerant Tightly Coupled Multiprocessor for Transaction Processing", IEEE Computer, Vol.21, No.2, 1988에 개시되어 있다.

(3) 백 트래킹

논리형의 프로그래밍 언어에서는 실행 상태의 백 트래킹이 기본적인 조작이다. 메모리의 내용이 이전의 상태로 되돌아가는 기능을 이용함으로써 백 트래킹을 실현할 수 있다.

이상과 같은 메모리 상태 회복 기능을 실현하는 방법으로서 고려되고 있는 기술의 하나로 "백 워드 수법"이 있다. 이러한 기술은 예컨대, Rok Sosic, "History Cache : Hardware Support for Reverse Execution," Computer Architecture News, Vol.22, No. 5, 1994에 개시되어 있다.

도 1에는 "백 워드 수법"을 이용하여 메모리 상태 회복 기능을 실현하기 위해서 필요한 종래의 전형적인 컴퓨터 시스템의 구성이 나타나 있다.

도 1의 시스템에서는 N개의 CPU(31₁∼31_N), 각 CPU에 대응하는 N 개의 캐시 메모리(41₁∼41_N)가 설치되어 있다. 캐시 메모리(41₁∼41_N)는 시스템 버스(50)를 통해 메모리 제어부(60)에 접속되어 있다.

메모리 제어부(60)는 주메모리(70)와 비포 이미지 버퍼(80)에 접속되어 있고, 주메모리(70) 및 비포 이미지 버퍼(80)에 대한 액세스를 제어한다. 비포 이미지 버퍼(80)는 주메모리(70)의 갱신 전 데이타(previous data)와 그 갱신 어드레스(update address)와의 조로 이루어지는 갱신 이력 정보(update history information)[비포 이미지(before－image)]를 저장하기 위한 것이다.

메모리 제어부(60)는 주메모리(70)에 대한 기록 요구가 발행되면, 주메모리(70)에 대한 실제의 라이트 액세스에 앞서, 기록 대상의 갱신 전 데이타를 주메모리(70)로부터 독출하고 그 독출한 데이타와 대응하는 갱신 어드레스를 비포 이미지 버퍼(80)에 기록한다.

이 구성에 의해, 장해 발생시 등에 있어서는 비포 이미지 버퍼(80)의 갱신 이력 정보를 주메모리(70)에 재기록하기만 해도, 주메모리(70)의 내용을 장해 발생 전의 상태로 복원하는 것이 가능하게 된다.

그러나, 이 방식에서는 메모리 제어부(60)에 비포 이미지 버퍼(80)에 대한 액세스를 제어하는 버퍼 액세스 제어 기능과, 주메모리(70)의 상태를 보존하기 위해서 필요한 각종 기능을 제어하기 위한 상태 보존 제어 기능 등을 내장 할 필요가 있기 때문에, 기존의 메모리 콘트롤러를 이용할 수 없고, 메모리 제어부(60)용으로 전용의 메모리 콘트롤러를 새로 개발하지 않으면 안되는 문제가 있다. 따라서, 기존의 컴퓨터 시스템을 그대로 유용하여 메모리 상태 회복 기능을 실현하는 것은 곤란하였다.

본 발명은 기존의 컴퓨터 시스템의 메모리 제어부를 개조하지 않고서, 기존의 컴퓨터 시스템을 그대로 유용하여 용이하게 메모리 상태 회복 기능을 실현할 수 있는 메모리 갱신 이력 보존 장치를 구비한 컴퓨터 시스템을 제공하는 것을 목적으로 한다.

도 1은 메모리 회복 기능을 실현하기 위해서 필요한 종래의 멀티 프로세서 시스템의 구성을 나타내는 블록도.

도 2는 본 발명의 제1 실시예에 관한 메모리 갱신 이력 보존 장치를 이용한 멀티 프로세서 시스템의 구성을 나타내는 블록도.

도 3은 동일 실시예에 관한 시스템에 설치된 캐시 메모리의 구성예를 나타내는 도면.

도 4는 동일 실시예에 관한 시스템에 설치된 캐시 메모리에 유지되어 있는 캐시 라인 데이타의 상태를 나타내는 도면.

도 5는 동일 실시예에 관한 시스템에 있어서의 메모리 갱신 이력 정보의 채취(acquisition) 동작을 나타내는 타이밍 차트.

도 6은 동일 실시예의 변형예의 구성예를 나타내는 블록도.

＜도면의 주요 부분에 대한 부호의 설명＞

31₁∼31_N: CPU

41₁∼41_N: 캐시 메모리

50 : 시스템 버스

60 : 메모리 제어부

70 : 주메모리

80 : 비포 이미지 버퍼

본 발명은 1개 이상의 CPU와, 각 CPU에 대응하여 설치된 1개 이상의 캐시 메모리와, 주메모리와, 이 주메모리를 제어하는 메모리 콘트롤러와, 1개 이상의 캐시 메모리와 상기 메모리 콘트롤러를 접속하는 버스를 구비한 컴퓨터 시스템에 이용되고, 상기 주메모리의 기억 내용을 복원하기 위해서 필요한 갱신 이력 정보를 보존하는 메모리 갱신 이력 보존 장치에 있어서, 상기 주메모리의 갱신 전 데이타와 그 갱신 어드레스와의 조를 상기 갱신 이력 정보로서 저장하기 위한 버퍼와, 상기 버스에 접속되어 상기 버퍼에 대한 갱신 이력 정보의 기록을 제어하는 버퍼 액세스 제어 수단을 구비하며, 상기 버퍼 액세스 제어 수단은 상기 CPU로부터 그것에 대응하는 캐시 메모리에 대하여 라이트 액세스 요구가 있을 경우에 해당 캐시 메모리로부터 상기 버스상에 발행되는 명령에 응답하여, 상기 라이트 액세스 요구의 대상이 되는 상기 주메모리 상의 데이타를 독출하기 위한 리드 명령을 상기 버스상에 발행하는 명령 발행 수단과, 상기 리드 명령의 발행에 응답하여 상기 메모리 콘트롤러에 의해 상기 주메모리로부터 상기 버스상에 독출된 데이타와 그 데이타에 대응하는 어드레스를 상기 버퍼에 저장하는 갱신 이력 기록 수단을 구비하는 것을 특징으로 한다.

이 메모리 갱신 이력 보존 장치에 있어서는 메모리 콘트롤러와는 별개로 버퍼 액세스 제어 수단이 설치되어 있고, 이 버퍼 액세스 제어 수단이 버스에 접속되어 있다. 버퍼 액세스 제어 수단은 주메모리에 대한 라이트 액세스 요구가 메모리 콘트롤러에 전송되었을 때에 동작하는 것이 아니고, CPU로부터 그것에 대응하는 캐시 메모리에 대하여 라이트 액세스 요구가 있을 경우에 해당 캐시 메모리로부터 버스상에 발행되는 명령, 예컨대, 버스에 접속할 수 있는 다른 캐시 메모리에 대하여 대응하는 캐시 라인의 무효화를 지시하는 무효화 명령에 응답하여 자동적으로 동작한다. 즉, 무효화 명령이 검출되면, 버퍼 액세스 제어 수단은 그 무효화 명령으로 지정되는 캐시 라인의 어드레스를 이용하는 등에 의해, 라이트 액세스 요구의 대상이 되는 주메모리 상의 데이타를 독출하기 위한 리드 명령을 버스상에 발행한다. 그리고, 이 리드 명령에 응답하여 메모리 콘트롤러가 주메모리로부터 버스상에 독출한 데이타와, 그 데이타에 대응하는 어드레스가 버퍼 액세스 제어 수단에 의해 버퍼에 기록된다.

이와 같이, 메모리 콘트롤러와는 독립하여 동작가능한 버퍼 액세스 제어 수단을 설치함으로써 기존의 컴퓨터 시스템의 메모리 콘트롤러를 개조하지 않고, 기존의 컴퓨터 시스템을 그대로 유용하여 용이하게 메모리 상태 회복 기능을 실현할 수 있다.

또, 주메모리로의 데이타 기록시가 아니고, 캐시 메모리로의 데이타 기록시에 갱신 전 데이타를 채취하고 있기 때문에, 체크 포인트 롤 백에 의한 시스템 회복 수법을 이용하고 있는 시스템에 적용한 경우에는 체크 포인트시에 캐시 메모리에 유지되어 있던 갱신 데이타를 주메모리에 기록 개시하기만 하면 되고, 이 시점에서 갱신 전 데이타를 버퍼에 보전할 필요가 없어지기 때문에, 체크 포인트 처리의 오버 헤드를 작게 할 수 있다.

또한, 버퍼 액세스 제어 수단은 캐시 메모리로부터 발행되는 명령이 주메모리, 또는 버스에 접속할 수 있는 다른 캐시 메모리에 대응하는 캐시 라인으로부터의 데이타 독출, 및 다른 캐시 메모리에 대응하는 캐시 라인의 무효화를 지시하는 리드 및 무효화 명령인 경우에는 버스상에 명령을 발행하지 않고, 캐시 메모리로부터의 리드 및 무효화 명령에 의해서 버스상에 독출된 데이타 및 대응하는 어드레스를 그대로 이용하여 버퍼에 저장할 수 있다.

이하 도면을 참조하여 본 발명에 의한 장치의 실시예를 설명한다. 도 2에는 본 발명의 일실시예에 관한 컴퓨터 시스템의 구성이 도시되어 있다.

도 2에 도시된 바와 같이, 본 실시예의 컴퓨터 시스템은 N개의 CPU(프로세서)(14₁∼14_N), 각 CPU에 대응하는 N개의 캐시 메모리(17₁∼17_N)가 설치되어 있다. 캐시 메모리(17₁∼17_N)는 메모리 제어부(20) 및 비포 이미지 버퍼 제어부(21)와 함께 시스템 버스(16)에 접속되어 있다.

메모리 제어부(20)는 주메모리(12)를 액세스 제어하는 통상의 메모리 콘트롤러이다. 비포 이미지 버퍼 제어부(21)는 주메모리(12)의 갱신 전 데이타와 그 어드레스와의 조를 스택 형식으로 축적하는 비포 이미지 버퍼(13)를 제어하기 위한 것이며, 버스 인터페이스 제어부(211), 상태 보존 제어부(212), 버스 명령 응답 제어부(213), 버퍼 액세스 제어부(214) 및 버스 명령 발행 제어부(215)를 포함하고 있다.

버스 인터페이스 제어부(211)는 시스템 버스(16)와 직접 접속되어, 시스템 버스(16)의 제어 및 스누프(snoop)(버스 명령의 감시(monitor))를 행한다. 즉, 버스 인터페이스 제어부(211)는 항상 시스템 버스(16)를 감시하고 있고, 시스템 버스(16)에 발행된 명령에 따라서 동작한다. 상태 보존 제어부(212)는 주메모리(12)의 상태를 보존하기 위해서 필요한 각종 기능을 제어한다. 버스 명령 응답 제어부(213)는 시스템 버스(16)에 발행된 명령에 대하여 응답을 돌려 주는 기능을 제어한다. 버퍼 액세스 제어부(214)는 비포 이미지 버퍼(13)와 접속되어 비포 이미지 버퍼에 대한 액세스를 제어한다. 버스 명령 발행 제어부(215)는 주메모리(12)의 상태를 비포 이미지 버퍼(13)에 보존하기 위해서 필요한 버스 명령을 발행하는 기능을 제어한다.

캐시 메모리(17₁∼17_N)는 카피백형의 캐시 메모리이고, 이하에 설명하는 방식에 따라 데이타 관성(data coherency) 유지를 위한 프로토콜을 실현한다. 이들 캐시 메모리(17₁∼17_N)는 각각 대응하는 CPU(프로세서)(14₁∼14_N)에 1차 캐시 메모리가 존재하는 경우에는 2차 캐시 메모리로서 기능한다. 또한, 이들 캐시 메모리(17₁∼17_N) 자체가 대응하는 CPU에 내장되어 있어도 좋다.

캐시 메모리(17₁∼17_N)는 도 3에 도시하는 바와 같이, 다수의 예컨대, 2¹⁶개의 캐시 라인(캐시 블록이라고도 한다)으로 이루어지며, 각 캐시 라인은 캐시 라인 데이타(예컨대, 64Byte)를 유지하는 데이타 메모리와, 데이타 메모리에 저장된 각 캐시 라인 데이타를 관리하는 정보를 유지하기 위한 태그 메모리(예컨대, 4Byte)를 가지고 있다.

태그 메모리에는 대응하는 캐시 라인 데이타의 캐시 라인 어드레스를 나타내는 어드레스 태그와, 캐시 라인 데이타의 상태를 나타내는 3 비트의 데이타가 저장된다. 캐시 라인 데이타의 상태는 유효 "V", 모디파이드 "M", 셰어드 "S"의 3 비트의 값의 조합에 의해 관리된다. 또, 유효 "V"는 대응하는 캐시 라인 데이타가 유효 "1"인 것을 나타낸다. 모디파이드 "M"은 캐시 메모리상에서 갱신된 상태에 있다는 것을 나타낸다. 셰어드 "S"는 다른 프로세서의 캐시 메모리상에도 같은 캐시 라인 데이타가 유지될 가능성이 있는 것을 나타낸다. 이들 3비트의 값의 조합에 의해, 도 4에 도시하는 바와 같이, 캐시 라인 데이타는 4개의 상태, 즉 무효(invalid), 크린 익스크루시브(cleanexclusive), 크린 셰어드(clean－shared) 및 모디파이드(modified)를 취한다.

카피백 캐시 메모리에 관련하여, 본 발명에서 감시하여야 할 버스 명령은 다음과 같은 것을 포함한다.

"Read－Line" 명령: 주메모리로부터 캐시 메모리로의 캐시 라인 데이타의 리드 명령.

이것은 CPU로부터의 어떤 어드레스의 캐시 라인에 대한 리드 액세스에 대하여, 해당하는 유효한 캐시 라인 데이타가 캐시 메모리에 존재하지 않고 캐시 미스한 경우에 발행된다. 또, 캐시 미스는 액세스가 대상으로 하는 캐시 라인 데이타를 나타내는 어드레스가 태그 메모리에 저장되어 있지 않고, 또 어드레스는 저장되어 있지만, 유효 비트 "V"가 무효 "0"을 나타내는 경우이다. 이에 대하여, 캐시 비트는 대상으로 하는 캐시 라인 데이타의 어드레스가 태그 메모리에 저장되어, 유효 비트 "V"가 유효 "1"을 나타내는 경우이다.

"Read－Line－with－Invalidate" 명령 : 주메모리로부터 캐시 메모리로의 캐시 라인 데이타의 리드 및 다른 캐시 메모리에 저장된 데이타의 무효화 명령.

이것은 CPU로부터의 라이트 액세스에 대하여, 캐시 미스한 경우에 발행된다. 즉, CPU로부터의 라이트 액세스에서 캐시 미스가 발생하면, 그 시점에서 동일한 캐시 라인 데이타를 유지하는 다른 캐시 메모리와의 사이에서 부정합이 생기는 것을 예상할 수 있다. 이것은 기록 대상의 캐시 라인 데이타가 주메모리로부터 캐시 메모리에 리필(refil1)된 후에 그 캐시 라인 데이타의 재기록이 행하여지기 때문이다. 따라서, CPU로부터의 라이트 액세스에 대하여 캐시 미스한 경우에는 캐시 라인 데이타의 리드 및 다른 캐시 메모리에 저장된 데이타의 무효화를 동시에 지시하는 명령이 실행된다.

"Write－Line" 명령: 캐시 메모리로부터 주메모리로의 캐시 라인 데이타의 기록 명령.

이것은 CPU로부터의 지시에 의해 명시적으로 캐시 라인 데이타를 주메모리(12)에 기록 개시할 경우, 캐시 라인 데이타를 치환할 필요가 발생하여 갱신 데이타가 주메모리(12)에 기록 개시될 경우 및 다른 CPU로부터의 요구에 따라 갱신 데이타를 주메모리(112)에 기록 개시하는 경우에 발행된다.

"Invalidate" 명령: 다른 캐시 메모리에 저장된 데이타의 무효화 명령.

이것은 CPU로부터의 라이트 액세스에 대하여, 캐시 메모리에 해당 라인이 존재하였지만, 클린 셰어드인 경우에 발행된다. 클린 셰어드는 다른 캐시 메모리에 동일한 캐시 라인 데이타가 존재할 가능성이 있고, 또한 이들 캐시 라인 데이타가 동일값을 가진 상태이다. 이 명령에서는 무효화 대상의 캐시 라인 데이타를 나타내는 어드레스만의 전송이 행해지며, 데이타 전송은 실행되지 않는다.

또한, 그 이외에 다음의 버스 명령을 서포트한다.

"Read－Line－non-Snoop" 명령: 다른 캐시 메모리는 스누프하지 않고, 반드시 메모리 제어부가 응답하여 주메모리로부터 라인 데이타를 독출한다. 본 실시예에서는 프로세서, 캐시 메모리로부터 발행되는 것은 없다.

또, 이상에 나타낸 명령 이외에도 서포트되는 명령이 많이 있지만, 이하의 기술에 직접 관계하지 않기 때문에, 그들의 설명을 생략한다.

또한, 캐시 메모리(17₁∼17_N)가 각각 대응하는 CPU에 내장되어 있는 경우에 있어서는 상술의 명령은 CPU 자체에 의해 발행되는 것이 된다.

시스템 버스(16)는 멀티 프로세서 구성을 서포트 가능한 프로세서 버스 등으로 구성되며, 셰어드 응답 신호선(161), 모디파이드 응답 신호선(162), 버스 명령 신호선(163), 어드레스/데이타 신호선(164)을 포함한다. 일반적으로는 그 이외에 조정(arbitration)을 행하기 위한 신호선 등을 포함하지만, 이하의 기술에 직접 관계하지 않기 때문에 설명을 생략한다.

셰어드 응답 신호선(161)은 다른 CPU, 캐시 메모리에 의해 발행된 명령에 대하여, 그 명령이 대상으로 하고 있는 캐시 라인 데이타를 유지하고 있는 것 즉, 공유(shared)하고 있는 것을 통지하기 위해서 이용된다.

모디파이드 응답 신호선(162)은 다른 CPU, 캐시 메모리에 의해 발행된 명령에 대하여, 명령이 대상으로 하고 있는 캐시 라인 데이타를 갱신된 상태로 유지하고 있는 것을 통지하기 위해서 이용된다. 이 신호가 어서트(assert)되었을 때는 그 명령은 어보트(abort)된다. 그런 다음에, 명령을 어보트한 슬레이브는 시스템 버스를 획득한 후에, 갱신 캐시 라인 데이타를 메모리에 개록 개시한다. 한편 최초의 명령을 발행한 마스터는 다시 시스템 버스를 획득한 후에, 동일한 명령을 발행한다.

또, 이들 2 개의 셰어드 응답 신호선(161) 및 모디파이드 응답 신호선(162)이 동시에 어서트되었을 때에도 동일하게 그 명령은 어보트된다.

버스 명령 신호선(163)은 전술한 버스 명령의 종류를 나타내는 외에, 명령에 관한 각종 정보를 송신하기 위해서 이용된다.

어드레스/데이타 신호선(164)은 버스 명령이 그 대상으로 하는 캐시 라인 데이타의 어드레스 및 데이타를 송신하기 위한 신호선이다. 또, 이들 신호선(161∼164)은 도 2에 있어서는 1개로 합쳐 나타내고 있지만, 공통의 신호선을 시분할로 사용하는 방식이라든지, 어드레스/데이타 각각에 독립한 신호선을 설치하는 방식의 어느 것이어도 상관 없다.

다음으로, 도 2의 멀티 프로세서 시스템의 동작, 즉, 전술한 버스 명령을 이용해서 캐시 메모리간의 데이타 관성 유지 프로토콜이 어떻게 실현되고 있는가를 설명한다.

여기에서는 명령을 발행하여 액세스를 기동하는 측의 CPU 및 캐시 메모리(마스터 프로세서), 다른 CPU 및 캐시 메모리가 발행한 명령에 대하여 동작하는 CPU 및 캐시 메모리(슬레이브 프로세서), 메모리 제어부(20) 및 비포 이미지 버퍼 제어부(21) 각각의 동작에 관해서 설명한다.

(1) 마스터 프로세서의 동작

우선, 명령을 발행하여 액세스를 기동하는 마스터 프로세서의 동작과, 발행된 명령에 대응하는 캐시 메모리의 상태 천이에 관해서 설명한다. 한편, 마스터 프로세서는 CPU(14₁)(캐시 메모리(17₁))인 것으로 하여 설명한다.

리드 액세스(캐시 히트): CPU(14₁)가 리드 액세스를 요구한 결과, 캐시 메모리(17₁)에 있어서 캐시 히트한 경우, 캐시 메모리(17₁)로부터 해당하는 데이타가 독출된다. CPU(14₁)(캐시 메모리(17₁))는 시스템 버스(16)에 명령을 발행하지 않는다. 이 때, 캐시 라인의 상태는 변하지 않는다.

리드 액세스(캐시 미스); CPU(14₁)가 리드 액세스를 요구한 결과, 캐시 메모리(17₁)에 있어서 캐시 미스한 경우, CPU(14₁)(캐시 메모리(17₁))는 시스템 버스(16)에 "Read－Line" 명령을 발행한다.

이에 대하여, 모디파이드 응답 신호선(162)을 통해 모디파이드 응답 신호가 어서트되었으면, 다른 캐시 메모리(17₂∼17_N)중 1개가 그 라인의 갱신 데이타를 유지하고 있는 것이 된다. 캐시 메모리(17₁)는 이후에, 모디파이드 응답 신호를 어서트한 캐시 메모리로부터 주메모리(12)에 개록 개시된 캐시 라인 데이타를 판독하여, 그 캐시 메모리의 데이타 메모리에 저장한다. 캐시 라인의 상태는 "크린셰어드"로 한다.

한편, 모디파이드 응답 신호가 어서트되지 않고, 셰어드 응답 신호선(161)을 통해 셰어드 응답 신호가 어서트되었으면, 다른 캐시 메모리가 그 라인을 크린한 상태로 유지하고 있는 것이 된다. 캐시 메모리(17₁)는 캐시 라인의 상태를 "크린셰어드"로 함과 동시에, 주메모리(12)로부터 독출된 데이타를 취입하여 데이타 메모리에 저장한다.

또한, 모디파이드 응답 신호와 셰어드 응답 신호의 어느 쪽도 어서트되지 않은 경우에는 어느 캐시 메모리에도 대상으로 하는 캐시 라인이 유지되지 않는 것이 된다. 캐시 메모리(17₁)는 캐시 라인의 상태를 "크린 익스크루시브"로 한다. 이 경우도, 캐시 메모리(17₁)는 주메모리(12)로부터 독출된 데이타를 취입하여 데이타 메모리에 저장한다. 다만, 후술하는 바와 같이, 본 방식에서는 크린 익스크루시브 상태를 회피하도록 제어되기 때문에, 본 조건은 실제로는 존재하지 않는 것이 된다.

어느 쪽의 경우에도, 캐시 메모리(17₁)는 시스템 버스(16)로부터 취입한 캐시 라인 데이타 중 필요한 데이타를 CPU(14)에 되돌려 준다.

라이트(캐시 히트/모디파이드); CPU(14₁)가 라이트 액세스를 요구한 결과, 캐시 메모리(17₁)에 있어서 캐시 히트하고, 대응하는 캐시 라인 데이타가 모디파이드 상태인 경우, 해당하는 캐시 라인에 데이타가 기록된다. CPU(14₁)(캐시 메모리(17₁))는 시스템 버스(16)에 명령을 발행하지 않는다. 이 때, 캐시 라인의 상태는 변하지 않는다.

라이트(캐시 히트/크린 익스크루시브); CPU(14₁)가 라이트 액세스를 요구한 결과, 캐시 메모리(17₁)에서 캐시 히트하고, 대응하는 캐시 라인 데이타가 크린 익스크루시브 상태인 경우, 해당하는 캐시 라인에 데이타가 기록된다. CPU(14₁)(캐시 메모리(17₁))는 시스템 버스(16)에 명령을 발행하지 않는다. 캐시 메모리(17₁)는 해당하는 캐시 라인의 상태를 "모디파이드"로 변경한다. 다만, 후술하는 바와 같이, 본 방식에서는 크린 익스크루시브 상태를 회피하도록 제어되기 때문에, 본 조건은 실제로는 존재하지 않는 것이 된다.

라이트(캐시 히트/크린 셰어드): CPU(14₁)가 라이트 액세스를 요구한 결과, 캐시 메모리(17₁)에서 캐시 히트하고, 대응하는 캐시 라인 데이타가 크린 셰어드 상태인 경우, CPU(14₁)(캐시 메모리(17₁))는 시스템 버스(16)에 "Invalidate" 명령을 발행한다. 이 다음에, 캐시 메모리(17₁)는 해당하는 캐시 라인의 상태를 "모디파이드"로 하여 데이타를 기록한다.

라이트(캐시 미스); CPU(14₁)가 라이트 액세스를 요구한 결과, 캐시 메모리(17₁)에서 캐시 미스한 경우, 시스템 버스(16)에 "Read－Line－with－Invalidate" 명령을 발행한다.

이에 대하여, 모디파이드 응답 신호가 어서트되었으면, 다른 캐시 메모리(17₂∼17_N)중 1개가 그 라인의 갱신 데이타를 유지하고 있는 것이 된다. 캐시 메모리(17₁)는 이후 모디파이드 응답 신호를 어서트한 캐시 메모리로부터 주메모리(12)에 기록 개시된 캐시 라인 데이타를 판독하고, 이 캐시 라인 데이타를 데이타 메모리에 저장한다.

한편, 모디파이드 응답 신호가 어서트되지 않으면, 캐시 메모리(17₁)는 주메모리(12)로부터 독출된 데이타를 수신하여 데이타 메모리에 저장한다.

어느 쪽의 경우에도, 해당하는 캐시 라인의 상태를 "모디파이드"로 하여 데이타를 기록한다.

(2) 슬레이브 프로세서의 동작

다음으로 다른 프로세서, 캐시 메모리가 발행한 명령에 대한 프로세서와 그에 대응하는 캐시 메모리(슬레이브 프로세서)의 동작 및 상태 천이에 관해서 설명한다. 또, 마스터 프로세서를 CPU(14₁)(캐시 메모리(17₁))로 하고, 슬레이브 프로세서를 CPU(14_N)(캐시 메모리(17_N))로 하여, 마스터 프로세서(14₁)로부터 발행되는 명령마다 설명한다.

"Read－Line" 명령에 대한 응답:

캐시 메모리(17_N)는 "Read－Line" 명령이 대상으로 하는 캐시 라인 데이타를 "모디파이드" 상태로 유지하고 있는 경우, 모디파이드 응답 신호선(162)을 통해 모디파이드 응답 신호를 어서트하고, 갱신 데이타를 유지하고 있는 것을 통지한다. 이 다음에, 캐시 메모리(17_N)는 "Write－Line" 명령을 발행하고 갱신 데이타를 주메모리(12)에 기록 개시한다. 캐시 메모리(17_N)는 해당하는 캐시 라인의 상태를 "크린 셰어드"로 한다.

또한, 캐시 메모리(17_N)는 "Read－Line" 명령이 대상으로 하는 캐시 라인 데이타를 "크린 익스크루시브" 또는 "크린 셰어드"의 상태로 유지하고 있는 경우, 셰어드 응답 신호선(161)을 통해 셰어드 응답 신호를 어서트하고, 크린 데이타를 유지하고 있는 것을 통지한다. 어느 쪽의 경우에도, 캐시 메모리(17_N)는 해당하는 캐시 라인의 상태를 "크린 셰어드"로 한다.

또, 캐시 메모리(17_N)는 대응하는 유효한 캐시 라인 데이타를 유지하고 있지 않은 경우에는 어떤 동작도 하지 않는다.

"Read－Line－with－Invalidate" 명령에 대한 응답:

캐시 메모리(17_N)는 "Read－Line－with－Invalidate" 명령이 대상으로 하는 캐시 라인 데이타를 "모디파이드" 상태로 유지하고 있는 경우, 모디파이드 응답 신호선(162)을 통해 모디파이드 응답 신호를 어서트하고, 갱신 데이타를 유지하고 있는 것을 통지한다. 그런 다음에, 캐시 메모리(17_N)는 "Write－Line" 명령을 발행하여 갱신 데이타를 주메모리(12)에 기록 개시한다. 캐시 메모리(17_N)는 해당하는 캐시 라인의 상태를 "무효"로 한다.

또한, 캐시 메모리(17_N)는 "Read－Line－with－Invalidate" 명령이 대상으로 하는 캐시 라인 데이타를 "크린 익스크루시브" 또는 "크린 셰어드"의 상태로 유지하고 있는 경우, 해당하는 캐시 라인의 상태를 "무효"로 한다.

"Invalidate" 명령에 대한 응답:

캐시 메모리(17_N)는 "Invalidate" 명령이 대상으로 하는 캐시 라인 데이타를 "크린 익스크루시브" 또는 "크린 셰어드"의 상태로 유지하고 있는 경우, 해당하는 캐시 라인의 상태를 "무효"로 한다.

또한, 캐시 메모리(17_N)는 대응하는 유효한 캐시 라인 데이타를 유지하고 있지 않은 경우에는 어떤 동작도 하지 않는다.

또, 이 경우 대응하는 라인을 "모디파이드"의 상태로 유지하고 있는 일은 있을 수 없다.

"Write－Line" 명령에 대한 응답: 캐시 메모리(17_N)는 어떤 동작도 하지 않는다.

"Read－Line－non－Snoop" 명령에 대한 응답: 캐시 메모리(17_N)는 어떤 동작도 하지 않는다.

(3) 메모리 제어부(20)의 동작

메모리 제어부(20)는 각 버스 명령에 대하여, 다음과 같은 동작을 한다.

"Write－Line" 명령에 대한 응답:

시스템 버스(16)에 발행된 "Write－Line" 명령을 스누프하면, 메모리 제어부(20)는 캐시 메모리로부터 기록 개시되는 캐시 라인 데이타를 취입하고, 주메모리(12)에 해당하는 어드레스에 기록한다.

"Invalidate" 명령에 대한 응답: 어떤 동작도 하지 않는다.

"Read－Line", "Read－Line－with－Invalidate" 명령에 대한 응답: 메모리 제어부(20)는 이들 2개의 명령에 대하여는 동일한 동작을 한다.

이들 명령에 대하여 모디파이드 응답 신호가 어서트된 경우에는 어떤 동작도 하지 않는다. 이것은 어서트한 슬레이브 프로세서의 캐시 메모리가 이미 갱신 데이타를 유지하고 있는 것을 나타내고 있다. 이 경우, 이들의 명령에 계속해서 이 캐시 메모리로부터 "Write－Line" 명령이 발행되어, 갱신 데이타가 기록 개시된다.

한편, 모디파이드 응답 신호가 어서트되지 않은 경우에는 액세스 대상으로 되어 있는 캐시 라인의 어드레스로 표시되는 메모리 위치로부터 캐시 라인 데이타를 독출하여, 시스템 버스(16)에 출력한다.

"Read－Line－non－Snoop" 명령에 대한 응답: 액세스 대상으로 되어 있는 캐시 라인의 어드레스로 표시되는 메모리 위치로부터 캐시 라인 데이타를 독출하여, 시스템 버스(16)에 출력한다.

(4) 비포 이미지 버퍼 제어부(21)의 동작

다음으로, 각 버스 명령에 대한 비포 이미지 버퍼 제어부(21)의 동작을 시스템 버스(16)에 발행되는 명령마다 설명한다.

"Read－Line" 명령에 대한 응답:

버스 인터페이스 제어부(211)가 시스템 버스(16)에 발행된 "Read－Line" 명령을 스누프하면, 상태 보존 제어부(212)는 버스 명령 응답 제어부(213)를 기동한다. 버스 명령 응답 제어부(213)는 버스 인터페이스 제어부(211)를 통해 셰어드 응답 신호를 어서트한다. 이것에 의해서, 마스터 프로세서의 캐시 메모리의 현재 처리 대상으로 되어 있는 캐시 라인의 상태를 "크린 익스크루시브"가 아닌 "크린 셰어드"의 상태로 할 수 있다. 이것에 의해서, 이후에 해당 캐시 라인에 대하여 라이트 액세스가 발생된 경우에, "Invalidate" 명령의 발행을 일으킬 수 있고, 갱신 전의 데이타를 보존할 수 있게 하고 있다.

또, 프로세서 및 캐시 메모리의 기능으로서, "크린 익스크루시브" 상태를 회피하는 기능이 있는 경우에는 비포 이미지 버퍼 제어부(21)가 셰어드 응답 신호를 어서트할 필요는 없다.

"Invalidate" 명령에 대한 응답:

버스 인터페이스 제어부(211)가 시스템 버스(16)에 발행된 "Invalidate" 명령을 스누프하면, 상태 보존 제어부(212)는 버스 명령 응답 제어부(213)를 기동한다. 버스 명령 응답 제어부(213)는 버스 인터페이스 제어부(211)를 통해 셰어드 응답 신호와 모디파이드 응답 신호를 어서트한다. 이에 의해서, "Invalidate" 명령이 어보트되게 되고, 이후 마스터 프로세서는 다시 시스템 버스를 획득한 후에, 동일한 명령을 재발행한다.

버스 명령 응답 제어부(213)는 하기의 처리가 완료할 때까지, 재발행된 "Invalidate" 명령에 대하여, 셰어드 응답 신호 및 모디파이드 응답 신호를 계속적으로 어서트하고 어보트한다.

상태 보존 제어부(212)는 버스 명령 발행 제어부(215)를 기동한다. 버스 명령 발행 제어부(215)는 갱신 전의 캐시 라인 데이타를 얻기 위해서, 버스 인터페이스 제어부(211)를 통해 얻은 무효 대상으로 되어 있는 캐시 라인의 어드레스로 표시되는 메모리 위치에 대한 "Read－Line－non－Snoop" 명령을 발행하고, 메인 메모리(12)로부터 갱신 전의 데이타를 판독한다.

또, 상태 보존 제어부(212)는 버퍼 액세스 제어부(214)를 기동하고, 메모리 제어부(20)가 주메모리(12)로부터 독출하여 시스템 버스(16)에 출력한 캐시 라인 데이타를 버스 인터페이스 제어부(211)로부터 버퍼 액세스 제어부(214)에 전송하고, 어드레스값과 함께 비포 이미지 버퍼(13)에 기록하게 한다.

이 처리가 종료하면, 버스 명령 응답 제어부(213)는 재발행된 "Invalidate" 명령에 대한 어보트를 중지한다.

또한, 상태 보존 제어부(212)는 상기 처리를 실시한 캐시 메모리 블록의 어드레스를 기억하고, 이후 다시 동일한 어드레스에 대한 "Invalidate" 명령이 발행된 경우에는 무시한다.

도 5에는 전술한 "Invalidate" 명령에 대한 응답 처리의 동작 타이밍이 나타나 있다. 버스 명령 발행 제어부(215)는 "Invalidate" 명령을 확인하면, 그 시간의 어드레스(AD)를 사용하여, 주메모리(12)로부터 어드레스(AD)의 갱신전 데이타(D1∼D4)를 독출하기 위한 "Read－Line－non－Snoop" 명령을 개시한다. 이 때, 각 캐시 메모리는 그 명령에 대해서는 스누프 동작을 하지 않는다.

메모리 제어부(20)는 "Read－Line－non－Snoop" 명령에 응답하여, 주메모리(12)와의 사이에 설치되어 있는 어드레스 라인(MM address), 데이타 라인(MM data), 리드 라이트 제어 라인(MM RAS#, CAS#, WE#)을 제어하고, 주메모리(12)의 어드레스(AD)로부터 캐시 라인 데이타(D1∼D4)를 독출하며, 이 캐시 라인 데이타를 시스템 버스(16)의 데이타 버스(data bus) 상에 출력한다.

한편, 비포 이미지 버퍼 제어부(21)에 있어서는 버퍼 액세스 제어부(214)에도 어드레스(AD)가 전달된다. 버퍼 액세스 제어부(214)는 비포 이미지 버퍼(13)와의 사이에 설치된 어드레스 라인(BIB address), 데이타 라인(BIB data), 리드 라이트 제어 라인(BIB RAS#, CAS#, WE#)을 제어하고, 어드레스(AD)와 시스템 버스(16)의 데이타 버스(data bus)(10)상에 출력된 데이타(D1∼D4)와의 조를 비포 이미지 버퍼(13)에 해당하는 엔트리에 스택한다.

"Read－Line－with－Invalidate" 명령에 대한 응답:

"Read－Line－with－Invalidate" 명령의 발행에 따라서, 모디파이드 응답 신호가 어서트된 경우에는 어서트한 캐시 메모리가 이미 갱신 데이타를 유지하고 있는 것을 나타내고 있고, 그 프로세서가 최신의 체크 포인트 이후에 라이트 액세스를 실행하고 있는 것을 알 수 있다. 이 때문에, 그 시점에서 이전의 데이타가 비포 이미지 버퍼(13)에 저장되어 있는 것으로 되고, 다시 이 어드레스의 데이타를 비포 이미지 버퍼(13)에 저장할 필요는 없다. 따라서, 상태 보존 제어부(112)는 어떤 동작도 하지 않는다.

한편, "Read－Line－with－Invalidate" 명령의 발행에 따라서, 모디파이드 응답 신호가 어서트되지 않은 경우에는 버퍼 액세스 제어부(214)를 기동하고, 메모리 제어부(20)가 주메모리(12)로부터 독출하여 시스템 버스(16)에 출력한 캐시 라인 데이타를 버스 인터페이스 제어부(211)로부터 버퍼 액세스 제어부(214)에 전송하고, 어드레스값과 함께 비포 이미지 버퍼(13)에 기록하게 한다.

이 경우, "Read－Line－non－Snoop" 명령을 발행할 필요는 없다.

"Write－Line" 명령에 대한 응답: 어떤 동작도 하지 않는다.

다음으로, 전술한 바와 같이 동작하는 멀티 프로세서 시스템에 있어서의 체크 포인트 처리에 관해서 설명한다. 체크 포인트 롤 백 방식은 시스템의 실행 상태에 관한 정보를 정기적으로 메모리에 보전하고 이것을 체크 포인트 처리라고 하고, 장해 발생시에는 그 직전의 체크 포인트로 롤 백함으로써 처리를 재개하는 시스템 회복 방법이다.

체크 포인트시에는 프로세서(14₁∼14_N)의 내부 상태를 주메모리(12)에 기록 개시함과 동시에, 각 캐시 메모리(17₁∼17_N)의 "모디파이드" 상태에 있는 모든 캐시 라인의 데이타를 주메모리(12)에 재기록한다. 또, 실제로는 프로세서 내부 상태의 주메모리(12)로의 기록 개시하는 것도 캐시 메모리를 통해 행해지기 때문에, 버스 명령상 특별한 배려는 불필요하다. 캐시 메모리(17₁∼17_N)는 주메모리(12)에 재기록한 캐시 라인의 상태를 "크린 셰어드" 또는 "무효"로 한다. 주메모리(12)로의 캐시 라인 데이타의 재기록은 "Write－Line" 명령을 이용하여 행해지기 때문에, 이 때에 비포 이미지 버퍼(13)로의 데이타 보존이 발생하는 일은 없다.

또한, 비포 이미지 버퍼(13)의 내용은 정상적으로 체크포인트가 채취되었을 때 클리어되고, 통상의 프로세스 처리가 재개되면, 비포 이미지 버퍼(13)로의 갱신 이력 정보의 기록이 개시된다. 롤 백시에는 각 CPU의 내부 상태 뿐만 아니라, 주메모리(12)의 상태도 직전의 체크 포인트시의 상태로 복원된다. 이 주메모리(12)의 상태 회복은 비포 이미지 버퍼(13)에 축적되어 있는 갱신 전 데이타를 차례로 독출하고, 주메모리(12)에 대응하는 번지에 재기록함으로써 실현된다.

이 방식에 의하면, 체크 포인트시에는 카피백 캐시 메모리에 유지되어 있던 갱신 데이타를 주메모리(16)에 기록 개시하기만 해도 좋고, 이 시점에서 갱신 전 데이타를 비포 이미지 버퍼(13)에 보존할 필요가 없어지기 때문에, 체크 포인트 처리의 오버헤드를 작게 할 수 있다.

이상과 같이, 이 실시예에 있어서는 통상의 메모리 콘트롤러로 구성되는 메모리 제어부(20)와는 별개로 비포 이미지 버퍼 제어부(21)가 설치되어 있고, 이 비포 이미지 버퍼 제어부(21)는 시스템 버스(16)에 접속되어 있다. 비포 이미지 버퍼 제어부(21)는 주메모리(16)에 대한 라이트 액세스 요구가 메모리 제어부(20)에 송신되었을 때 동작하는 것은 아니고, CPU로부터 그것에 대응하는 캐시 메모리에 대하여 라이트 액세스 요구가 있는 경우에, 해당 캐시 메모리로부터 시스템 버스(16)상에 발행되는 명령에 응답하여 자동적으로 기동하여, 주메모리(12)로부터 갱신 전 데이타를 리드하기 위한 명령을 발행한다. 이와 같이, 메모리 제어부(20)와는 독립하여 동작가능한 비포 이미지 버퍼 제어부(21)를 설치함으로써 기존의 컴퓨터 시스템의 메모리 컨트롤러를 개조하지 않고서, 기존의 컴퓨터 시스템을 그대로 유용하여 용이하게 메모리 상태 회복 기능을 실현할 수 있다.

또, 본 실시예는 "Invalidate" 명령 및 "Write－Line" 명령에 대한 비포 이미지 버퍼 제어부(21)의 동작을 다음과 같이 변형하는 것이 가능하다.

변형예 :

"Invalidate" 명령에 대한 응답 :

버스 인터페이스 제어부(211)가 시스템 버스(16)에 발행된 "Invalidate" 명령을 스누프하면, 상태 보존 제어부(212)는 버스 명령 응답 제어부(213)를 기동한다. 버스 명령 응답 제어부(213)는 하기의 처리가 완료할 때까지 동일한 어드레스에 대한 "Write－Line" 명령에 대하여, 모디파이드 응답 신호를 계속적으로 어서트하고 어보트한다.

상태 보존 제어부(212)는 버스 명령 발행 제어부(215)를 기동한다. 버스 명령 발행 제어부(215)는 갱신 전의 캐시 라인 데이타를 얻기 위해서, 버스 인터페이스 제어부(211)를 통해 얻은 무효 대상으로 되어 있는 캐시 라인의 어드레스로 표시되는 메모리 위치에 대한 "Read－Line－non－Snoop" 명령을 발행한다.

또, 상태 보존 제어부(212)는 버퍼 액세스 제어부(214)를 기동하고, 메모리 제어부(20)가 주메모리(12)로부터 독출하여 시스템 버스(16)에 출력한 캐시 라인 데이타를 버스 인터페이스 제어부(211)로부터 버퍼 액세스 제어부(214)에 전송하여 어드레스값과 함께 비포 이미지 버퍼(13)에 기록하게 한다.

이 처리가 종료하면, 버스 명령 응답 제어부(213)는 동일한 어드레스에 대한 "Write－Line" 명령에 대한 어보트를 중지한다.

"Write－Line" 명령에 대한 응답:

상기와 같이, "Invalidate" 명령에 대한 갱신 전 캐시 라인 데이타 판독 처리중에는 버스 인터페이스 제어부(211)가 시스템 버스(16)에 발행된 "Write－Line" 명령을 스누프하면, 이것이 동일한 어드레스에 대한 것이면, 버스 명령 응답 제어부(213)가 셰어드 응답 신호 및 모디파이드 응답 신호를 어서트하고 어보트한다.

이 처리 실행중 이외 및 실행중이어도 다른 어드레스에 대한 경우에는 어떤 동작도 하지 않는다.

또, 전술한 설명에서는 비포 이미지 버퍼(13)를 독립한 메모리로 구성하고, 비포 이미지 버퍼 제어부(21)에 접속했었지만, 주메모리(12)의 일부를 이용하여 비포 이미지 버퍼를 실현하는 것도 가능하다. 이 변형예를 도 6에 나타낸다.

도 6의 시스템 구성에 있어서는 비포 이미지 버퍼(13A)는 주메모리(12A)의 일부의 기억 영역을 이용하여 실현되고 있다. 또한, 버퍼 액세스 제어부(214A)는 버스 명령 발행 제어부(215)에도 접속되어, 비포 이미지 버퍼(13A)의 액세스를 위해서 시스템 버스(16)에 대하여 명령을 발행시키는 기능을 갖는다.

버퍼 액세스 제어부(214A)는 갱신 전 데이타와 갱신 어드레스가 전송되면, 이들을 주메모리(12A)중의 비포 이미지 버퍼(13A)에 저장하기 위해, 버스 명령 발행 제어부(215)를 기동한다. 명령 발행 제어부(215)는 버스 인터페이스 제어부(211)를 통해 2 개의 "Write－Line" 명령을 발행한다. 이중 하나의 명령은 갱신 전 데이타를 저장하기 위한 것이며, 또 다른 하나의 명령은 해당 어드레스를 저장하기 위한 것이다.

이 변형예 3에 의하면, 독립한 메모리를 2개 구비할 필요가 없고, 시스템을 염가에 구성할 수 있다.

이상의 제1 실시예에서는 캐시 메모리로서는 카피백형의 캐시 메모리를 이용하여 설명하였지만, 라이트 스루형의 캐시 메모리에 대하여도 아래와 같이 하면, 갱신 전 데이타를 보존할 수 있다.

여기에서는 도 2의 캐시 메모리(17₁∼17_N)가 라이트 스루 모드로 동작하는 기능을 갖는 경우를 예로서 설명하지만, 라이트 스루 전용의 캐시 메모리만으로도 동일하게 실현된다.

라이트 스루 모드로 동작하는 캐시 메모리의 상태는 (1)무효, (2)유효의 2 종류이다. 유효의 일례로서 크린 셰어드를 들면, 도 4의 상태 관리표를 이용하여 무효, 크린 셰어드의 2상태로 관리할 수 있다. 라이트 스루의 경우, 항상 동일한 데이타가 주메모리와 캐시 메모리에 기록되기 때문에, 모디파이드 상태는 있을 수 없다.

캐시 메모리(17₁∼17_N)로부터 시스템 버스(16)에 내어지는 명령의 종류로서는 다음의 2 개가 서포트된다.

"Read－Line" 명령: 캐시 라인 데이타의 리드.

이것은 제1 실시예와 동일한 것으로, CPU로부터의 어떤 어드레스의 캐시 라인에 대한 리드 액세스에 대하여, 해당하는 유효한 캐시 라인 데이타가 캐시 메모리에 존재하지 않고 캐시 미스한 경우에 발행된다.

"Write－Word" 명령: 데이타의 라이트.

이것은, CPU로부터의 라이트 액세스에 대하여, 캐시 메모리중의 해당 데이타의 유무에 관계하지 않고 발행된다.

시스템 버스(16)도 제1 실시예와 동일한 구성으로 한다. 단지, 본 실시예에서는 셰어드 응답 신호선(161), 모디파이드 응답 신호선(162)은 동시에 어서트된 경우에, 해당 명령을 어보트하는 기능만을 이용한다.

다음으로, 라이트 스루 동작의 캐시 메모리에 있어서, 전술한 버스 명령을 이용하여 캐시 메모리 간의 데이타 관성 유지 프로토콜이 어떻게 실현되어 있는가를 설명한다. 여기에서도, 제1 실시예와 같이, 마스터 프로세서, 슬레이브 프로세서, 메모리 제어부(20) 및 비포 이미지 버퍼 제어부(21) 각각의 동작에 관해서 설명한다.

(1) 마스터 프로세서의 동작

우선, 명령을 발행하여 액세스를 기동하는 마스터 프로세서의 동작과, 발행된 명령에 대응하는 캐시 메모리의 상태 천이에 관해서 설명한다. 한편, 마스터 프로세서를 CPU(14₁)(캐시 메모리(17₁))로 하여 설명한다.

리드 액세스(캐시 히트): CPU(14₁)가 리드 액세스를 요구한 결과, 캐시 메모리(17₁)에서 캐시 히트한 경우, 캐시 메모리(17₁)로부터 해당하는 데이타가 독출된다. CPU(14₁)(캐시 메모리(17₁))는 시스템 버스(16)에 명령을 발행하지 않는다. 이 때, 캐시 라인의 상태는 변하지 않는다.

리드 액세스(캐시 미스): CPU(14₁)가 리드 액세스를 요구한 결과, 캐시 메모리(17₁)에 있어서 캐시 미스한 경우, CPU(14₁)(캐시 메모리(17₁))는 시스템 버스(16)에 "Read－Line" 명령을 발행한다.

캐시 메모리(17₁)는 캐시 라인의 상태를 "크린 셰어드" 로 함과 동시에, 주메모리(12)로부터 독출된 데이타를 취입하여 데이터 메모리에 저장한다.

캐시 메모리(17₁)는 시스템 버스(16)로부터 취입한 캐시 라인 데이타중, 필요로 하는 데이타를 CPU(14₁)에 돌려준다.

라이트(캐시 히트): CPU(14₁)가 라이트 액세스를 요구한 결과, 캐시 메모리(17₁)에서 캐시 히트한 경우, 대응하는 캐시 라인 데이타를 기록함과 동시에, 시스템 버스(16)에 "Write－Word" 명령을 발행하여 주메모리(12)의 데이타를 재기록한다. 이 때, 캐시 라인의 상태는 변하지 않는다.

라이트(캐시 미스): CPU(14₁)가 라이트 액세스를 요구한 결과, 캐시 메모리(17₁)에 있어서 캐시 미스한 경우, 시스템 버스(16)에 "Write－Word" 명령을 발행하여 주메모리(12)의 데이타를 재기록한다. 이 때, 캐시 라인의 상태는 변하지 않는다.

(2) 슬레이브 프로세서의 동작

다음으로 다른 프로세서, 캐시 메모리가 발행한 명령에 대한 프로세서와 그에 대응하는 캐시 메모리(슬레이브 프로세서)의 동작 및 상태 천이에 관해서 설명한다. 한편, 마스터 프로세서를 CPU(14₁)(캐시 메모리(17₁))로 하고, 슬레이브 프로세서를 CPU(14_N)(캐시 메모리(17_N))로 한다.

"Read－Line" 명령에 대한 응답: 어떤 동작도 하지 않는다.

"Write－Word" 명령에 대한 응답: 캐시 메모리(17_N)는 명령이 대상으로 하는 캐시 라인 데이타를 "크린 셰어드"의 상태로 유지하고 있는 경우, 해당하는 캐시 라인의 상태를 "무효"로 한다.

(3) 메모리 제어부

"Read－Line" 명령에 대한 응답: 액세스 대상으로 되어 있는 캐시 라인의 어드레스로 표시되는 메모리 위치로부터 캐시 라인 데이타를 독출하여 시스템 버스(16)에 출력한다.

"Write－Word" 명령에 대한 응답: 캐시 메모리로부터 기록 개시되는 데이타를 수신하여 메모리(12)에 해당하는 어드레스에 기록한다.

(4) 비포 이미지 버퍼 제어부

다음에, 각 버스 명령에 대한 비포 이미지 버퍼 제어부(21)의 동작을 시스템 버스(16)에 발행되는 명령마다 설명한다.

"Read－Line" 명령에 대한 응답: 어떤 동작도 하지 않는다.

"Write－Word" 명령에 대한 응답: 버스 인터페이스 제어부(211)가 시스템 버스(16)에 발행된 "Write－Word" 명령을 스누프하면, 상태 보존 제어부(212)는 버스 명령 응답 제어부(213)를 기동한다. 버스 명령 응답 제어부(213)는 버스 인터페이스 제어부(211)를 통해 셰어드 응답 신호와 모디파이드 응답 신호를 셰어드 응답 신호선(161) 및 모디파이드 응답 신호선(162)에 어서트한다. 이것에 의해서, "Write－Word" 명령은 어보트되게 되고, 이후 마스터 프로세서는 다시 시스템 버스를 획득한 후, 동일한 명령을 재발행한다.

버스 명령 응답 제어부(213)는 하기의 처리가 완료할 때까지, 재발행된 "Write－Word" 명령에 대하여, 셰어드 응답 신호 및 모디파이드 응답 신호를 계속적으로 어서트하고 어보트한다.

상태 보존 제어부(212)는 버스 명령 발행 제어부(215)를 기동한다. 버스 명령 발행 제어부(215)는 갱신 전의 캐시 라인 데이타를 얻기 위해서, 버스 인터페이스 제어부(211)를 통해 얻은 무효 대상으로 되어 있는 캐시 라인의 어드레스로 표시되는 메모리 위치에 대한 "Read－Line" 명령을 발행한다.

또, 상태 보존 제어부(212)는 버퍼 액세스 제어부(214)를 기동하고, 메모리 제어부(20)가 주메모리(12)로부터 독출 시스템 버스(16)에 출력한 캐시 라인 데이타를 버스 인터페이스 제어부(211)로부터 버퍼 액세스 제어부(214)로 전송하여, 어드레스값과 함께 비포 이미지 버퍼(13)에 기록하게 한다.

이 처리가 종료하면, 버스 명령 응답 제어부(213)는 재발행된 "Write－ Word" 명령에 대한 어보트를 중지한다.

또한, 상태 보존 제어부(212)는 상기 처리를 실시한 캐시 메모리 블록의 어드레스를 기억하고, 이후 다시 동일한 어드레스에 대한 "Write－Word" 명령이 발행된 경우에는 무시한다.

또, 본 실시예에서는 "Write－Word" 명령에 대하여, 라인 단위로 갱신 전 데이타를 보존하고 있지만, 워드 데이타의 리드가 서포트되어 있으면, 워드 단위로 갱신 전 데이타를 보존하여도 좋다.

다음으로, 전술과 같이 하여 동작하는 멀티 프로세서 시스템에 있어서의 체크포인트 처리에 관해서 설명한다.

체크포인트의 처리는 프로세서의 내부 상태를 주메모리에 기록 개시하는 것으로 실현된다. 그러나, 라이트 스루형 캐시 메모리이기 때문에, 캐시 메모리의 내용을 기록 개시할 필요는 없다.

본 발명은 상술한 실시예에 한정되지 않고, 여러가지로 변형하여 실시할 수 있다. 예컨대, 전술의 설명은 라이트 스루 캐시 메모리를 대상으로 하였지만, 보다 일반적으로 캐시 메모리를 가지지 않은 컴퓨터 시스템이라든지, 비캐시 메모리 액세스 동작 모드를 갖는 컴퓨터 시스템에 이용되더라도, 동일한 제어에 의해 메모리 상태 회복 기능을 실현할 수 있다.

또한, 복수의 프로세서(14₁∼14_N)를 갖춘 멀티 프로세서 시스템을 설명하였지만, 캐시 메모리가 동일한 기능을 가지고 있으면(프로세서가 캐시 메모리내의 데이타와 재기록하는 무효 명령을 발행하면), 단일 프로세서로 이루어진 컴퓨터 시스템에 대해서도 적용하는 것이 가능하다. 또한, 캐시 메모리가 단일이 아니고, 계층 구조를 취하는 경우에도 동일하게 적용가능하다. 즉, 멀티 프로세서 대응의 CPU 및 캐시 메모리를 가지는 시스템이면 적용할 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면, 비포 이미지 버퍼 제어부는 어떤 캐시 메모리 또는 CPU로부터 시스템 버스에 발행된 명령에 따라서, 주메모리에 유지된 갱신 전 데이타를 포함하는 캐시 라인 데이타를 비포 이미지 버퍼에 보존한다. 이 때문에, 기존의 컴퓨터 시스템의 시스템 버스, 프로세서, 캐시 메모리, 메모리 제어부에는 아무런 가공도 하지 않고서 시스템 버스에 비포 이미지 버퍼 제어부를 부가함으로써 기존의 컴퓨터 시스템의 메모리 콘트롤러를 개조하지 않고서 부가 하드만으로 메모리 상태 회복 기능을 실현할 수 있게 되어, 기존의 컴퓨터 시스템을 그대로 유용하는 것이 가능해 진다.

또한, 주메모리로의 데이터 기록시가 아니고, 캐시 메모리로의 데이타 기록시에 갱신 전 데이타를 획득하고 있기 때문에, 체크 포인트 롤 백에 의한 시스템 회복 수법을 이용하고 있는 시스템에 적용한 경우에는 체크 포인트시에 캐시 메모리에 유지되어 있던 갱신 데이타를 주메모리에 기록 개시하기만 하면 되고, 이 시점에서 갱신 전 데이타를 버퍼에 보존할 필요가 없어지기 때문에, 체크 포인트 처리의 오버헤드를 작게 할 수 있다.

Claims

프로세서와,

상기 프로세서에 접속되어 데이터 일관성 유지 프로토콜에 따라 상기 프로세서로부터의 액세스 요구에 의해 데이터의 판독 및 기록이 행해지는 캐시 메모리와,

상기 프로세서 및 상기 캐시 메모리에 접속되는 버스와,

데이터의 판독 및 기록이 행해지는 주메모리와,

상기 버스와 상기 주메모리의 사이에 접속되어 상기 주메모리의 판독 및 기록을 제어하는 메모리 컨트롤러와,

상기 주메모리로부터 판독된 갱신 전의 데이터와 그 기억 어드레스를 갱신 이력 정보로서 저장하는 버퍼 메모리와,

상기 버스와 버퍼 메모리와의 사이에 접속되어 상기 버스상에 발행되는 미리 결정된 소정 명령을 감시하여 상기 소정 명령을 검출했을 때, 상기 주메모리로부터 갱신 데이터를 판독하여, 상기 갱신전 데이터와 그 기억 어드레스를 상기 버퍼 메모리에 저장하는 버퍼 메모리 액세스 제어 수단을 구비하는 메모리 갱신 이력 기록 장착 컴퓨터 시스템이고,

상기 버퍼 메모리 액세스 제어 수단은,

상기 프로세서의 판독 액세스에 대하여 캐쉬 미스에 의해 상기 주 메모리로의 판독 액세스가 행해졌을 때, 상기 주메모리로부터 상기 캐시 메모리에 기록되는 캐시 라인 데이터에 무효화 상태를 설정하고,

상기 프로세서로부터 상기 캐시 라인 데이터에 대한 기록 동작에 따라서, 상기 캐시 메모리로부터 상기 버스상에 무효화 명령이 출력된 것을 검출했을 때, 그 명령을 중지하며,

상기 주메모리에 데이터가 기록되기 전의 갱신전 데이터를 판독하기 위해 "판독"명령을 발행하는 것을 특징으로 하는 컴퓨터 시스템.
제1항에 있어서, 상기 버퍼 메모리 액세스 제어 수단은 상기 버스에 포함되는 셰어드 응답(shared response) 신호선과 모디파이드 응답(modified response) 신호선 쌍방을 어서트하고, 그것에 의해 상기 미리 결정된 소정의 명령을 중지하는 수단을 갖는 것인 컴퓨터 시스템.
제1항에 있어서, 상기 버퍼 메모리 액세스 제어 수단은 상기 버퍼 메모리의 소정 어드레스에 상기 갱신 이력 정보가 저장될 때까지, “기록 라인" 명령에 대응하고, 모디파이드 응답 신호선을 소정 어드레스에 어서트하여 그것에 의하여 상기 소정 명령을 중지하는 수단을 갖는 것인 컴퓨터 시스템.
제1항에 있어서, 상기 버퍼 메모리는 상기 주메모리의 일부로서 형성되는 것인 컴퓨터 시스템.
제1항에 있어서, 적어도 2개의 캐시 메모리가 계층 구조를 갖는 것인 컴퓨터 시스템.
제1항에 있어서, 다수의 프로세서로 구성되는 것인 컴퓨터 시스템.
제1항에 있어서, 상기 프로세서는 상기 버퍼 메모리 액세스 제어 수단에 의해서 상기 버퍼 메모리에 상기 갱신 이력 정보를 저장한 후, 상기 미리 결정된 소정의 명령을 재실행하는 것인 컴퓨터 시스템.
제1항 또는 제2항에 있어서, 상기 버퍼 메모리 액세스 제어 수단은 상기 캐시 메모리로부터 상기 버스상에 “판독 라인 무효화”명령이 출력된 것을 검출했을 때, 상기 모디파이드 응답 신호선이 어서트되어 있으면 상기 “판독”명령을 발행하지 않는 것인 컴퓨터 시스템.
제1항 또는 제2항에 있어서, 상기 버퍼 메모리 액세스 제어 수단은 상기 캐시 메모리로부터 상기 버스상에 “판독 라인 무효화" 명령이 출력된 것을 검출했을 때, 상기 모디파이드 응답 신호선이 어서트되어 있지 않으면 상기 “판독" 명령을 발행하는 것인 컴퓨터 시스템.