JPS5957351A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS5957351A JPS5957351A JP57167481A JP16748182A JPS5957351A JP S5957351 A JPS5957351 A JP S5957351A JP 57167481 A JP57167481 A JP 57167481A JP 16748182 A JP16748182 A JP 16748182A JP S5957351 A JPS5957351 A JP S5957351A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- memory
- register
- backup
- checkpoint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は，中央処理装置が処理中に間欠的に発生する障
害の回復機能を備えたデータ処理システムに関する。
害の回復機能を備えたデータ処理システムに関する。
従来，データ処理システムを構成する中央処理装置（以
下ＣＰＵと称す）に障害が発生し，エラー検出回路によ
シ障害報告がなされると，例えば特願昭５０−１８９８
９４号の明細書に開示されているように、障害報告され
た時点に実行中であった命令を再実行することにより障
害回復を行っていた・以下、このような方法を命令再試
行方式と称することにする。しかし、この命令再試行方
式は、命令実行中に障害が発生し、その障害が報告され
た場合にのみ効果があるが、障害原因がその命令」以前
に発生した場合１例えばレノスタの書込み番地が障害の
ために誤って別のレノスタに書込まれ。
下ＣＰＵと称す）に障害が発生し，エラー検出回路によ
シ障害報告がなされると，例えば特願昭５０−１８９８
９４号の明細書に開示されているように、障害報告され
た時点に実行中であった命令を再実行することにより障
害回復を行っていた・以下、このような方法を命令再試
行方式と称することにする。しかし、この命令再試行方
式は、命令実行中に障害が発生し、その障害が報告され
た場合にのみ効果があるが、障害原因がその命令」以前
に発生した場合１例えばレノスタの書込み番地が障害の
ために誤って別のレノスタに書込まれ。
その時点において障害報告がなされなかった場合には、
障害報告時に実行中の命令を何度再実行させても同じ結
果が得られるだけであり、障害は回復できないという欠
点があった。
障害報告時に実行中の命令を何度再実行させても同じ結
果が得られるだけであり、障害は回復できないという欠
点があった。
父、従来から行われている別の方法として、特公昭５３
−１１１８１号の明細書に開示されているように、複数
の命令実行後の処理の区切りにチェックポイントを設け
、その時点の命令カウンタ等を退避させ、汎用レノスタ
やメモリのように即時退避できないものに対してはチェ
、クポイント以降に書込みが生じた時点で、その岩込み
前の値をバックアップメモリに退避させておく。そして
。
−１１１８１号の明細書に開示されているように、複数
の命令実行後の処理の区切りにチェックポイントを設け
、その時点の命令カウンタ等を退避させ、汎用レノスタ
やメモリのように即時退避できないものに対してはチェ
、クポイント以降に書込みが生じた時点で、その岩込み
前の値をバックアップメモリに退避させておく。そして
。
情報を基に最新のチェ、クポイント設定時点に命令カウ
ンタ、汎用レノスタ、メモリ等の状態を戻した後、再実
行することにより障害回復を行っていた。このチェック
ポイントからの再実行による障害の回復（以下、この方
法をチェックポイント再実行方式と称す）は、複数の命
令分をさがのほって再実行することにより、前述の命令
再試行方式の欠点である障害原因が障害報告時に実行中
の命令以前に発生していた場合に障害回復できないとい
う問題を殆んど解決した。ところで、上記のベックアッ
ノ０メモリで退避しきれなくなった時点テ、即チェック
ポイントを設定する必要があることから、従来このバッ
クアップメモリはチェックポイント設定論理と一体とし
、特公昭５３−１１１８１号に開示されている如く、“
ストアインバッファ″を採用したＣＰＵ側に備えられて
いた。
ンタ、汎用レノスタ、メモリ等の状態を戻した後、再実
行することにより障害回復を行っていた。このチェック
ポイントからの再実行による障害の回復（以下、この方
法をチェックポイント再実行方式と称す）は、複数の命
令分をさがのほって再実行することにより、前述の命令
再試行方式の欠点である障害原因が障害報告時に実行中
の命令以前に発生していた場合に障害回復できないとい
う問題を殆んど解決した。ところで、上記のベックアッ
ノ０メモリで退避しきれなくなった時点テ、即チェック
ポイントを設定する必要があることから、従来このバッ
クアップメモリはチェックポイント設定論理と一体とし
、特公昭５３−１１１８１号に開示されている如く、“
ストアインバッファ″を採用したＣＰＵ側に備えられて
いた。
この″ストアインバッフア″は、本来メモリのアクセス
タイムを見かけ上高速化する技法であるが、 ＣＰＵが
ら書込むメモリデータが常にこのバッファ十にあること
から、チェ、クポイン］・再実行方式を適用できたので
ある。″ストアインバッファ′″以外に、この（ｌＦの
高速化技法にパストアスル−バッファ″を用いる方法が
ある。このパスドアスルーバッフ−ＩＩはＣＰＵかも書
込むメモリデータがバッファ土にない場合があり、居込
み前の値の退避を行うにはメモリ倶］にバックアップメ
モリを備える必要があるため、パスドアスルーバッファ
を採用しているＣＰＵ Ｋけチェックポイント再実行方
式は適用されていなプ１っだ。しかし、パスドアスルー
バッフア″はメモリ店込みをバッファするのみならず常
に］二記憶装置に対しても行われるため，最新のメモリ
データが主記憶装置上に維持されており，バッファに障
害が発生してもその・々ッファをパイ／Ｐスして主記憶
装置にあるデータを使って処理を続けることによυ，容
易に障害の回復が可能である。一方パストアインバッフ
ァ″はメモリ書込みをバッファ土にしか行わない為，最
新のメモリデータは主記憶装置上には維持されず。
タイムを見かけ上高速化する技法であるが、 ＣＰＵが
ら書込むメモリデータが常にこのバッファ十にあること
から、チェ、クポイン］・再実行方式を適用できたので
ある。″ストアインバッファ′″以外に、この（ｌＦの
高速化技法にパストアスル−バッファ″を用いる方法が
ある。このパスドアスルーバッフ−ＩＩはＣＰＵかも書
込むメモリデータがバッファ土にない場合があり、居込
み前の値の退避を行うにはメモリ倶］にバックアップメ
モリを備える必要があるため、パスドアスルーバッファ
を採用しているＣＰＵ Ｋけチェックポイント再実行方
式は適用されていなプ１っだ。しかし、パスドアスルー
バッフア″はメモリ店込みをバッファするのみならず常
に］二記憶装置に対しても行われるため，最新のメモリ
データが主記憶装置上に維持されており，バッファに障
害が発生してもその・々ッファをパイ／Ｐスして主記憶
装置にあるデータを使って処理を続けることによυ，容
易に障害の回復が可能である。一方パストアインバッフ
ァ″はメモリ書込みをバッファ土にしか行わない為，最
新のメモリデータは主記憶装置上には維持されず。
バッファに障害が発生すると容易に障害の回復ができ々
い。即ち，特公昭５ ３−１１１８１号に開示されてい
るような従来のチェックポイント再実行方式は，命令再
試行方式の欠点を除くことはできるとしても，パスドア
インバッファ ばならないために，バッファも含めたＣＰＵ全体におけ
る障害の回復に困難がともなうと言う欠点があった。
い。即ち，特公昭５ ３−１１１８１号に開示されてい
るような従来のチェックポイント再実行方式は，命令再
試行方式の欠点を除くことはできるとしても，パスドア
インバッファ ばならないために，バッファも含めたＣＰＵ全体におけ
る障害の回復に困難がともなうと言う欠点があった。
本発明の目的は，チェックポイント再実行方式を適用す
ることにより従来の命令再試行方式の欠点を除去し，障
害の発生から報告までが複数の命令に丑たがっていても
障害回復できるようｒ（シたデータ処理システムを提供
することにある。
ることにより従来の命令再試行方式の欠点を除去し，障
害の発生から報告までが複数の命令に丑たがっていても
障害回復できるようｒ（シたデータ処理システムを提供
することにある。
更に，本発明の目的は，゛ストアインバッンア″′にし
か適用できなかった従来のチェックポイント再実行方式
の欠点を改善し，主記憶装置への書込み時に，書込み前
のデータを退避させることにより，バッファの不要なＣ
ＰＵ 、又は“ストアインバッファ″を採用したＣＰＵ
にも適用することのできルデータ処理システムを提供す
ることにある。
か適用できなかった従来のチェックポイント再実行方式
の欠点を改善し，主記憶装置への書込み時に，書込み前
のデータを退避させることにより，バッファの不要なＣ
ＰＵ 、又は“ストアインバッファ″を採用したＣＰＵ
にも適用することのできルデータ処理システムを提供す
ることにある。
本発明は、上記・１へ装置と、命令カウンタ、汎用レジ
スタ及び命令実行制御回路からなる中央処理装置とｒ
Ｍ起上記憶装置及び前記中央処理装置の内部状態の読出
しや、これ等の装置への店、込みを行なう障害回復ｉｌ
ｉ制御装置ｉｉとを備えたデータ処理システムにおいて
、前記主記憶装置の指定されたロケ−７ヨンに１４１込
みが行わ汎る都度、該ロケーションの元の内容を０番地
から順次格納し、リセット信号により再び０番地から格
納を開始するバックアップメモリと、該バックアップメ
モリへの格納状態を監祝し、少なくとも該バックアップ
メモリへの格納ができなくなる前の所定のりミツトを越
えたことを検出する監視装置と、前記汎用レジスタの状
態を任意の時点で最期にリセット信号を受けた時点に戻
すだめの情報を格納するパ、クアップレノスタと、前記
命令カウンタの状態を最期にリセット信号を受けた時点
に戻すだめの情報を格納する退避レジスタと、少なくと
も前記監視装置の出力に呼応して前記バックアップメモ
リ、前別しリセット信号を送出するチェックポイント制
御回路と、前記中央処理装置内の障害を検出し。
スタ及び命令実行制御回路からなる中央処理装置とｒ
Ｍ起上記憶装置及び前記中央処理装置の内部状態の読出
しや、これ等の装置への店、込みを行なう障害回復ｉｌ
ｉ制御装置ｉｉとを備えたデータ処理システムにおいて
、前記主記憶装置の指定されたロケ−７ヨンに１４１込
みが行わ汎る都度、該ロケーションの元の内容を０番地
から順次格納し、リセット信号により再び０番地から格
納を開始するバックアップメモリと、該バックアップメ
モリへの格納状態を監祝し、少なくとも該バックアップ
メモリへの格納ができなくなる前の所定のりミツトを越
えたことを検出する監視装置と、前記汎用レジスタの状
態を任意の時点で最期にリセット信号を受けた時点に戻
すだめの情報を格納するパ、クアップレノスタと、前記
命令カウンタの状態を最期にリセット信号を受けた時点
に戻すだめの情報を格納する退避レジスタと、少なくと
も前記監視装置の出力に呼応して前記バックアップメモ
リ、前別しリセット信号を送出するチェックポイント制
御回路と、前記中央処理装置内の障害を検出し。
前記障害回復制御装置に障害報告を行って該中火処理装
置及び前記主記憶装置を停止状態にするチェック回路群
とが付加されたことを特徴として構成される。
置及び前記主記憶装置を停止状態にするチェック回路群
とが付加されたことを特徴として構成される。
次に１本発明について実施例を挙げ２図面を参照して詳
細に説明する。
細に説明する。
第１図は本発明による実施例の構成をブロック図により
示したものである。この例は、大別して中火処理装置（
ＣＰＵ ） １と、主記憶装置（ＭＳＵ）２と、障害回
復装置（ＤＧＵ ） ３とから構成される。
示したものである。この例は、大別して中火処理装置（
ＣＰＵ ） １と、主記憶装置（ＭＳＵ）２と、障害回
復装置（ＤＧＵ ） ３とから構成される。
ＣＰＵ １は′本来の機能として、命令カウンタ（ＩＣ
）■−１１に格納された命令アドレスに基いてＭＳＵ２
より実行すべき命令を読出し、命令レジスタ（ＩＲ）］
−１２に一旦格納する。命令実行制御回路（ＥＸＣ）
１−１５は、この命令に従って、汎用レジスタ群（ＧＰ
Ｒ） １−１６及びＭＳＵ ２１１７）読出し、又１／
ｊ、”Ｓ’ｊ込みを行いながら命令を順次実行する。
）■−１１に格納された命令アドレスに基いてＭＳＵ２
より実行すべき命令を読出し、命令レジスタ（ＩＲ）］
−１２に一旦格納する。命令実行制御回路（ＥＸＣ）
１−１５は、この命令に従って、汎用レジスタ群（ＧＰ
Ｒ） １−１６及びＭＳＵ ２１１７）読出し、又１／
ｊ、”Ｓ’ｊ込みを行いながら命令を順次実行する。
ＭＳＵ ２へはアクセスしたいアドレスをアドレスレジ
スタ（ＡＲ）Ｉ−１３にセットし、書込みの場合には店
込みデータをメモリデークレノスタ（ＭＤＲ’） ］
−１４にセットすることにＪ：リアクセスし、読出しの
場合には読出しデータかＭｌ’）Ｒ１ｉ／１にセラ］・
される。Ｇｒ’Ｒ］−−１６は３２ビツトのレノスタ１
６個から構成され、それぞれＧＰＲ１６−（１゜］ ６
−１ 、− 、 Ｉ ６− ］ ５と呼ぶ。ＭＳＵ ２
はｎメガバイトの記憶容：１１．を持つメモリモノー−
）しく ＭＭＵ ） ２−１１ 、 ＭＭＵ ２−１１
にアクセスするアドレスを格納するメモリアドレスレジ
スタ（ＭＡＲ） ２−１２ 、メモリ読出しの場合にＭ
ＩＶｒＵ２−１１からの益出しデータを格納するメモリ
読出しレジスタ（ＭＲＲ） ２−１３ 、メモリ１込み
の場合にＭＭＵ ２−１１への書込みデータを保持する
メモリ店込みレジスタ（ＭＷＲ） ２−１４及びメモリ
制御回路（ＭＭＣ） ２−１５により本来のメモ１ノ機
能を実現している。ＣＰＵ ］とのメモリデータ授受を
行うデータバス２０１は双方向・寸スであり。
スタ（ＡＲ）Ｉ−１３にセットし、書込みの場合には店
込みデータをメモリデークレノスタ（ＭＤＲ’） ］
−１４にセットすることにＪ：リアクセスし、読出しの
場合には読出しデータかＭｌ’）Ｒ１ｉ／１にセラ］・
される。Ｇｒ’Ｒ］−−１６は３２ビツトのレノスタ１
６個から構成され、それぞれＧＰＲ１６−（１゜］ ６
−１ 、− 、 Ｉ ６− ］ ５と呼ぶ。ＭＳＵ ２
はｎメガバイトの記憶容：１１．を持つメモリモノー−
）しく ＭＭＵ ） ２−１１ 、 ＭＭＵ ２−１１
にアクセスするアドレスを格納するメモリアドレスレジ
スタ（ＭＡＲ） ２−１２ 、メモリ読出しの場合にＭ
ＩＶｒＵ２−１１からの益出しデータを格納するメモリ
読出しレジスタ（ＭＲＲ） ２−１３ 、メモリ１込み
の場合にＭＭＵ ２−１１への書込みデータを保持する
メモリ店込みレジスタ（ＭＷＲ） ２−１４及びメモリ
制御回路（ＭＭＣ） ２−１５により本来のメモ１ノ機
能を実現している。ＣＰＵ ］とのメモリデータ授受を
行うデータバス２０１は双方向・寸スであり。
変換回路２−１６にょＩ）ｃＰＵｌがらのデータをデー
タバス１０１を介してＰ＃ＶＲ２−］、 ４へ、又ＭＲ
Ｒ２−１３のデータをｃＰＵｌへ送る。
タバス１０１を介してＰ＃ＶＲ２−］、 ４へ、又ＭＲ
Ｒ２−１３のデータをｃＰＵｌへ送る。
この実施例においては、上記に述べたごとき本来の４６
能に加えてチェックポイント１丁実行機能が付加されて
いる。このチェックポイント再実行は。
能に加えてチェックポイント１丁実行機能が付加されて
いる。このチェックポイント再実行は。
ある基準に従いチェックポイントを設定すると。
その時点のデータ処理／ステムの状態を退避した後本来
の処理ψを行い、又ある基準に合致すると。
の処理ψを行い、又ある基準に合致すると。
チェックポイントを設定するといった処理を繰返す。そ
して、もし１本来の処理中に障害が発生ずると処理を中
断し、退避した情報をもとに最新のチェック月？インド
の時点にデータ処理システムの状態を戻した後、再実行
することにＪ：り障害回復を行う。しかし、データ処理
／ステムの状態、特に汎用レジスタ及びメモリの状態を
退避するには時間がかかり、チェックポイント設定時点
でそれらの状態を退避することができない為、チェック
ポイント設定後書込みが発生した場合、その書込み前の
データを退避しておく。以下、チェックポインＦｖｇ実
行促能について具体的に説明する。
して、もし１本来の処理中に障害が発生ずると処理を中
断し、退避した情報をもとに最新のチェック月？インド
の時点にデータ処理システムの状態を戻した後、再実行
することにＪ：り障害回復を行う。しかし、データ処理
／ステムの状態、特に汎用レジスタ及びメモリの状態を
退避するには時間がかかり、チェックポイント設定時点
でそれらの状態を退避することができない為、チェック
ポイント設定後書込みが発生した場合、その書込み前の
データを退避しておく。以下、チェックポインＦｖｇ実
行促能について具体的に説明する。
ＩＣｌ−１１の命令アドレスはチェックディン１＝設定
時点でＩＣ−バックアップ（ＩＣ−ＢＵ）１−２１に退
避される。ｃｐＲｌ −１６に対応して、それと全く回
じ構成のレジスタパックアラ：ｆ（ＢＦＲ）１−２３と
、 ＧＰＲ１６−ｉ （ｉけ０〜１５のうちの１番目を
示す）が最新チェックポイント設定以降に別込みか行わ
れ／こか否かを表示するＶ表示ビット（ｎＦＲ−Ｖ）
］ −２４が設けられている。今、 ＧＰＲｌ−１６の
１９−１に対応して、 ＢＦＲ１−２３の２３−１及び
ＢＦＲ尤−Ｖｌ−２４の２４−１と表わすことにする。
時点でＩＣ−バックアップ（ＩＣ−ＢＵ）１−２１に退
避される。ｃｐＲｌ −１６に対応して、それと全く回
じ構成のレジスタパックアラ：ｆ（ＢＦＲ）１−２３と
、 ＧＰＲ１６−ｉ （ｉけ０〜１５のうちの１番目を
示す）が最新チェックポイント設定以降に別込みか行わ
れ／こか否かを表示するＶ表示ビット（ｎＦＲ−Ｖ）
］ −２４が設けられている。今、 ＧＰＲｌ−１６の
１９−１に対応して、 ＢＦＲ１−２３の２３−１及び
ＢＦＲ尤−Ｖｌ−２４の２４−１と表わすことにする。
ＥＸＣ１，−１５により、ＧＰＲＩ−１，６の１６−１
に書込みが行われるとき、制御線１０１を介して与えら
れるレノスタ選択信号（ＧＡＲ信号）の値が°′ｉ”と
なり、 ＧＰＲ１−１６の１６−１が選択されてデータ
バス１．０２上にその値がセットされる。レジスタバッ
クアップ制御回路（ＢＦＲＣＴＬ ）１−２２は、 Ｇ
ＡＲ信号に」：すＢＦＲ−Ｖ １−２４の２４−ｉに基
いてＧＰＲ１−１６の１６−１がチェックポイント設定
以降書込みが行われたか否かを判定し、古込みが行われ
ている場合（ＢＦＲ−Ｖの２４−１＝ｌＪｊｌ ）には
何もしないが、摺込みが行われていない場合（ＢＦＲ−
Ｖ （Ｄ ２４− ｉ ＝ ”（１” ）にはＧＰＲの
１６− ｉの１直をデータバス１０２を経由し７ ＢＰ
Ｒノ２３− Ｉ Ｋ ；！ｉ込すと共Ｋ ＢＦＲ−Ｖ
（７）２４−１を°′１′″にセットする。とのＢＦＲ
−Ｖ １−２４はチェックポイント設定で“′０″にク
リアされる。
に書込みが行われるとき、制御線１０１を介して与えら
れるレノスタ選択信号（ＧＡＲ信号）の値が°′ｉ”と
なり、 ＧＰＲ１−１６の１６−１が選択されてデータ
バス１．０２上にその値がセットされる。レジスタバッ
クアップ制御回路（ＢＦＲＣＴＬ ）１−２２は、 Ｇ
ＡＲ信号に」：すＢＦＲ−Ｖ １−２４の２４−ｉに基
いてＧＰＲ１−１６の１６−１がチェックポイント設定
以降書込みが行われたか否かを判定し、古込みが行われ
ている場合（ＢＦＲ−Ｖの２４−１＝ｌＪｊｌ ）には
何もしないが、摺込みが行われていない場合（ＢＦＲ−
Ｖ （Ｄ ２４− ｉ ＝ ”（１” ）にはＧＰＲの
１６− ｉの１直をデータバス１０２を経由し７ ＢＰ
Ｒノ２３− Ｉ Ｋ ；！ｉ込すと共Ｋ ＢＦＲ−Ｖ
（７）２４−１を°′１′″にセットする。とのＢＦＲ
−Ｖ １−２４はチェックポイント設定で“′０″にク
リアされる。
障害報告が行われたとき、 ＧＰＲ１−１（ｉを最新の
チェックポイント設定時点に戻すには、 ｎＦＲ−Ｖｌ
−２４の各ビットで１１１ Ｉｔに対応するＧＰＲＩ−
１６のみＢＦＲ１−２４で再変えればよい。
チェックポイント設定時点に戻すには、 ｎＦＲ−Ｖｌ
−２４の各ビットで１１１ Ｉｔに対応するＧＰＲＩ−
１６のみＢＦＲ１−２４で再変えればよい。
又、 ＮＩＭＵ ２〜１１に対しては、チェック醪イン
ド設定以降、メモリ書込みの発生したアドレス及び書込
み前のデータを発生した順に全てスタックするために、
メモリパソクアッｆ（ＢＦＭ）２−２１が設けられてい
る。このＢＦＭ ２−２１は２５６ワードで１ワード５
４ピント（書込みアドレス２２ビツトと書込み前のデー
タ３２ビツトを保持する）のメモリであり、 ＢＦＭ
２−２１の書込みの都度カウントアツプする書込みカウ
ンタ（ＷＣＮＴ）２−２２でアドレス指定され、又ＷＣ
ＮＴ ２−２２はその値が”２４８”以上か否かを監視
回路（ＤＴＲ） ２−２３により監視されている。ＣＰ
Ｕ ｌからメモリ書込み要求が発生した場合、 ＩＶＩ
ＭＣ２−１６はＭＡＲ２−１，２に書込みア１゛レスを
セットし、 ＭＭ［Ｊ ２−１１の９１′！込むべきワ
ードを選択する。ＭＭＣ２−１５は２選択されたワード
の値が一旦メモリ読出書込データバス２（）２にセット
されるので、その値をＭＲＲ２−１３にセットし、 Ｃ
ＰＵ １から送られた書込みデータをＭＷＲ２−１４を
通し−ＵＭＭＵ ２−１１に書込み指示を出す。それと
同時に、 ＭＭＣ２−１５は２ＭＡＲ２−１２及びＭＲ
Ｒ２−１３（７）値をＷＣＮＴ２−２２が指定するＢＦ
Ｍ ２−２１のアドレスに書込みを行うと共に、 ＷＣ
ＮＴ ２−２２をＩｔ １ ｊ）加算する。ＷＣＮＴ２
−２２はチェックポイント設定時に“ｈｔｔｏ”＄にク
リアされる。障害報告が行われたとき、ＭＭＬＪ２−１
１を最新のチェックポイント設定時点に戻すには、障害
報告時点のＷＣＮＴ’２−２２の値に°′ｌ″減算した
値を開始アドレスとして、アドレスが′０”になるまで
さかのほりながらＢＦＭ ２−２１を読出し、読出され
たデータの順に、そのデータに基きＭＭＵ ２− ｉ
１を１！】変えて行けばよい。
ド設定以降、メモリ書込みの発生したアドレス及び書込
み前のデータを発生した順に全てスタックするために、
メモリパソクアッｆ（ＢＦＭ）２−２１が設けられてい
る。このＢＦＭ ２−２１は２５６ワードで１ワード５
４ピント（書込みアドレス２２ビツトと書込み前のデー
タ３２ビツトを保持する）のメモリであり、 ＢＦＭ
２−２１の書込みの都度カウントアツプする書込みカウ
ンタ（ＷＣＮＴ）２−２２でアドレス指定され、又ＷＣ
ＮＴ ２−２２はその値が”２４８”以上か否かを監視
回路（ＤＴＲ） ２−２３により監視されている。ＣＰ
Ｕ ｌからメモリ書込み要求が発生した場合、 ＩＶＩ
ＭＣ２−１６はＭＡＲ２−１，２に書込みア１゛レスを
セットし、 ＭＭ［Ｊ ２−１１の９１′！込むべきワ
ードを選択する。ＭＭＣ２−１５は２選択されたワード
の値が一旦メモリ読出書込データバス２（）２にセット
されるので、その値をＭＲＲ２−１３にセットし、 Ｃ
ＰＵ １から送られた書込みデータをＭＷＲ２−１４を
通し−ＵＭＭＵ ２−１１に書込み指示を出す。それと
同時に、 ＭＭＣ２−１５は２ＭＡＲ２−１２及びＭＲ
Ｒ２−１３（７）値をＷＣＮＴ２−２２が指定するＢＦ
Ｍ ２−２１のアドレスに書込みを行うと共に、 ＷＣ
ＮＴ ２−２２をＩｔ １ ｊ）加算する。ＷＣＮＴ２
−２２はチェックポイント設定時に“ｈｔｔｏ”＄にク
リアされる。障害報告が行われたとき、ＭＭＬＪ２−１
１を最新のチェックポイント設定時点に戻すには、障害
報告時点のＷＣＮＴ’２−２２の値に°′ｌ″減算した
値を開始アドレスとして、アドレスが′０”になるまで
さかのほりながらＢＦＭ ２−２１を読出し、読出され
たデータの順に、そのデータに基きＭＭＵ ２− ｉ
１を１！】変えて行けばよい。
チェックポイントの設定条件は、第２図の論理図に示す
ように、（１）他装置２例えばＩＯ装置に対し何らかの
制御を行い、該時点Ｊ′）、前に戻って再実行できなく
なった場合（例えば１０命令）、（２）退避手段のない
レノスタ、メモリの値を変更した場合（図示されていな
いが１例えば２割込マスク状態１割込要因のセット／リ
セット）、または（３）ＤＴＲ２−２３のＢＦＭ ｎｅ
ａｒ４ｙ ｆ ｕｌｌ信号がオン、 ＨｐちＷＣＮＴ
２−２２の値が２４８以上になった場合である。チェッ
クポイント制御回路（ＣＰＣＴＬ ） １−２５は上記
条件のうち、１つでも検出すると、内蔵されているチェ
ックポイント過渡状態表示（ＣＰＩＮＤ）フリップフロ
７ゾ２５ａをセットし、制御線１０３を介して与えられ
るＥＸＣ１，−１５からの命令実行終了信号によりチェ
ックポイント設定（ＳＣＰ ） 信号をオンにして制御
線１０４を例勢すると共に前記ＣＰＩＮＤフリップフロ
ツゾ２５ａをリセットする。
ように、（１）他装置２例えばＩＯ装置に対し何らかの
制御を行い、該時点Ｊ′）、前に戻って再実行できなく
なった場合（例えば１０命令）、（２）退避手段のない
レノスタ、メモリの値を変更した場合（図示されていな
いが１例えば２割込マスク状態１割込要因のセット／リ
セット）、または（３）ＤＴＲ２−２３のＢＦＭ ｎｅ
ａｒ４ｙ ｆ ｕｌｌ信号がオン、 ＨｐちＷＣＮＴ
２−２２の値が２４８以上になった場合である。チェッ
クポイント制御回路（ＣＰＣＴＬ ） １−２５は上記
条件のうち、１つでも検出すると、内蔵されているチェ
ックポイント過渡状態表示（ＣＰＩＮＤ）フリップフロ
７ゾ２５ａをセットし、制御線１０３を介して与えられ
るＥＸＣ１，−１５からの命令実行終了信号によりチェ
ックポイント設定（ＳＣＰ ） 信号をオンにして制御
線１０４を例勢すると共に前記ＣＰＩＮＤフリップフロ
ツゾ２５ａをリセットする。
上記の動作をフローチャートで示すと第３図のグように
なる。ＳＣＰ信号がオンになると、 ＩＣ−ＢＵｌ−２
１にはＩＣｌ−１１の現在の値、即ち次に実行すべき命
令のアドレスを格納し、ＢＦＲＩ−２３に関しては対応
するＢＦＲ−Ｖ １−２４をすべてリセットし、 ＢＦ
Ｍ ２−２１に関してはそのアドレスを格納しているＷ
ＣＮＴ ２−２２をリセットすることにより、データ処
理システムを新しいチェックポイントに設定する。
なる。ＳＣＰ信号がオンになると、 ＩＣ−ＢＵｌ−２
１にはＩＣｌ−１１の現在の値、即ち次に実行すべき命
令のアドレスを格納し、ＢＦＲＩ−２３に関しては対応
するＢＦＲ−Ｖ １−２４をすべてリセットし、 ＢＦ
Ｍ ２−２１に関してはそのアドレスを格納しているＷ
ＣＮＴ ２−２２をリセットすることにより、データ処
理システムを新しいチェックポイントに設定する。
次に、障害が報告された場合の障害回復処理について説
明する。ＣＰＵ ｌ内における障害がノｆ ＩＪティチ
ェック、回路の２重化比較、イリーガル命令。
明する。ＣＰＵ ｌ内における障害がノｆ ＩＪティチ
ェック、回路の２重化比較、イリーガル命令。
その他の手法（図示せず）により検出されると。
信号線３０１を介してＤＧＵ ３へ障害報告（ＦＤ）信
号を送ると共に、 ＣＰＵ １及びＭＳＵ ２は即、停
止状態になる。ＦＤ信号がオンになることにより。
号を送ると共に、 ＣＰＵ １及びＭＳＵ ２は即、停
止状態になる。ＦＤ信号がオンになることにより。
ＤＧＵ ３は障害回復処理を開始する。ＤＧＵ ３は。
ＣＰＵ ｌ及びＭＳＵ ２の診断プロセッサであシ２診
診断インタフェースパス０２によすＣＰＵ １及びＭＳ
Ｕ２のし・ソスタ、メモリの書込みや読出しが可能であ
る。以下、第３図のフローチャートを参照しなオンにな
ることにより、処理６１のステップでは診断インタフェ
ースパス３０２を介シてＣＩ”ＩＮＤ ７リツプフロソ
フ０２５ａを読取り、 ”０”であれば回復処理可能と
判１ｆｉシて処理６２のステップに進む。
診断インタフェースパス０２によすＣＰＵ １及びＭＳ
Ｕ２のし・ソスタ、メモリの書込みや読出しが可能であ
る。以下、第３図のフローチャートを参照しなオンにな
ることにより、処理６１のステップでは診断インタフェ
ースパス３０２を介シてＣＩ”ＩＮＤ ７リツプフロソ
フ０２５ａを読取り、 ”０”であれば回復処理可能と
判１ｆｉシて処理６２のステップに進む。
処理６２では診断インタフェース３０２によりＩＣ−ｌ
３Ｕ ］ −２１を読増シ、その値をＩＣｌ−１１にセ
ットする。次に処理６３において１診断インタフェース
３０２を介してＢＦＲ１−２３及びＲＦＲ−Ｖ Ｉ −
２４の内容を一旦読込′み、 ＢＦＲ−Ｖｌ−２４の値
で“１″が七ソトされているピッｉ・位置（例えばｉ番
目）に対応するｌ３ＦＲ１−２３のワード（ＢＦＲ２３
−ｆ ）に基いて、対応するＧＩ’Ｒ１−１６のワード
（ＧＰＲ１６−ｉ）の格納をＢＦＲ−Ｖ １−２４の値
で１′１”がセットされている全ビットに対して行う。
３Ｕ ］ −２１を読増シ、その値をＩＣｌ−１１にセ
ットする。次に処理６３において１診断インタフェース
３０２を介してＢＦＲ１−２３及びＲＦＲ−Ｖ Ｉ −
２４の内容を一旦読込′み、 ＢＦＲ−Ｖｌ−２４の値
で“１″が七ソトされているピッｉ・位置（例えばｉ番
目）に対応するｌ３ＦＲ１−２３のワード（ＢＦＲ２３
−ｆ ）に基いて、対応するＧＩ’Ｒ１−１６のワード
（ＧＰＲ１６−ｉ）の格納をＢＦＲ−Ｖ １−２４の値
で１′１”がセットされている全ビットに対して行う。
次の処理６４において。
診断インタフェース３０２を介して一旦ＢＦＭ２−２１
の内容をＷＣＮＴ ２〜２２の障害報告時の値を開始ア
ドレスとして、 ＷＣＮＴ ２−２２をｔ＋１１７づつ
減じなからパ０′″になるまで読込む。そのあと、読込
んだ順にＢＦＭ ２−２１のデータの書込アドレス情報
をＭＭＵ ２−１１のアドレス指定とし、書込データ情
報を書込データとしてＭＭＬＪ ２−１１へ書込む。以
上に」：す、 Ｉ Ｃ１−１１、ＧＰＲ１−１６及びＭ
ＭＵ２−１１の状態を最新のチェックポイント設定時点
まで戻し、処理６５のステップでエラーリセッ）ｊ、Ｆ
Ｄ信号３（）１の状態をオフとした後・ＣＰＵ １をス
ター）・することによって最新のチェックポイントから
の再実行を実現する。
の内容をＷＣＮＴ ２〜２２の障害報告時の値を開始ア
ドレスとして、 ＷＣＮＴ ２−２２をｔ＋１１７づつ
減じなからパ０′″になるまで読込む。そのあと、読込
んだ順にＢＦＭ ２−２１のデータの書込アドレス情報
をＭＭＵ ２−１１のアドレス指定とし、書込データ情
報を書込データとしてＭＭＬＪ ２−１１へ書込む。以
上に」：す、 Ｉ Ｃ１−１１、ＧＰＲ１−１６及びＭ
ＭＵ２−１１の状態を最新のチェックポイント設定時点
まで戻し、処理６５のステップでエラーリセッ）ｊ、Ｆ
Ｄ信号３（）１の状態をオフとした後・ＣＰＵ １をス
ター）・することによって最新のチェックポイントから
の再実行を実現する。
なお、上記の実施例においては、第１図に見られるよう
にバッファ（緩衝記憶装置）のないＣＰＵが用いられた
が、 ＣＰＵ内で発生する書込み要求が主記憶装置に対
しても書込むこ吉のできる２例えばストアスルーバッフ
ァを採用したＣＰＨに対しても本発明を適用できること
は言うまでも人い。
にバッファ（緩衝記憶装置）のないＣＰＵが用いられた
が、 ＣＰＵ内で発生する書込み要求が主記憶装置に対
しても書込むこ吉のできる２例えばストアスルーバッフ
ァを採用したＣＰＨに対しても本発明を適用できること
は言うまでも人い。
以上の説明により明らかなように１本発明によれば、主
記憶装置にデータ書込み時に書込み前のデータを退避さ
せるように構成することによシ。
記憶装置にデータ書込み時に書込み前のデータを退避さ
せるように構成することによシ。
ストアインバッファを採用したＣＰＵ以外のＣＰＵに対
してもチェックポイント再実行方式が適用できることは
勿論、主記憶装置の書込み前のデータ退避用メモリとし
て主記憶装置の動作速度と同程度の比較的低速メモリの
使用が可能になり、 ＣＰＵ全体における障害の回復が
容易にできるようになった点において、システムおける
信頼性および保守性を向上すべく得られる効果は大であ
る。
してもチェックポイント再実行方式が適用できることは
勿論、主記憶装置の書込み前のデータ退避用メモリとし
て主記憶装置の動作速度と同程度の比較的低速メモリの
使用が可能になり、 ＣＰＵ全体における障害の回復が
容易にできるようになった点において、システムおける
信頼性および保守性を向上すべく得られる効果は大であ
る。
第１図は本発明による実施例の構成を示すブロック図、
第２図は、第１図におけるチェックポイント制御回路（
ＣＰＣＴＬ ）のチェックポイン！・設定条件を示す論
理図、第３図は、第１図の実施例について行われる障害
回復処理の経過を説明するだめのフローチャートである
。 図において、１は中央処理装置（ＣＰＵ ） 、 ２は
主記憶装置（ＭＳＵ ） 、 ３は障害回復処理（Ｔ）
ＧＩＪ） 。 １−ｔｌは命令ｈつ７り（ＩＣ）、ｌ −１２は命令レ
ジスタ（ＩＲ）、１−１３はアドレスレジスタ（ＡＲ）
、 １−１４はメモリデータレジスタ（ＭＤＲ）。 １−１５は命令実行制御回路（ＥＸＣ） 、 ｌ −１
６は汎用レノメタ群（ＧＰＲ） 、 １−２１はＩＣバ
ックアップ（ＩＣ−ＢＵ） 、 Ｉ −２２はレジスタ
バックアップ制御回路（ＢＦＲＣＴＬ ） 、 １−２
３はレノスタパックアッブ（ＢＦＲ） 、 １−２４は
Ｖ表示ビット（ＢＦ’Ｒ−Ｖ）。 １−２５はチェックポイント制御回路（ＣＩ’ＣＴＬ
） 。 ２５ａはチェ、クポイント過渡状態表示フリツノフロッ
プ（ＣＰＩＮＤ ） 、 ２−１１はメモリモジュール
（ＭＭＴＪ ） 、 ２−１２はメモリアドレスレジス
タ（ＭＡＲ） 、 ２−１３はメモリ読出しレジスタ（
ＭＲＲ） 、 ２−１４はメモリ書込みレジスタ（■■
）、２−１５はメモリ制御回路（ＭＭＣ） 。 ２−１６は変換回路、２−２１はメモリパックアラｆ
（ＢＦＭ ） 、 ２−２２は書込みカウンタ。 ２−２３は監視回路である。
第２図は、第１図におけるチェックポイント制御回路（
ＣＰＣＴＬ ）のチェックポイン！・設定条件を示す論
理図、第３図は、第１図の実施例について行われる障害
回復処理の経過を説明するだめのフローチャートである
。 図において、１は中央処理装置（ＣＰＵ ） 、 ２は
主記憶装置（ＭＳＵ ） 、 ３は障害回復処理（Ｔ）
ＧＩＪ） 。 １−ｔｌは命令ｈつ７り（ＩＣ）、ｌ −１２は命令レ
ジスタ（ＩＲ）、１−１３はアドレスレジスタ（ＡＲ）
、 １−１４はメモリデータレジスタ（ＭＤＲ）。 １−１５は命令実行制御回路（ＥＸＣ） 、 ｌ −１
６は汎用レノメタ群（ＧＰＲ） 、 １−２１はＩＣバ
ックアップ（ＩＣ−ＢＵ） 、 Ｉ −２２はレジスタ
バックアップ制御回路（ＢＦＲＣＴＬ ） 、 １−２
３はレノスタパックアッブ（ＢＦＲ） 、 １−２４は
Ｖ表示ビット（ＢＦ’Ｒ−Ｖ）。 １−２５はチェックポイント制御回路（ＣＩ’ＣＴＬ
） 。 ２５ａはチェ、クポイント過渡状態表示フリツノフロッ
プ（ＣＰＩＮＤ ） 、 ２−１１はメモリモジュール
（ＭＭＴＪ ） 、 ２−１２はメモリアドレスレジス
タ（ＭＡＲ） 、 ２−１３はメモリ読出しレジスタ（
ＭＲＲ） 、 ２−１４はメモリ書込みレジスタ（■■
）、２−１５はメモリ制御回路（ＭＭＣ） 。 ２−１６は変換回路、２−２１はメモリパックアラｆ
（ＢＦＭ ） 、 ２−２２は書込みカウンタ。 ２−２３は監視回路である。
Claims (1)
- 【特許請求の範囲】 Ｉ 主記憶装置と、命令カウンタ、汎用レジスタ及び命
令実行ｉ１＋１１１４１回路からなる中央処理装置と。 前記主記憶装置及び前記中火処理装置の内部状態の読出
しや、これ等の装置への書込みを行なう障害回復制御装
置とを備えたデータ処理システムにおいて、前記主記憶
装置の指定されたロケーションに書込みが行われる都度
、該ロケーションの元の内容をＯ番地から順次格納し、
リセット信号によりｍびＯ番地から格納を開始する・ぐ
、クアッノメモリと、該バックアップメモリへの格納状
態を監視し、少なくとも該バックアップメモリへの格納
ができなくなる前の所定のリミットを越えたことを検出
する監視装置と、前記汎用レジスタの状態を任意の時点
で最期にリセット信号を受けた時点に戻すだめの情報を
格納するバックアップレジスタと、前記命令カウンタの
状態を最期にリセット信号を受けた時点に戻すための情
報を格納する退避レジスタと、少なくとも前記監ｍ装置
の出力に呼応して前記バックアップメモリ、前記バック
アップレジスタ及び前記退避レジスタに対しりナツト信
号を送出するチェックポイント制御回路と。 前記中央処理装置内の障害を検出し、前記障害回復制御
装置に障害報告を行って該中央処理装置及び前記主記ｍ
装置を停止状態にするチェック回路群とが相加されたこ
とを特徴とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167481A JPS5957351A (ja) | 1982-09-28 | 1982-09-28 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167481A JPS5957351A (ja) | 1982-09-28 | 1982-09-28 | デ−タ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5957351A true JPS5957351A (ja) | 1984-04-02 |
Family
ID=15850476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57167481A Pending JPS5957351A (ja) | 1982-09-28 | 1982-09-28 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5957351A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61186762A (ja) * | 1985-02-11 | 1986-08-20 | キヤリア コーポレーシヨン | ヒートポンプ制御方法 |
| JPS63500129A (ja) * | 1985-06-24 | 1988-01-14 | エヌ・シ−・ア−ル・コ−ポレ−シヨン | 障害回復データ処理システム |
| US6079030A (en) * | 1995-06-19 | 2000-06-20 | Kabushiki Kaisha Toshiba | Memory state recovering apparatus |
| US6148416A (en) * | 1996-09-30 | 2000-11-14 | Kabushiki Kaisha Toshiba | Memory update history storing apparatus and method for restoring contents of memory |
-
1982
- 1982-09-28 JP JP57167481A patent/JPS5957351A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61186762A (ja) * | 1985-02-11 | 1986-08-20 | キヤリア コーポレーシヨン | ヒートポンプ制御方法 |
| JPS63500129A (ja) * | 1985-06-24 | 1988-01-14 | エヌ・シ−・ア−ル・コ−ポレ−シヨン | 障害回復データ処理システム |
| US6079030A (en) * | 1995-06-19 | 2000-06-20 | Kabushiki Kaisha Toshiba | Memory state recovering apparatus |
| US6148416A (en) * | 1996-09-30 | 2000-11-14 | Kabushiki Kaisha Toshiba | Memory update history storing apparatus and method for restoring contents of memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7853825B2 (en) | Methods and apparatus for recovering from fatal errors in a system | |
| JP2505928B2 (ja) | フォ―ルト・トレラント・システムのためのチェックポイント機構 | |
| JP3290052B2 (ja) | ソフトウエア故障回復のための再使用可能なソフトウエアモジュールを持つプログレッシブ再試行法及び装置 | |
| US9251002B2 (en) | System and method for writing checkpointing data | |
| EP0608344B1 (en) | System for backing-up data for rollback | |
| JP3196004B2 (ja) | 障害回復処理方法 | |
| JP3072048B2 (ja) | 計算機システムおよび計算機システムのソフトウェア故障回復方法 | |
| JPH07117903B2 (ja) | 障害回復方法 | |
| US20030074601A1 (en) | Method of correcting a machine check error | |
| JP7351933B2 (ja) | エラーリカバリ方法及び装置 | |
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| US20040049710A1 (en) | Maintaining data access during failure of a controller | |
| JP3301992B2 (ja) | 電源故障対策を備えたコンピュータシステム及びその動作方法 | |
| JPS5957351A (ja) | デ−タ処理システム | |
| JP3424968B2 (ja) | 計算機システム及びプロセッサチップ及び障害復旧方法 | |
| JP2513060B2 (ja) | 故障回復型計算機 | |
| JPS59144956A (ja) | デ−タ処理システム | |
| JP2001109635A (ja) | 障害対処方法及びコンピュータシステム読み取り可能な記録媒体 | |
| US20070038849A1 (en) | Computing system and method | |
| CN109343986B (zh) | 处理内存故障的方法与计算机系统 | |
| JPS6128141B2 (ja) | ||
| JP4494263B2 (ja) | サービスシステムの冗長化方式 | |
| JP3340284B2 (ja) | 冗長システム | |
| JPH05233466A (ja) | 二重化補助記憶装置の障害回復方式 | |
| JPS635779B2 (ja) |