JP2007220856A - 多層セラミック基板 - Google Patents

Abstract

【課題】導体の低抵抗化、および構造欠陥の抑制を可能にした、導電性ペーストを用いた多層セラミック基板を提供することを目的とする。
【解決手段】積層されたセラミック層と、これらのセラミック層に形成された内部導体膜と、所定のセラミック層を貫通して形成されたビアホール導体とを備えており、これらの導体を形成するための導電性ペーストが少なくとも銀粉と有機ビヒクルとを含み、前記銀粉が少なくとも結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下の銀粉からなることを特徴としている。結晶子径の異なる銀粉を混合することにより、セラミック層の焼結により発生する力に追随するように銀の焼結が進行する。これにより、セラミック層と導体間に発生し得る構造欠陥を抑制するだけでなく、導体は銀粉のみであることから、良好な接続を得て低抵抗化を可能にする。
【選択図】図１

Description

本発明は、導体膜、及びビアホール導体用導電性ペーストを用いた多層セラミック基板に関するものである。

電子機器の小型化、高密度化を実現するために電子部品の小型化、複合化が望まれており、これを実現するために小型のモジュール部品などの開発が進められている。これを実現する手段の一つとして多層セラミック基板の表層に各種電子部品を実装したセラミックモジュール部品が実用化されている。このセラミックモジュール部品に用いる従来の多層セラミック基板およびその製造方法について説明する。

まず、従来の多層セラミック基板はガラス成分を含む無機粉末に有機バインダおよび可塑剤などの有機溶剤を用いて混合分散してセラミックスラリーとし、ドクターブレード法、ダイコーティング法等によりＰＥＴフィルム等のベースフィルムの上に前記セラミックスラリーを塗布することによってセラミックグリーンシートを作製する。このセラミックグリーンシートの上に導電性ペーストを用いて導体膜パターンを形成する。

また、必要に応じてセラミックグリーンシートにパンチャー加工あるいはレーザ加工などによりビアホールを形成した後、前記導電性ペーストを用いてこのビアホールに充填してビアホール導体を形成する。

次に、前記セラミックグリーンシートを加熱および加圧を繰り返し、熱圧着することによりセラミックグリーンシートの仮積層体を作製する。この仮積層体の表層には、各種電子部品などを実装したり、多層セラミック基板をプリント基板などに実装するための端子電極を印刷形成する。

その後、この仮積層体を本加圧成型することにより積層体を得た後、この積層体を焼成することにより多層セラミック基板を得ている。

しかし、通常の焼成法では導体材料とセラミック材料の焼成収縮挙動が異なる場合が多く、大判で平坦、且つ寸法精度の良好な多層セラミック基板を得ることは困難であった。

そこで、寸法精度の良好な多層セラミック基板を得るための焼成方法として、セラミックグリーンシートの積層体の少なくとも一方の主面に前記セラミックグリーンシートの焼成温度では焼結しない無機組成物からなるセラミックグリーンシートを収縮抑制層として積層した後、焼成する方法が提案されている。この収縮抑制層を用いることで平面方向の収縮が大幅に抑制され、厚み方向のみに選択的に収縮が発生する。これにより、平坦かつ寸法精度の良好な無収縮多層セラミック基板を得ることが可能となるものである。

いずれの焼成方法を選択する場合においても、導体膜、及びビアホール導体とセラミック層との間にデラミネーションやクラックなどの構造欠陥、加えて通常の収縮焼成では基板の反りが発生する恐れがある。これは焼成工程において、導体とセラミックの熱膨張係数や弾性定数のミスマッチにより発生する応力が主な原因として考えられている。

これを解決するための手段として、導電性ペースト中にガラスを添加する手法が採用されることが多い。特許文献１では導電性ペースト中に絶縁セラミック層の原料粉末を添加することにより、ビアホール導体と絶縁セラミック層との熱膨張係数のミスマッチを抑制し、焼成中に発生する構造欠陥を抑制している。

また、導電性ペースト中にガラスを添加しない手法についても検討されている。特許文献２では、導電性ペースト中に３０ｖｏｌ％以下のポリスチレンなどの空孔形成材を添加することにより、焼成中に導体内に空孔が均一に形成されることを提案している。形成された空孔が焼成中に発生する応力を緩和することで構造欠陥を抑制している。特許文献３では、１次粒子を加熱し３次元状に融着させた多孔質２次粒子の銀を導電性ペーストに用いることで、焼成中に大きな収縮率が得られることから、反りや歪みの発生を抑制している。

また、導電性ペースト中の銀粉の粒径や形状を規制することで焼成中の収縮率を制御する提案も多く、特許文献４では、銀粉の粒径、比表面積、結晶子径、タップ密度などを規制することにより、セラミック基板との焼成中の収縮率の差や、クラック、デラミネーションの防止などの効果を得ることができ、加えて導電性ペーストとしての扱いやすさも両立させている。
特開２００５−１１６３３７号公報 特許第２９３３４６３号公報 特開２００２−１９７９２２号公報 特開２００３−４９２０２号公報

しかしながら、従来の方法である特許文献１に開示された導電性ペースト中にガラスを添加したものでは、熱膨張係数のミスマッチを抑制することは可能であるが、抑制すればするほど導体の抵抗増加を引き起こすため、高周波用のセラミック基板には適さない恐れがある。特許文献２に開示されたポリスチレンなどの空孔形成材を添加した導電性ペーストでは無収縮多層セラミック基板を焼成する際に、ＸＹ方向の収縮を制御することは困難であり構造欠陥が発生する恐れがある。特許文献３に開示された、多孔質２次粒子を作製するとき、加熱工程を経て１次粒子を３次元状に凝集させる必要性があるが、加熱工程のみで凝集度合、および空効率を制御することは困難であり、あまり好ましい製法とはいえない。特許文献４に開示された、銀粉の粒径などを規制するのみでは、特許文献２と同様に無収縮多層セラミック基板を焼成する際には構造欠陥が発生する恐れがある。

本発明は上記従来の問題点を解決するものであり、導体にガラスを添加しないことによる低抵抗化、結晶子径を規定することにより構造欠陥の抑制を可能にした、導電性ペーストを用いた多層セラミック基板を提供することを目的とする。

上記目的を達成するために、本発明においては、請求項１記載の多層セラミック基板は、積層された複数のセラミック層と、これらのセラミック層に形成された内部導体膜と、複数のセラミック層のうち所定のセラミック層を貫通して形成されたビアホール導体とを備えており、前記ビアホール導体を形成するために充填される導電性ペーストが少なくとも銀粉と有機ビヒクルとを含み、前記銀粉が少なくとも結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下の銀粉を含むことを特徴としている。

このように結晶子径の異なる銀粉を混合することにより、低温領域から結晶子径の小さい銀粉が結晶子径の大きい銀粉と結合するように焼結が進行する。一方、結晶子径の大きい銀粉は高温領域まで安定に存在することにより、導体の全体的な骨格は殆ど崩れることがない。なお、結晶子の小さい銀粉は６００℃付近で焼結が完了する。それ以上の高温領域に持っていくと、セラミック層の焼結が開始されるが、その温度領域において結晶子径の大きい銀粉の焼結が同様に開始される。このとき、低温で焼結した銀粉を骨格として、結晶子径の大きな銀粉はセラミック層の焼結により発生する力に追随するように焼結が進行する。これにより、セラミック層と導体間に発生し得る構造欠陥を抑制するだけでなく、導体は銀粉のみであることから、良好な接続を得て低抵抗化を可能にすることができる。

また、前記ビアホール導体以外でも、請求項２記載の内部導体膜、および請求項３記載の表層導体膜に前記導電性ペーストを用いても良い。結晶子径の異なる銀粉を混合することにより、セラミック層の焼結により発生する力に追随するように銀粉の焼結が進行する。内部導体膜もしくは表層導体膜についても、構造欠陥を抑制し、良好な接続を得て低抵抗化を可能にすることができる。

請求項４記載の多層セラミック基板において、この多層セラミック基板は焼結時に、ＸＹ方向（平面方向）には殆ど収縮を起こさず、Ｚ方向（厚み方向）のみに優先的に焼結が進行する。仮に単一に近い結晶子径を有する銀粉を用いると、ＸＹ方向に欠陥が発生し、Ｚ方向へは導体が隆起する恐れがある。ここで、結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下の銀粉を混合した導電性ペーストを用いると、６００℃以上で起こる無収縮多層セラミック基板特有の焼結挙動により発生する力に追随するように銀粉の焼結が進行する。これにより、セラミック層と導体間に発生し得る構造欠陥を抑制するだけでなく、導体は銀粉のみであることから、良好な接続を得て低抵抗化を可能にすることができる。

また、請求項５記載の前記銀粉の結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉の混合比率がすべての銀重量に対して１５ｗｔ％以上８５ｗｔ％以下にすることにより、ビアホール導体、内部導体膜、表層導体膜を形成したとき、セラミック焼結温度において、セラミック層の焼結が開始されるが、その温度領域において結晶子径の大きい銀粉の焼結が同様に開始される。このとき低温で焼結した銀粉を骨格として、結晶子径の大きな銀粉はセラミック層の焼結により発生する力に追随するように焼結が進行する。

本発明によれば、ビアホール導体、内部導体膜、表層導体膜を形成するための導電性ペーストが、少なくとも銀粉と有機ビヒクルとを含む導電性ペーストであって、前記銀粉が少なくとも結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下の銀粉を含むものを用いることにより、導体にガラスを添加しないことによる低抵抗化、結晶子径を規定することにより構造欠陥を抑制する効果が得られる。

以下、本発明の多層セラミック基板について、一実施の形態および図面を用いて説明する。

本発明の多層セラミック基板に用いる導電性ペーストは、銀粉と有機ビヒクルとを含む導電性ペーストであって、前記銀粉が少なくとも結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下の銀粉を含むことを特徴としている。

本発明における銀粉の結晶子径の算出には、銀粉のＸ線回折パターンの（１１１）面と（２２２）面から機器依存の値を取り除いた半値幅を算出し、それを次のＳｃｈｅｒｒｅｒの式によって求めた。

Ｄ_hkl＝Ｋλ／βｃｏｓθ
ここで、
Ｄ_hkl：結晶子径の大きさ
λ：測定Ｘ線の波長
β（ｒａｄ）：結晶子の大きさによる回折線の広がり（半値幅）
θ（ｒａｄ）：測定されるピークの角度
Ｋ：Ｓｃｈｅｒｒｅｒ定数
ここで、結晶子径と焼結開始温度とは非常に密接な関係を有するものであり、結晶子径が小さいものであるほど、焼結開始温度が早くなる傾向がある。

このように、異なる結晶子径を持つ銀粉を混合した導電性ペーストであるが、結晶子径が１０ｎｍ未満の銀粉を用いると焼結開始温度が早くなりすぎる傾向にあり、導体抵抗の増加や導電性ペーストの作製に困難が伴うために好ましくない。また、結晶子径が１５０ｎｍを超えた銀粉を用いると高温域まで安定に存在するが、構造欠陥を招く恐れが高い。たとえこれらの銀粉を混合しても安定に導体を形成するには困難が伴う。

また、結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉の混合比率がすべての銀重量に対して１５ｗｔ％以上８５ｗｔ％以下であることが好ましい。ここで、結晶子径が１０ｎｍ以上５０ｎｍ以下の混合比率を１５ｗｔ％未満にすると小さい結晶子径を添加する効果が薄れ、焼成後の構造欠陥に繋がる。８５ｗｔ％を超えると焼成後の導体抵抗の増加につながる恐れがある。

また、粒子径は本検討においては粒度分布の結果から０．３μｍから１０μｍの間であった。本発明では結晶子径を定義するのであって、粒度分布はビア径や配線幅から予想され得る粒径であればそれ程問題にしていない。なお、粒度分布測定には超音波分散した後、レーザー回折式の粒度分布計を用いた。

銀粉から導電性ペーストに作製するとき、有機ビヒクルのバインダとしては例えばエチルセルロース、アクリル樹脂、ブチラール樹脂等が好ましい。有機溶剤としては、テレピネオール、アルコールなどが好ましい。その他、分散剤や界面活性剤を添加していても良い。なお、本発明では、銀粉のみを定義しているが、特性を満たす程度であれば導電性ペーストに、酸化銀、アルミナやガラスなどの無機組成物、もしくは他の金属などを添加していても良い。

以下、図１に示す一実施の形態に基づいて本発明を説明する。図１は本一実施の形態の多層セラミック基板１を示す断面図である。

本一実施の形態の多層セラミック基板１は、複数のセラミック層２と、この複数のセラミック層２のうち所定のセラミック層２を貫通して形成されたビアホール導体３と、このビアホール導体３の上下、もしくは中間に位置する所定の層で配線となる内部導体膜４と、半導体やコンデンサなどの外部との入出力をこなす表層導体膜５が存在する構成を有している。

本一実施の形態において、多層セラミック基板は以下の製法で作製した。

ガラス成分を含む無機粉末に有機バインダおよび可塑剤などの有機溶剤を用いて混合分散してセラミックスラリーとし、ドクターブレード法、ダイコーティング法等によりＰＥＴフィルム等のベースフィルムの上に前記セラミックスラリーを塗布することによってセラミックグリーンシートを作製する。このセラミックグリーンシートの上に導電性ペーストを用いて導体膜パターンを形成する。また必要に応じてセラミックグリーンシートにパンチャー加工あるいはレーザ加工などによりビアホールを形成した後、前記導電性ペーストを用いてこのビアホールに充填してビアホール導体を形成する。

次に、前記セラミックグリーンシートを加熱および加圧を繰り返し、熱圧着することによりセラミックグリーンシートの仮積層体を作製する。この仮積層体の表層には、各種電子部品などを実装したり、多層セラミック基板をプリント基板などに実装するための端子電極を印刷形成する。

その後、この仮積層体を本加圧成型することにより積層体を得た後、この積層体を焼成することにより、多層セラミック基板を作製した。なお、表層導体膜の印刷工程はセラミック焼成後でも良い。このとき、表層導体膜を印刷後、再び焼成工程を行なう。

なお、本発明の評価法としては、図５の多層セラミック基板の構造欠陥を示す断面図に示すように、ビアホール導体ではビアホール導体３とセラミック層２の間に発生する構造欠陥６とビアホール導体３のＺ方向への隆起による構造欠陥７を、主に構造欠陥として断面観察により評価した。内部導体膜４についても同様に断面写真観察から、内部導体膜４とセラミック層２の間に発生する構造欠陥８について評価した。表層導体膜５については、設計値２００μｍで印刷した配線の焼成後の線幅のばらつき（収縮欠陥９）を観察することにより評価した。

以下に、多層セラミック基板における実施例を示す。

（実施例１）
（表１）に示した、異なる結晶子径の銀粉を５０／５０の等量で配合した導電性ペーストを用いて、多層セラミック基板を作製し、評価を行なった。なお、＊で示したものは本発明の範囲外のサンプルである。

ビアホール導体および内部導体膜については構造欠陥の有無を光学顕微鏡による断面観察により評価し、欠陥のあるものを有で示した。また、表層導体膜については線幅のばらつきが２０μｍ以上のものを問題（ＮＧ）とした。また、シート抵抗に関しては、３ｍΩ／□以上のものを抵抗値に問題がある（ＮＧ）とした。

以上の結果から、結晶子径の異なる銀粉を５０／５０で混合したとき、結晶子径が１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下であれば、構造欠陥、線幅ばらつき、およびシート抵抗を満足できることがわかる。

なお、本発明の無収縮多層セラミック基板（ＸＹ方向の焼成収縮を抑制した多層セラミック基板）についても実施例１同様の検討を行なった。図２に示すように、無収縮多層セラミック基板１０の作製方法として、セラミックグリーンシートの積層体の少なくとも一方の主面にセラミックグリーンシートの焼成温度では焼結しない無機組成物からなる収縮抑制層としてのセラミックグリーンシート１１を積層した後に焼成する。この収縮抑制層１１を用いることで平面方向（ＸＹ方向）の収縮が大幅に抑制され、厚み方向のみに選択的に収縮が発生する。焼成後に未焼結の収縮抑制層１１を除去することにより、平坦かつ寸法精度の良好な無収縮多層セラミック基板１０を得ることが可能となるものである。なお、収縮抑制層１１をセラミックグリーンシートの間に挟んでいてもよい。

以下に、無収縮多層セラミック基板を用いたときの実施例を示す。

（実施例２）
（表２）に示すように、異なる結晶子径の銀粉を５０／５０の等量で配合した導電性ペーストを用いて、無収縮多層セラミック基板を作製し、評価を行なった。なお、＊で示したものは本発明の範囲外のサンプルである。

本発明の評価法として実施例１と同様に、図５の多層セラミック基板の構造欠陥を示す断面図に示すように、ビアホール導体ではビアホール導体３とセラミック層２の間に発生する構造欠陥６とビアホール導体３のＺ方向への隆起による構造欠陥７を、主に構造欠陥として断面観察により評価した。内部導体膜４についても同様に断面写真観察から、内部導体膜４とセラミック層２の間に発生する構造欠陥８について評価した。表層導体膜５についても、設計値２００μｍで印刷した配線の焼成後の線幅のばらつき（収縮欠陥９）を観察することにより評価した。

ビアホール導体および内部導体膜については構造欠陥の有無を光学顕微鏡による断面観察により評価し、欠陥のあるものを有で示した。また、表層導体膜については線幅のばらつきが２０μｍ以上のものを問題（ＮＧ）とした。また、シート抵抗に関しては、３ｍΩ／□以上のものを抵抗値に問題がある（ＮＧ）とした。

（表２）の結果から、結晶子径の異なる銀粉を５０／５０で混合したとき、結晶子径が１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下であれば、構造欠陥、線幅ばらつき、およびシート抵抗を満足できることがわかる。

実施例１と２の結果から、結晶子径の異なるものを５０／５０の比率で混合したとき、その結晶子径が１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下の銀粉であれば、構造欠陥、線幅ばらつき、シート抵抗を満足できることがわかる。

また、本発明においては、異なる結晶子径の混合比率について、結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉の混合比率がすべての銀重量に対して１５ｗｔ％以上８５ｗｔ％以下であることを特徴としている。その混合比率を変えたときの実施例を以下に示す。

（実施例３）
結晶子径３０ｎｍと１００ｎｍの銀粉を用意し、結晶子径３０ｎｍの混合比率を変えた導電性ペーストを用い多層セラミック基板を作製し、評価を行なった。その結果を図３に示す。

図３は混合比率に対して、折れ線グラフはシート抵抗値を示し、棒グラフは構造欠陥の発生率を示している。結晶子径３０ｎｍの銀粉の混合比率が１５％未満と小さいときは、シート抵抗値は良好な結果を示すが、焼成中の収縮率が小さいことから、ビアホール導体の隆起による欠陥が多く発生する傾向にある。また、結晶子径３０ｎｍの銀粉の混合比率が８５ｗｔ％より大きいときは、シート抵抗値が３ｍΩ／□となり好ましくない。また、ビアホール導体や内部導体膜に空隙、もしくは表層導体膜の線幅のばらつきが多く観察された。

以上の結果から、多層セラミック基板に使用するとき、結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉の混合比率がすべての銀重量に対して１５ｗｔ％以上８５ｗｔ％以下であることが好ましい。

（実施例４）
無収縮多層セラミック基板についても、実施例３と同様に結晶子径３０ｎｍと１００ｎｍの銀粉を用意し、結晶子径３０ｎｍの混合比率を変えた導電性ペーストを用い、多層セラミック基板を作製し、評価を行なった。その結果を図４に示す。

図４も同様に、混合比率に対して折れ線グラフはシート抵抗値を示し、棒グラフは構造欠陥の発生率を示している。結晶子径３０ｎｍの銀粉の混合比率が１５％未満と小さいときは、シート抵抗値は良好な結果を示すが、収縮が小さいことに起因し、ビアホール導体の隆起による欠陥が多く発生する傾向にある。また、結晶子径３０ｎｍの銀粉の混合比率が８５ｗｔ％より大きいときは、シート抵抗値が３ｍΩ／□となり好ましくない。また、ビアホール導体や内部導体膜に空隙、もしくは表層導体膜の線幅のばらつきが多く観察された。

以上の結果から、結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉の混合比率がすべての銀重量に対して１５ｗｔ％以上８５ｗｔ％以下であることが好ましい。

本発明は少なくとも結晶子径が１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下の銀粉を含む導体ペーストを用いることにより、多層セラミック基板のビアホール導体、内部導体膜または表層導体膜の構造欠陥を抑制することができるという特徴を有し、各種電子機器に用いられるセラミック基板、特に、多層セラミック基板、無収縮多層セラミック基板に有用である。

多層セラミック基板の断面図 無収縮多層セラミック基板の断面図 実施例３における多層セラミック基板の評価結果を示すグラフ 実施例４における多層セラミック基板の評価結果を示すグラフ 多層セラミック基板の構造欠陥を示す断面図

符号の説明

１ 多層セラミック基板
２ セラミック層
３ ビアホール導体
４ 内部導体膜
５ 表層導体膜
６ ビアホール導体とセラミック層との間隙による構造欠陥
７ ビアホール導体のセラミック層への隆起による構造欠陥
８ 内部導体膜とセラミック層との間隙による構造欠陥
９ 表層導体膜の収縮による欠陥
１０ 無収縮多層セラミック基板
１１ 収縮抑制層

Claims (5)

1. 積層された複数のセラミック層と、これらのセラミック層に形成された内部導体膜と、前記積層された複数のセラミック層のうち所定のセラミック層を貫通して形成されたビアホール導体とを備えた多層セラミック基板において、前記ビアホール導体を形成するために充填される導電性ペーストが少なくとも銀粉と有機ビヒクルとを含み、前記銀粉が少なくとも結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下の銀粉を含むことを特徴とする多層セラミック基板。
2. 積層された複数のセラミック層と、これらのセラミック層に形成された内部導体膜を備えた多層セラミック基板において、前記内部導体膜を形成するための導電性ビアペーストが少なくとも銀粉と有機ビヒクルとを含み、前記銀粉が少なくとも結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下の銀粉を含むことを特徴とする多層セラミック基板。
3. 積層された複数のセラミック層と、これらのセラミック層に形成された内部導体膜を備えた多層セラミック基板において、前記多層セラミック基板表面に形成される表層導体膜を形成するための導電性ビアペーストが少なくとも銀粉と有機ビヒクルとを含み、前記銀粉が少なくとも結晶子径１０ｎｍ以上５０ｎｍ以下の銀粉と５５ｎｍ以上１５０ｎｍ以下の銀粉を含むことを特徴とする多層セラミック基板。
4. 請求項１から３のいずれか１つに記載の多層セラミック基板において、焼成前の多層セラミック層の少なくとも一方の主面に、前記多層セラミック層の焼成条件では焼結しない収縮抑制層を密着させ、これを前記多層セラミック層の焼成条件で焼成した後、未焼結の収縮抑制層を除去することにより得られる、ＸＹ方向の焼成収縮を抑制した多層セラミック基板。
5. 前記多層セラミック基板において、前記１０ｎｍ以上５０ｎｍ以下の銀粉の混合比率がすべての銀重量に対して１５ｗｔ％以上８５ｗｔ％以下であることを特徴とする請求項１から３のいずれか１つに記載の多層セラミック基板。

Images