JP2007217216A - ＧａＮ結晶基板およびその製造方法、ならびに半導体デバイスの製造方法 - Google Patents

ＧａＮ結晶基板およびその製造方法、ならびに半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2007217216A
JP2007217216A JP2006038648A JP2006038648A JP2007217216A JP 2007217216 A JP2007217216 A JP 2007217216A JP 2006038648 A JP2006038648 A JP 2006038648A JP 2006038648 A JP2006038648 A JP 2006038648A JP 2007217216 A JP2007217216 A JP 2007217216A
Authority
JP
Japan
Prior art keywords
gan crystal
crystal substrate
substrate
back surface
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006038648A
Other languages
English (en)
Other versions
JP4301251B2 (ja
JP2007217216A5 (ja
Inventor
Jinko Tanaka
仁子 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006038648A priority Critical patent/JP4301251B2/ja
Priority to TW102115169A priority patent/TWI458866B/zh
Priority to TW096100502A priority patent/TWI447272B/zh
Priority to EP07000261.3A priority patent/EP1821339B1/en
Priority to KR1020070008201A priority patent/KR101340822B1/ko
Priority to CN2011103939130A priority patent/CN102492992A/zh
Priority to CNA2007100053418A priority patent/CN101037807A/zh
Priority to US11/706,413 priority patent/US20070261633A1/en
Publication of JP2007217216A publication Critical patent/JP2007217216A/ja
Publication of JP2007217216A5 publication Critical patent/JP2007217216A5/ja
Application granted granted Critical
Publication of JP4301251B2 publication Critical patent/JP4301251B2/ja
Priority to US12/887,925 priority patent/US20110012127A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Led Devices (AREA)

Abstract

【課題】結晶成長面上に結晶性のよい半導体層を成長させることが可能な、裏面の反りの小さいＧａＮ結晶基板およびその製造方法、ならびに半導体デバイスの製造方法を提供する。
【解決手段】本ＧａＮ結晶基板は、結晶成長面１０ｃの反対側の面である裏面１０ｒの反りｗ(R)が−５０μｍ≦ｗ≦５０μｍであり、裏面１０ｒの面粗さＲａ(R)をＲａ(R)≦１０μｍ、裏面１０ｒの面粗さＲｙ(R)をＲｙ(R)≦７５μｍとすることができる。また、本半導体デバイスの製造方法は、基板として上記ＧａＮ結晶基板１０を選択し、このＧａＮ結晶基板１０の結晶成長面１０ｃ側に少なくとも１層のＩＩＩ族窒化物結晶層２０を成長させる工程を含む。
【選択図】図１

Description

本発明は、発光素子、電子素子、半導体センサなどの半導体デバイスに用いられるＧａＮ結晶基板およびその製造方法、ならびに基板としてこのＧａＮ結晶基板を選択する半導体デバイスの製造方法に関する。
ＧａＮ結晶基板は、発光素子、電子素子、半導体センサなどの半導体デバイスの基板として非常に有用なものである。かかるＧａＮ結晶基板は、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＶＰＥ（有機金属気相成長）法などの気相成長法により成長させたＧａＮ結晶を、所定の基板状に切り出し、その主面を研削、研磨および／またはエッチングすることにより形成される。
ＧａＮ結晶基板の一方の主面である結晶成長面上に、少なくとも１層の結晶性（結晶における原子配置の秩序性を意味する、以下同じ）のよい半導体層を成長させて特性の高い半導体デバイスを得るために、結晶成長面の反りおよび面粗さが小さいＧａＮ結晶基板が提案されている（たとえば、特開２０００−１２９００号公報（特許文献１）を参照）。
しかし、ＧａＮ結晶基板の結晶成長面の反りおよび面粗さが小さくても、ＧａＮ結晶基板の裏面（他方の主面すなわち結晶成長面の反対側の面をいう、以下同じ）の反りが大きいと、基板の結晶成長面に半導体層を形成する際、基板の裏面とサセプタ（基板を配置する台をいう、以下同じ）との間に形成される空隙部が大きくなり、サセプタから基板に伝わる熱の分布が不均一となって、基板の結晶成長面上に半導体層を均一に安定して形成することができなくなる。このため、基板の結晶成長面上に結晶性のよい半導体層の形成ができず、特性のよい半導体デバイスが得られないという問題があった。また、ＧａＮ結晶基板の裏面の面粗さは、結晶成長面の面粗さより大きいのが一般的であるが、極度に大きいと上記と同様の問題が発生していた。
特開２０００−１２９００号公報
本発明は、結晶成長面上に結晶性のよい半導体層を成長させることが可能な、裏面の反りの小さいＧａＮ結晶基板およびその製造方法、ならびに半導体デバイスの製造方法を提供することを目的とする。
本発明は、結晶成長面の反対側の面である裏面の反りｗ(R)が、−５０μｍ≦ｗ(R)≦５０μｍであるＧａＮ結晶基板である。
本発明にかかるＧａＮ結晶基板において、裏面の面粗さＲａ(R)をＲａ(R)≦１０μｍとすることができる。また、裏面の面粗さＲｙ(R)をＲｙ(R)≦７５μｍとすることができる。さらに、結晶成長面の反りｗ(C)を−５０μｍ≦ｗ(C)≦５０μｍ、結晶成長面の面粗さＲａ(C)をＲａ(C)≦１０ｎｍ、結晶成長面の面粗さＲｙ(C)をＲｙ(C)≦６０ｎｍとすることができる。
また、本発明は、上記のＧａＮ結晶基板の製造方法であって、成長させたＧａＮ結晶からＧａＮ結晶基板を切り出す工程およびＧａＮ結晶基板の裏面を処理する工程とを含み、このＧａＮ結晶基板の裏面を処理する工程は、裏面を研削する工程、裏面を研磨する工程および裏面をエッチングする工程の少なくともいずれかの工程を含むＧａＮ結晶基板の製造方法である。
また、本発明は、基板として上記のＧａＮ結晶基板を選択し、ＧａＮ結晶基板の結晶成長面側に少なくとも１層のＩＩＩ族窒化物結晶層を成長させる工程を含む半導体デバイスの製造方法である。
本発明によれば、結晶成長面上に結晶性のよい半導体層を成長させることが可能な、裏面の反りの小さいＧａＮ結晶基板およびその製造方法、ならびに半導体デバイスの製造方法を提供することができる。
（実施形態１）
本発明にかかるＧａＮ結晶基板の一実施形態は、図１を参照して、結晶成長面１０ｃの反対側の面である裏面１０ｒの反りｗ(R)が−５０μｍ≦ｗ(R)≦５０μｍである。ここで、図１（ａ）に示すような裏面１０ｒが凹状となる反りを正（＋の記号で示す）とし、図１（ｂ）に示すような裏面１０ｒが凸状となる反りを負（−の記号で示す）とする。また、反りｗ(R)は裏面１０ｒにおける最凸部の変位値ｚPと最凹部の変位値ｚVとの高低差と定義される。
図１を参照して、裏面１０ｒの反りｗ(R)が、ｗ(R)＜−５０μｍまたはｗ(R)＞５０μｍであると、ＧａＮ結晶基板１０とサセプタ９０の表面との間に形成される空隙部９１が大きくなる。この結果、ＧａＮ結晶基板１０の結晶成長面１０ｃ上に半導体層として少なくとも１つのＩＩＩ族窒化物結晶層２０を成長させる際に、サセプタ９０からＧａＮ結晶基板１０に伝わる熱の分布が不均一となる。このため、半導体層２０を均一に安定して成長させることができなくなり、均一で高い特性を有する半導体デバイスの製造が困難となる。
かかる観点から、裏面１０ｒの反りｗ(R)は、−３５μｍ≦ｗ(R)≦４５μｍであることがより好ましい。ここで、図１（ａ）に示すように、裏面１０ｒの反りが正（＋）の場合には、裏面１０ｒとサセプタ９０の表面との間に形成される空隙部９１は閉空間となる。これに対して、図１（ｂ）に示すように、裏面１０ｒの反りが負（−）の場合には、裏面１０ｒとサセプタ９０の表面との間に形成される空隙部９１は開空間となる。したがって、基板１０の結晶成長面１０ｃ上に半導体層２０を成長させるとき、反りが正（＋）のときの基板の熱分布は、反りが負（−）のときの基板の熱分布に比べて小さくなる。好ましい反りの領域が−側より＋側に大きくなると考えられる。
ここで、基板（ＧａＮ結晶基板１０）の裏面１０ｒは一般に面粗さが大きいため、裏面１０ｒの反りを正確に測定するため、以下の方法により基板（ＧａＮ結晶基板１０）の裏面１０ｒの反りを測定した。すなわち、図２を参照して、レーザ変位計を用いて基板の結晶成長面の反対側の面である裏面の反りを測定する方法であって、基板は基板支持台上に配置されており、レーザ変位計を用いて基板の裏面の複数の測定点にそれぞれ対応する複数の変位値を検出する基板検出ステップＳ１と、複数の変位値に含まれるノイズを除去するノイズ除去ステップＳ２と、複数の変位値から基板の外周部の測定点にそれぞれ対応する複数の変位値を除去した複数の変位値からなる複数の計算用変位値を算出する外周部除去ステップＳ３と、複数の計算用変位値を平滑化処理して反り曲面を算出する平滑化ステップＳ４と、反り曲面との距離を最小にする最適平面を算出する最適平面算出ステップＳ５と、反り曲面が最適平面に対して一方側に最も大きな変位値と最適平面との距離および他方側に最も大きな変位値と最適平面との距離の和を反りとして算出する反り算出ステップＳ６とを含む基板の裏面の反り測定方法である。かかる測定方法により、裏面の面粗さが大きな（たとえば、面粗さＲａが５０ｎｍ以上の）基板についても、基板の裏面の反りの測定が可能となる。なお、面粗さＲａとは、粗さ曲線からその平均線の方向に基準長さだけ抜き取り、この抜き取り部分の平均線から測定曲線までの偏差の絶対値を合計してそれを基準長さで平均した値をいう。また、図２において、実線の枠で囲まれたステップは必須ステップを示し、破線の枠で囲まれたステップは任意ステップを示す。
ここで、図３を参照して、レーザ変位計１５とは、レーザ光３１を基板（ＧａＮ結晶基板１０）の裏面１０ｒに照射することにより、基板（ＧａＮ結晶基板１０）の裏面１０ｒの変位を測定する装置をいう。レーザの種類には特に制限はなく波長が６７０ｎｍの赤色半導体レーザなどが用いられ、測定方式には特に制限はなくレーザフォーカス方式などが用いられる。また、レーザフォーカス方式のレーザ変位計は、光干渉方式のフラットネステスタに比べて、精度が低いが、面粗さＲａが５０ｎｍ以上の粗い裏面の測定が可能である。また、レーザフォーカス方式のレーザ変位計は、光干渉方式のフラットネステスタと異なり、反射光３１ｒが得られるため、変位値の解析および処理が可能となる。
図３を参照して、基板（ＧａＮ結晶基板１０）は基板支持台１２上に配置されている。基板（ＧａＮ結晶基板１０）を基板支持台１２上に配置する方法には、特に制限はないが、３点の支持部１２ｈを有する基板支持台１２上に、基板（ＧａＮ結晶基板１０）の結晶成長面１０ｃが上記３点の支持部１２ｈで支持されるように配置することが好ましい。３点の支持部１２ｈのみで基板（ＧａＮ結晶基板１０）の結晶成長面１０ｃの外周部を支持することにより、反り測定の際の結晶成長面１０ｃの損傷を最小限にすることができる。また、上記３点の支持によって基板（ＧａＮ結晶基板１０）が傾斜しても、反り曲面（裏面の反りを示す曲面をいう、以下同じ）との距離が最も小さくなるような最適平面を算出して、その反り曲面と最適平面との距離を算出することにより、基板（ＧａＮ結晶基板１０）の傾斜を相殺できる。
図２〜図４を参照して、基板検出ステップＳ１は、特に制限はないが、基板（ＧａＮ結晶基板１０）を二次元方向（図４におけるＸ方向およびＹ方向をいう、以下同じ）に段階的に移動させて、レーザ変位計１５と基板（ＧａＮ結晶基板１０）の裏面１０ｒとの距離Ｌを測定することにより行なうことができる。ここで、基板（ＧａＮ結晶基板１０）の二次元方向への段階的移動は、基板支持台１２と駆動装置１４とを連結している駆動部１３を二次元方向に段階的に移動させることにより行なうことができる。ここで、駆動装置１４は、位置制御装置１６により制御されている。
このとき、基板の裏面の複数の測定点中のレーザ光３１が照射されている測定点（任意に特定される測定点）１００ｐの二次元方向の位置データ３２は、位置制御装置１６を介して、データ解析装置１８に集められる。
距離Ｌの測定方法には、特に制限はないが、たとえばレーザフォーカス方式により行なうことができる。ここで、レーザフォーカス方式とは、以下の測定方式をいう。レーザ変位計１５内の光源からの入射光３１ｉは、レーザ変位計１５内で音叉により高速で上下動している対物レンズ（図示せず）を介して基板（ＧａＮ結晶基板１０）の裏面１０ｒの任意に特定される測定点１００ｐに照射される。この任意に特定される測定点１００ｐからの反射光３１ｒは、レーザ変位計１５内のピンホール（図示せず）を通過して受光素子（図示せず）に到達する。共焦点原理により、基板（ＧａＮ結晶基板１０）の裏面１０ｒの任意に特定される測定点１００ｐに焦点を結んだときに上記ピンホールの位置で一点に集光されて受光素子に入光する。このときの上記音叉の位置をセンサ（図示せず）で測定することにより、レーザ変位計１５と基板（ＧａＮ結晶基板１０）の裏面１０ｒの任意に特定される測定点１００ｐとの距離Ｌを測定できる。このようにして、基板（ＧａＮ結晶基板１０）の裏面１０ｒの任意に特定される測定点１００ｐの変位値ｚ(a,b)（Ｚ方向の変位値をいう、以下同じ）を測定することができる。
このとき、基板（ＧａＮ結晶基板１０）の裏面１０ｒの複数の測定点１０ｐ中の任意に特定される測定点１００ｐの変位値データ３３は、レーザ変位計制御装置１７を介して、データ解析装置１８に集められる。
次に、図３および図４に示すように、基板を段階的に（たとえば、Ｘ方向またはＹ方向に一定のピッチＰで）移動させた後、上記測定を行なうことにより、上記任意に特定される測定点１００ｐにピッチＰで隣接する測定点についての二次元方向の位置データ３２および変位値データ３３が得られる。かかる操作を繰り返すことにより、基板（ＧａＮ結晶基板１０）の裏面１０ｒの複数の測定点１０ｐのそれぞれについての二次元方向（Ｘ方向およびＹ方向）の位置データ３２およびＺ方向の変位値データ３３が得られる。こうして得られる二次元方向（Ｘ方向およびＹ方向）の位置データ３２およびＺ方向の変位値データ３３は、データ解析装置１８に集められる。
なお、図４に示すように、円状の基板（ＧａＮ結晶基板１０）を二次元方向に一定のピッチＰで段階的に移動させるとき、レーザ光が基板（ＧａＮ結晶基板１０）の裏面１０ｒではなく基板支持台１２上に照射される場合がある。図４に示すように、基板（ＧａＮ結晶基板１０）が基板支持台１２の凹部に配置されるような場合は、基板支持台１２の非凹部面１２ａの測定点１２０ａおよび凹部面１２ｂの測定点１２０ｂが存在し得る。
かかる場合には、図３を参照して、以下のようにして測定点１２０ａおよび１２０ｂを除去して、基板（ＧａＮ結晶基板１０）の裏面１０ｒの複数の測定点１０ｐにそれぞれ対応する複数の変位値を検出することができる。すなわち、レーザ変位計１５と基板支持台１２の非凹部面１２ａとの距離Ｌａおよびレーザ変位計１５と基板支持台１２の凹部面１２ｂとの距離Ｌｂに対して、レーザ変位計１５との距離Ｌが、Ｌａ＜Ｌ＜Ｌｂとなるような任意に特定される測定点１００ｐのみを検出することにより、上記測定点１２０ａおよび１２０ｂが除去され、基板（ＧａＮ結晶基板１０）の裏面１０ｒの複数の測定点１０ｐにそれぞれ対応する複数の変位値が得られる。
また、ノイズ除去ステップは、複数の変位値に含まれるノイズを除去するものであれば特に制限はないが、メディアンフィルタを用いて行なうことが好ましい。ここで、図５を参照して、メディアンフィルタとは、上記複数の変位値（基板（ＧａＮ結晶基板１０）の裏面１０ｒの複数の測定点１０ｐにそれぞれ対応する複数の変位値をいう、以下同じ）において任意に特定される変位値ｚ(a,b)（任意に特定される測定点１００ｐに対応する変位値をいう、以下同じ）を、変位値ｚ(a,b)および変位値ｚ(a,b)に近傍する複数の変位値ｚ(a-1,b+1)、ｚ(a-1,b)、ｚ(a-1,b-1)、ｚ(a,b+1)、ｚ(a,b-1)、ｚ(a+1,b+1)、ｚ(a+1,b)、ｚ(a+1、b-1)（任意に特定される測定点に近傍する複数の測定点１０１ｐ，１０２ｐ，１０３ｐ，１０４ｐ，１０５ｐ，１０６ｐ，１０７ｐ，１０８ｐにそれぞれに対応する変位値をいう、以下同じ）を昇べきまた降べきの順に並べたときの中央値（メディアン）に置き換えるフィルタをいう。ここで、図５においては、変位値ｚ(a,b)および変位値ｚ(a,b)に近傍する複数の変位値ｚ(a-1,b+1)、ｚ(a-1,b)、ｚ(a-1,b-1)、ｚ(a,b+1)、ｚ(a,b-1)、ｚ(a+1,b+1)、ｚ(a+1,b)、ｚ(a+1、b-1)が２次元方向（Ｘ方向およびＹ方向）に一定のピッチＰで配列している。
なお、図５においては、近傍する複数の変位値として、任意に特定された変位値を取り囲んで隣接する８つの変位値ｚ(a-1,b+1)、ｚ(a-1,b)、ｚ(a-1,b-1)、ｚ(a,b+1)、ｚ(a,b-1)、ｚ(a+1,b+1)、ｚ(a+1,b)およびｚ(a+1、b-1)を用いた（このようなメディアンフィルタを８近傍のメディアンフィルタという）が、近傍の複数の測定点は８つに限られない。たとえば、変位値の近傍の２４の測定点を用いることもできる（このようなメディアンフィルタを２４近傍のメディアンフィルタという）。
また、外周部除去ステップは、複数の変位値から基板の外周部の測定点にそれぞれ対応する複数の変位値を除去した複数の変位値からなる複数の計算用変位値を算出するものであれば特に制限はないが、ノイズ除去ステップにおいて８近傍のメディアンフィルタを用いる場合には、図４を参照して、上記複数の変位値から、基板（ＧａＮ結晶基板１０）の外周部の測定点にそれぞれ対応する変位値として、外周１０ｅから少なくとも２つ内側までの測定点１１１ｐ，１１２ｐのそれぞれに対応する変位値を除去することが好ましい。
ノイズ除去ステップにおいて８近傍のメディアンフィルタを用いる場合、図４を参照して、基板（ＧａＮ結晶基板１０）の外周１０ｅから上記１つおよび２つ内側の変位値に近傍する８つの変位値の少なくとも１つの変位値は、基板支持台１２の非凹部面１２ａまたは凹部面１２ｂの変位値となり、上記ノイズ除去ステップによってはノイズが除去されていないからである。このようにして、複数の変位値から基板の外周部の測定点にそれぞれ対応する複数の変位値が除去されて、複数の変位値からなる複数の計算用変位値が得られる。
また、平滑化ステップは、図７を参照して、上記複数の計算用変位値を平滑化処理して反り曲面４０を算出するものであれば特に制限はないが、ガウシアンフィルタを用いて行なうことが好ましい。ここで、ガウシアンフィルタとは、複数の計算用変位値において任意に特定される変位値ｚ(a,b)を、変位値ｚ(a,b)および変位値ｚ(a,b)に近傍する複数の変位値ｚ(a-1,b+1)、ｚ(a-1,b)、ｚ(a-1,b-1)、ｚ(a,b+1)、ｚ(a,b-1)、ｚ(a+1,b+1)、ｚ(a+1,b)、ｚ(a+1、b-1)についてのガウス関数ｆ（ｘ，ｙ）を重み付けとして用いた加重平均値ｚ'(a,b)に置き換えるフィルタをいう。かかる平滑化処理により、面粗さが大きい（たとえば、面粗さＲａが５０ｎｍ以上の）裏面であっても反りの測定が可能となる。
二次元のガウス関数ｆ（ｘ，ｙ）は、以下の式（１）で表される。ここで、ａおよびｂはそれぞれ任意に特定される測定点のＸ方向およびＹ方向の座標値を、σは標準偏差（σ2は分散）を、Ｎは規格化定数を示す。
Figure 2007217216
式（１）から明らかなように、測定点（ｘ，ｙ）と任意に特定される測定点（ａ，ｂ）との距離が離れるほど、ｆ（ｘ，ｙ）の値が小さくなり、重み付けが小さくなる。また、σの値が大きくなるほど、測定点（ｘ，ｙ）と測定点（ａ，ｂ）との距離の違いによる重み付けの大小の差が小さくなる。
上記においては、近傍する複数の変位値として、任意に特定された変位値を取り囲んで隣接する８つの変位値ｚ(a-1,b+1)、ｚ(a-1,b)、ｚ(a-1,b-1)、ｚ(a,b+1)、ｚ(a,b-1)、ｚ(a+1,b+1)、ｚ(a+1,b)およびｚ(a+1、b-1)を用いた（このようなガウシアンフィルタを８近傍のガウシアンフィルタという）が、近傍の複数の変位値は８つに限られない。たとえば、変位値の近傍の２４の変位値を用いることもできる（このようなガウシアンフィルタを２４近傍のガウシアンフィルタという）。
８近傍のガウシアンフィルタを用いるとは、具体的には、任意に特定された変位値ｚ(a,b)を、図５に示す複数の変位値ｚ(a-1,b+1)、ｚ(a-1,b)、ｚ(a-1,b-1)、ｚ(a,b+1)、ｚ(a,b)、ｚ(a,b-1)、ｚ(a+1,b+1)、ｚ(a+1,b)およびｚ(a+1、b-1)のそれぞれに対して、図６（ａ）のカーネル（各変位値におけるフィルタの係数をマトリックス形式で表示したもの、以下同じ）に示す各係数としてガウス関数ｆ（ｘ，ｙ）（ここで、ｘ＝ａ−１、ａ、ａ＋１；ｙ＝ｂ−１、ｂ、ｂ＋１）の重みをつけて加重平均したｚ'(a,b)に置き換えることをいう。すなわち、以下の式（２）のようにして、ｚ'(a,b)を得ることをいう。
Figure 2007217216
ガウシアンフィルタの各係数となるガウス関数ｆ（ｘ，ｙ）は、任意に特定された変位値の測定点（ａ、ｂ）からの測定点（ｘ、ｙ）の距離および標準偏差σによって決まる。たとえば、図６（ｂ）はσ＝５、規格化前の８近傍のガウシアンフィルタの各係数ｆ（ｘ，ｙ）の値の配列を示し、図６（ｃ）はσ＝５、規格化後の８近傍のガウシアンフィルタの各係数ｆ（ｘ，ｙ）の値の配列を示す。ここで、規格化とは、ガウシアンフィルタの各係数ｆ（ｘ，ｙ）の比率を保持しながら、各係数ｆ（ｘ，ｙ）の和が１となるように補正することをいう。
また、最適平面算出ステップは、図７を参照して、反り曲面４０との距離を最小にする最適平面５０を算出するものであれば特に制限はないが、平滑化処理がされた複数の計算用変位値における各変位値と最適平面５０との距離の二乗の和が最小となるように最適平面５０を算出することが好ましい。かかる最小二乗法を用いることにより、３点支持されている基板（ＧａＮ結晶基板１０）の裏面１０ｒ全体の平均的傾斜を示す最適平面５０が得られる。
また、反り算出ステップは、図７を参照して、反り曲面４０が最適平面５０に対して、一方側に最も大きな変位値ｚPと前記最適平面との距離Ｄ+、および、他方側に最も大きな変位値ｚVと前記最適平面との距離Ｄ-の和を反りとして算出する。このようにして、反り曲面４０から、最適平面５０で示される基板（ＧａＮ結晶基板１０）の裏面１０ｒ全体の傾斜を相殺して、基板（ＧａＮ結晶基板１０）の裏面１０ｒの反りを正確に測定することができる。したがって、ＧａＮ結晶基板１０の裏面１０ｒの反りｗ(R)は、ｗ(R)＝Ｄ+＋Ｄ-により算出される。
上記のＧａＮ結晶基板の裏面の反り測定方法において、図２を参照して、上記平滑化ステップＳ４と、最適平面算出ステップＳ５と、反り算出ステップＳ６とを含む最適化サイクルＣ１を１回以上繰り返すことが好ましい。かかる最適化サイクルＣ１を１回以上繰り返すことにより、基板１０の裏面１０ｒの反り曲面をより平滑にすることにより面粗さによる影響をより少なくして、裏面１０ｒの反りをより正確に測定することができる。ここで、最適化サイクルＣ１の繰り返し回数には特に制限はないが、最適サイクル前の反りの値と最適化サイクル後の反りの値の差が、好ましくは０．５μｍ以下、より好ましくは０．１μｍ以下になるまでの繰り返し回数とできる。また、最適サイクル前の反りの値に対する最適サイクル前の反りの値と最適化サイクル後の反りの値の差の比が、好ましくは０．０５以下、より好ましくは０．０１以下になるまでの繰り返し回数とできる。
また、図２を参照して、上記の最適化サイクルＣ１の繰り返しの間に、または、最適化サイクルＣ１中の平滑化ステップＳ４の後に、少なくとも１回のノイズ除去ステップＳ２を含むことが好ましい。かかるタイミングにおいて、少なくとも１回のノイズ除去ステップＳ２を含むことにより、複数の変位値に含まれるノイズのより効果的な除去が可能となり、裏面１０ｒの反りをより正確に測定することができる。
本実施形態のＧａＮ結晶基板において、裏面の面粗さＲａ(R)は、Ｒａ(R)≦１０μｍであることが好ましい。ここで、面粗さＲａとは、算術平均粗さＲａとも呼ばれ、粗さ曲線からその平均線の方向に基準長さだけ抜き取り、この抜き取り部分の平均線から測定曲線までの偏差の絶対値を合計してそれを基準長さで平均した値）をいう。裏面の面粗さＲａ(R)がＲａ(R)＞１０μｍであると、ＧａＮ結晶基板の結晶成長面側に半導体層として少なくとも１層のＩＩＩ族窒化物結晶層を成長させる際に、ＧａＮ結晶基板とサセプタとの間の接触が不均一となり、サセプタからＧａＮ結晶基板に伝わる熱の分布が不均一となる。かかるＧａＮ結晶基板の熱分布を小さくする観点から、裏面の面粗さＲａ(R)はＲａ(R)≦６μｍであることがより好ましい。
一方、裏面の面粗さＲａ(R)が小さくなりすぎると、高温に加熱されたサセプタから放射される熱放射光が裏面で反射され、熱反射光の基板への吸収が低下して、基板の加熱効率が低減する。かかる観点から、裏面の面粗さＲａ(R)はＲａ(R)≧１μｍであることが好ましく、Ｒａ(R)≧２μｍであることがより好ましい。
本実施形態のＧａＮ結晶基板において、裏面の面粗さＲｙ(R)は、Ｒｙ(R)≦７５μｍであることが好ましい。ここで、面粗さＲｙとは、最大高さＲｙとも呼ばれ、粗さ曲線からその平均線の方向に基準長さだけ抜き取り、この抜き取り部分の平均面から最も高い山頂までの高さと最も低い谷底までの深さとの和をいう。裏面の面粗さＲｙ(R)がＲｙ(R)＞７５μｍであると、ＧａＮ結晶基板の結晶成長面側に半導体層として少なくとも１層のＩＩＩ族窒化物結晶層を成長させる際に、ＧａＮ結晶基板とサセプタとの間の接触が不均一となり、サセプタからＧａＮ結晶基板に伝わる熱の分布が不均一となる。かかるＧａＮ結晶基板の熱分布を小さくする観点から、裏面の面粗さＲｙ(R)はＲｙ(R)≦５０μｍであることがより好ましい。
一方、裏面の面粗さＲｙ(R)が小さくなりすぎると、高温に加熱されたサセプタから放射される熱放射光が裏面で反射され、熱反射光の基板への吸収が低下して、基板の加熱効率が低減する。かかる観点から、裏面の面粗さＲｙ(R)はＲｙ(R)≧３μｍであることが好ましく、Ｒｙ(R)≧１０μｍであることがより好ましい。
本実施形態のＧａＮ結晶基板においては、基板の結晶成長面の反りｗ(C)の絶対値、面粗さＲａ(C)およびＲｙ(C)が小さいほど、結晶成長面側に成長される半導体層であるＩＩＩ属窒化物結晶層の結晶性が高くなる。かかる観点から、ＧａＮ結晶基板の結晶成長面の反りｗ(C)は、−５０μｍ≦ｗ(C)≦５０μｍであることが好ましく、−３５μｍ≦ｗ(C)≦４５μｍであることがより好ましい。また、結晶成長面の面粗さＲａ(C)は、Ｒａ(C)≦１０ｎｍであることが好ましく、Ｒａ(C)≦５ｎｍであることがより好ましい。また、結晶成長面の面粗さＲｙ(C)は、Ｒｙ(C)≦６０ｎｍであることが好ましく、Ｒｙ(C)≦３０ｎｍであることがより好ましい。なお、ここで、反りｗ(C)は、図１を参照して、結晶成長面１０ｃにおける最凸部の変位値ｚCPと最凹部の変位値ｚCVとの高低差と定義される。
なお、本実施形態のＧａＮ結晶基板は、基板の加熱効率を高める観点から、熱放射光の吸収係数が高い方が好ましい。かかる観点から、本実施形態のＧａＮ結晶基板におけるピーク波長が４５０ｎｍ〜５５０ｎｍの光の吸収係数は、１．５ｃｍ-1以上１０ｃｍ-1以下であることが好ましい。かかる光の吸収係数が１．５ｃｍ-1より低いと光が透過して吸収されず、基板の加熱効率が低下する。かかる光の吸収係数が１０ｃｍ-1より高いと基板中の不純物が多く結晶性が低下する。
また、本実施形態のＧａＮ結晶基板の熱伝導率は、基板内の熱分布を小さくする観点から、１６０Ｗ／ｍＫ以上であることが好ましい。また、本実施形態のＧａＮ結晶基板熱膨張係数は、昇降温時における基板の変形を抑制する観点から、３×１０-6Ｋ-1以上６×１０-6Ｋ-1以下であることが好ましい。
（実施形態２）
本発明にかかるＧａＮ結晶基板の製造方法は、図８を参照して、実施形態１のＧａＮ結晶基板の製造方法であって、ＧａＮ結晶１からＧａＮ結晶基板１０を切り出す工程（図８（ａ）を参照）およびＧａＮ結晶基板１０の裏面１０ｒを処理する工程（図８（ｂ）を参照）とを含み、ＧａＮ結晶基板１０の裏面１０ｒを処理する工程は、裏面１０ｒを研削する工程、裏面１０ｒを研磨する工程および裏面１０ｒをエッチングする工程の少なくともいずれかの工程を含む。
図８（ａ）を参照して、ＧａＮ結晶１からＧａＮ結晶基板１０を切り出す工程とは、成長させたＧａＮ結晶１から、内周刃、外周刃、ワイヤーソーなどを用いて所定形状のＧａＮ結晶基板１０を切り出す工程をいう。ここで、ＧａＮ結晶１の成長方法には、特に制限はないが、直径５．０８ｃｍ（２インチ）以上の大型の結晶が比較的短時間に得られることから、ＨＶＰＥ法、ＭＯＶＰＥ法などの気相成長法が好ましく用いられる。
図８（ｂ）を参照して、ＧａＮ結晶基板１０の裏面１０ｒを処理する工程は、ＧａＮ結晶基板１０の裏面１０ｒを研削する工程（研削工程）、ＧａＮ結晶基板１０の裏面を研磨する工程（研磨工程）およびＧａＮ結晶基板の裏面をエッチングする工程（エッチング工程）の少なくともいずれかの工程を含む。かかる工程を含むＧａＮ結晶基板の裏面を処理する工程を行なうことにより、結晶成長面の反対側の面である裏面の反りｗ(R)が−５０μｍ≦ｗ≦５０μｍであるＧａＮ結晶基板が得られる。また、研削条件、研磨条件および／またはエッチング条件を調節することにより、裏面の面粗さＲａ(R)がＲａ(R)≦１０μｍおよび／または裏面の面粗さＲｙ(R)がＲｙ(R)≦７５μｍであるＧａＮ結晶基板が得られる。
ここで、研削（グライディング）とは、砥粒をボンドで固定した固定砥粒を高速回転させながら対象物に接触させて、対象物の面を削り取ることをいう。かかる研削によって、粗い面が形成される。ＧａＮ結晶基板の裏面を研削する場合、ＧａＮ結晶より硬度の高いＳｉＣ、Ａｌ2Ｏ3、ダイヤモンドおよびＣＢＮ（キュービックボロンナイトライド、以下同じ）などで形成され、粒径が１０μｍ以上１００μｍ以下程度の砥粒を含む固定砥粒が好ましく用いられる。
また、研磨（ラッピング）とは、遊離砥粒（固定されていない砥粒をいう、以下同じ）を介して定盤と対象物とを互いに回転させながら接触させて、または固定砥粒と対象物とを互いに回転させながら接触させて、対象物の面を磨くことをいう。かかる研磨によって、研削の場合よりも面粗さが小さい面であって微研磨（ポリシング）の場合より粗い面が形成される。ＧａＮ結晶基板の裏面を研磨する場合、ＧａＮ結晶より硬度の高いＳｉＣ、Ａｌ2Ｏ3、ダイヤモンドおよびＣＢＮなどで形成され、粒径が０．５μｍ以上１５μｍ以下程度の砥粒が好ましく用いられる。
また、エッチングとは、対象物の切り出し（切削）、ならびにその後の対象物の面の研削および／または研磨により生じた加工変質層および残留物（たとえば、切削くず、研削くず、研磨くず、砥粒またはワックスなど）を除去するため、その面を化学的または物理的に食刻加工することをいう（食刻部分１０ｕ）。かかるエッチングによっても面の粗さは維持される。ＧａＮ結晶基板の裏面をエッチングする場合、エッチング剤によるウェットエッチングが好ましく行なわれる。エッチング剤としては、ＮＨ3およびＨ2Ｏ2の混合溶液、ＫＯＨ溶液、ＮａＯＨ溶液、ＨＣｌ溶液、Ｈ2ＳＯ4溶液、Ｈ3ＰＯ4溶液、Ｈ3ＰＯ4およびＨ2ＳＯ4の混合溶液などが好ましく用いられる。ここで、上記の溶液および混合溶液の溶媒としては水が好ましく用いられる。また、上記エッチング剤は、水などの溶媒により、適宜希釈して用いることもできる。
また、本実施形態のＧａＮ結晶基板の製造方法においては、ＧａＮ結晶基板の結晶成長面を処理することが行なわれる。特性によい半導体デバイスを製造するためには、半導体層として結晶成長面側に結晶性のよい少なくとも１層のＩＩＩ族窒化物結晶層を成長させる必要がある。このため、ＧａＮ結晶基板の結晶成長面の反りｗ(C)は−５０μｍ≦ｗ(C)≦５０μｍ、結晶成長面の面粗さＲａ(C)はＲａ(C)≦１０ｎｍ、結晶成長面の面粗さＲｙ(C)はＲｙ(C)≦６０ｎｍとすることが好ましい。
上記の反りｗ(C)、面粗さＲａ(C)およびＲｙ(C)を有する結晶成長面を得るためには、ＧａＮ結晶から切り出されたＧａＮ結晶基板の結晶成長面を処理する工程において、裏面を処理する工程における研削工程、研磨工程および／またはエッチング工程と同様の研削工程、研磨工程および／またはエッチング工程に加えて、微研磨（ポリシング）工程が行なわれる。
ここで、微研磨（ポリシング）とは、遊離砥粒を介して研磨パッドと対象物とを互いに回転させながら接触させて、または固定砥粒と対象物とを互いに回転させながら接触させて、対象物の面を微細に磨いて平滑化することをいう。かかる微研磨によって、研磨の場合よりも面粗さが小さい結晶成長面が形成される。
このような微研磨の方法には、とくに制限はないが、機械的ポリシングまたは化学機械的ポリシング（以下、ＣＭＰという）が好ましく用いられる。機械的ポリシングまたはＣＭＰとは、それぞれ、砥粒を含むスラリーを介して研磨パッドと対象物とを互いに回転させながら接触させることにより、対象物の面を機械的または化学的かつ機械的に微研磨する方法をいう。砥粒としては、面粗さＲａおよびＲｙを小さくするため、平均粒径が０．１μｍ以上３μｍ以下の微粒子であって、ＧａＮ以上に硬度が高いＳｉＣ、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、ダイヤモンド、ＣＢＮなどや、ＧａＮよりも硬度の低いＳｉＯ2、ＣｕＯ、ＴｉＯ2、ＺｎＯ、ＮｉＯ、Ｃｒ2Ｏ3、Ｆｅ2Ｏ3、ＣｏＯ、ＭｎＯなどが、単独または併用で用いられる。また、化学的なポリシング効果を高めるため、スラリーは、ｐＨ≦５の酸性、または、ｐＨ≧９の塩基性とされていること、または過酸化水素（Ｈ2Ｏ2）、ジクロロイソシアヌル酸、硝酸、過マンガン酸カリウム、塩化銅などの酸化剤が添加されて、ＯＲＰ（酸化還元電位）が高められていること（たとえば、ＯＲＰ≧４００ｍＶ）が好ましい。
（実施形態３）
本発明にかかる半導体デバイスの製造方法の一実施形態は、図９を参照して、基板としてのＧａＮ結晶基板１０を選択し、ＧａＮ結晶基板１０の結晶成長面１０ｃ側に少なくとも１層のＩＩＩ族窒化物結晶層２０を成長させる工程を含む。かかる製造方法により、ＧａＮ結晶基板１０の結晶成長面１０ｃ側に、半導体層として均一なＩＩＩ族窒化物結晶層２０を安定して成長させることができ、特性のよい半導体デバイス９９が得られる。
本実施形態の半導体デバイスの製造方法は、より具体的には、まず、図９（ａ）を参照して、まず、ＧａＮ結晶基板１０の結晶成長面１０ｒ上に、ＩＩＩ族窒化物結晶層２０として、ｎ型ＧａＮ層２１、Ｉｎ0.2Ｇａ0.8Ｎ層２２、Ａｌ0.2Ｇａ0.8Ｎ層２３、ｐ型ＧａＮ層２４を順次形成して、半導体積層ウエハ８０を得る。次に、図９（ｂ）を参照して、半導体積層ウエハ８０のＧａＮ結晶基板１０の裏面１０ｒにｎ側電極８１を形成し、ＩＩＩ族窒化物結晶層２０の上面（すなわち、ｐ型ＧａＮ層２４の上面）にｐ側電極８２を形成して、半導体デバイスウエハ９０を得る。次に、図９（ｃ）を参照して、半導体デバイスウエハ９０をチップに分割して半導体デバイス９９であるＬＥＤ（発光ダイオード）を得る。
（比較例１）
１．ＧａＮ結晶基板の製造
図８（ａ）を参照して、ＨＶＰＥ法により成長させたＧａＮ結晶１０から直径５．０８ｃｍ（２インチ）×厚さ５５０μｍのＧａＮ結晶基板１０を切り出し、図８（ｂ）を参照して、ＧａＮ結晶基板１０の裏面１０ｒおよび結晶成長面１０ｃを以下のようにして処理した。裏面の処理は、粒径１２５μｍのＣＢＮ砥粒をボンドで固定した固定砥粒を用いて研削し（研削工程）、粒径２４μｍのダイヤモンド砥粒を用いて研磨し（研磨工程）、３０質量％のアンモニア水と、４０質量％の過酸化水素水と純水とを体積比で１：１：２で混合させたＮＨ3およびＨ2Ｏ2の混合水溶液を用いてエッチングすること（エッチング工程）により行なった。また、結晶成長面の処理は、平均粒径１２５μｍのＣＢＮ砥粒をボンドで固定した固定砥粒を用いて研削し（研削工程）、平均粒径２０μｍ、１０μｍおよび５μｍのＳｉＣ砥粒を順次用いて研磨し（研磨工程）、３０質量％のＮａＯＨ水溶液を用いてエッチングし（エッチング工程）、平均粒径１μｍのＴｉＯ2砥粒を含むｐＨ＝１２、ＯＲＰ＝４５０ｍＶのスラリーを用いてＣＭＰすること（微研磨工程）により行なった。
２．ＧａＮ結晶基板の裏面および結晶成長面の反りならびに面粗さの測定
図１を参照して、上記の処理がされたＧａＮ結晶基板１０の裏面１０ｒの反りｗ(R)を、レーザフォーカス方式のレーザ変位計（キーエンス社製ＬＴ−９０１０（レーザ出力部）およびＬＴ−９５００（レーザ制御部））、ＸＹポジションコントローラ（コムス社製ＣＰ−５００）および高速アナログ電圧データ収集装置（コムス社製ＣＡ−８００）を用いて以下のように測定した。このレーザ変位計には、レーザ波長６７０ｎｍの赤色半導体レーザが用いられていた。
図２〜図４を参照して、まず、ＧａＮ結晶基板１０を、その結晶成長面１０ｃの外周部が３つの支持部１２ｈにより支持されるように、基板支持台１２上に配置した。次いで、レーザ変位計１５を用いてＧａＮ結晶基板１０の裏面１０ｒの複数の測定点１０ｐにそれぞれ対応する複数の変位値を検出した（基板検出ステップＳ１）。ここで、測定点１０ｐのピッチＰは７００μｍとして、約５０００点の複数の測定点１０ｐにそれぞれ対応する複数の変位値を測定した。次いで、８近傍のメディアンフィルタを用いて複数の変位値に含まれるノイズを除去した（ノイズ除去ステップＳ２）。次いで、複数の変位値からＧａＮ結晶基板１０の外周１０ｅから３つ内側までの測定点にそれぞれ対応する複数の変位値を除去した複数の変位値からなる複数の計算用変位値を算出した（外周部除去ステップＳ３）。
次に、上記の複数の計算用変位値を、図６（ｃ）に示す規格化後のσ＝５の８近傍のガウシアンフィルタを用いて、平滑化処理して反り曲面を算出した（平滑化ステップＳ４）。次いで、平滑化処理がされた複数の計算用変位値における各変位値と最適平面との距離の二乗の和が最小となるように最適平面を算出した（最適平面算出ステップＳ５）。次いで、反り曲面が最適平面に対して、一方側に最も大きな変位値と最適平面との距離および他方側に最も大きな変位値と最適平面との距離の和を反りとして算出した（反り算出ステップＳ６）。こうして算出された反りは５７．４μｍであった。
次に、再び、８近傍のメディアンフィルタを用いて複数の計算用変位値に含まれるノイズを除去した（ノイズ除去ステップＳ２）後、上記の平滑化ステップＳ４、最適平面算出ステップＳ５および反り算出ステップＳ６がこの順で行なわれる最適化サイクルを１回繰り返した。こうして算出された反りは５４．９μｍであった。
次に、上記の最適化サイクルをさらに１回繰り返した。こうして算出された反りは５４．５μｍであり、直前の算出反りとの差が０．５μｍ以下となったため、最適化サイクルを終了し、ＧａＮ結晶基板の裏面の反りｗ(R)を５４．５μｍと算出した。また、上記処理がされたＧａＮ結晶基板１０の結晶成長面１０ｃの反りｗ(C)を光干渉方式のフラットネステスタを用いて測定したところ、４８．２μｍであった。
また、上記の処理がされたＧａＮ結晶基板１０の裏面１０ｒの面粗さＲａ(R)および結晶成長面１０ｃの面粗さＲａ(C)を、それぞれ３Ｄ−ＳＥＭ（立体走査型電子顕微鏡）を用いて１１０μｍ×８０μｍの範囲およびレーザフォーカス方式のレーザ変位計を用いて７５０μｍ×７００μｍの範囲で測定し、かかる測定範囲から任意に特定した粗さ曲線からその平均線の方向に基準長さだけ抜き取り、この抜き取り部分の平均線から測定曲線までの偏差の絶対値を合計してそれを基準長さで平均することにより算出したところ、Ｒａ(R)＝１１．８μｍ、Ｒａ(C)＝４ｎｍであった。
また、上記の処理がされたＧａＮ結晶基板１０の裏面１０ｒの面粗さＲｙ(R)および結晶成長面１０ｒの面粗さＲｙ(C)を、レーザフォーカス方式のレーザ変位計を用いて７５０μｍ×７００μｍの範囲で測定し、かかる測定範囲から任意に特定した粗さ曲線からその平均線の方向に基準長さだけ抜き取り、この抜き取り部分の平均面から最も高い山頂までの高さと最も低い谷底までの深さとの和を算出したところ、Ｒｙ(R)＝８９．２μｍ、Ｒｙ(C)＝３８ｎｍであった。
また、上記の処理がされたＧａＮ結晶基板１０のピーク波長が４５０ｎｍ〜５５０ｎｍの光の吸収係数は、分光測定装置により測定したところ、６．８ｃｍ-1であった。また、このＧａＮ結晶基板１０の熱伝導率は、レーザフラッフュによる二次元測定法を用いて１８ｍｍ×１８ｍｍの範囲で測定したところ、１６５Ｗ／ｍＫであった。また、このＧａＮ結晶基板１０の熱膨張係数は、レーザ干渉法により測定を行なったところ、４．２×１０-6Ｋ-1であった。
３．半導体デバイスの製造
図９（ａ）を参照して、上記のＧａＮ結晶基板１０の結晶成長面１０ｃ上に、ＭＯＶＰＥ法により、ＩＩＩ族窒化物結晶層２０として、厚さ５μｍのｎ型ＧａＮ層２１、厚さ３ｎｍのＩｎ0.2Ｇａ0.8Ｎ層２２、厚さ６０ｎｍのＡｌ0.2Ｇａ0.8Ｎ層２３、厚さ１５０ｎｍのｐ型ＧａＮ層２４を順次成長させて半導体積層ウエハ８０を得た。得られた半導体積層ウエハ８０の発光強度の分布をフォトルミネッセンス法（以下、ＰＬ法という）により評価した。
具体的には、直径５．０８ｃｍ（２インチ）の半導体積層ウエハ８０のＩＩＩ族窒化物結晶層２０側の主面上の複数の測定点に、ＩＩＩ族窒化物結晶層２０のいずれの層の禁制帯幅より大きなエネルギーを有するレーザ光（ピーク波長が３２５ｎｍのＨｅ−Ｃｄレーザ光）を照射し、励起された発光の強度を測定した。各測定点は、上記半導体積層ウエハ８０のＩＩＩ族窒化物結晶層２０側の主面の全体に広がっており、この主面に平行な二次元方向に１ｍｍのピッチで配列されている。ここで、半導体積層ウエハ８０における発光強度の分布は、最も発光強度が大きい中央部の発光強度ＩCに対する最も発光強度が小さい外周８０ｅから５ｍｍ以内の外周部の発光強度ＩEの百分率（１００×ＩE／ＩC、以下、外周部の相対発光強度という）を用いて評価した。この外周部の相対発光強度の値が小さいほど発光強度の分布が大きく、外周部の相対発光強度の値が大きいほど発光強度の発光強度の分布が小さいことを示す。本比較例における外周部の相対発光強度は０．０６であり、発光強度の分布が大きかった。結果を表１にまとめた。
次に、図９（ｂ）を参照して、この半導体積層ウエハ８０を各チップに分離したときにＧａＮ結晶基板１０の裏面１０ｒの中央部になる位置に直径８０μｍ×厚さ１００ｎｍのｎ側電極８１を形成し、ｐ型ＧａＮ層２４の上面に厚さ１００ｎｍのｐ側電極８２を形成して、半導体デバイスウエハ９０を得た。
次に、図９（ｃ）を参照して、この半導体デバイスウエハ９０を４００μｍ×４００μｍの各チップに分離して、半導体デバイス９９であるＬＥＤが得られた。得られた半導体デバイス９９の歩留まり（チップ化された半導体デバイスの総数に対して一定の発光強度を有し製品として得られる半導体デバイスの数の百分率をいう、以下同じ）は、２５％と低かった。結果を表１にまとめた。
（実施例１）
ＧａＮ結晶基板の製造の際の裏面の処理において、粒径８４μｍのＣＢＮ砥粒をボンドで固定した固定砥粒を用いて研削し（研削工程）、粒径１２μｍのＳｉＣ砥粒を用いて研磨し（研磨工程）、８５質量％のリン酸水溶液と９０質量％の硫酸水溶液とを体積比で１：１で混合させたＨ3ＰＯ4およびＨ2ＳＯ4の混合水溶液を用いてエッチングすること（エッチング工程）により行なったこと以外は、比較例１と同様にして、ＧａＮ結晶基板を製造して、このＧａＮ結晶基板の裏面および結晶成長面の反りならびに面粗さを測定した。得られたＧａＮ結晶基板の裏面の反りｗ(R)は−２２．８μｍ、面粗さＲａ(R)は１０．２μｍ、面粗さＲｙ(R)は７８．５μｍであった。なお、このＧａＮ結晶基板の結晶成長面の反りｗ(C)は−１７．４であり、面粗さＲａ(C)およびＲｙ(C)はいずれも比較例１と同様であった。また、このＧａＮ結晶基板のピーク波長が４５０ｎｍ〜５５０ｎｍの光の吸収係数、熱伝導率および熱膨張係数は、いずれも比較例１と同様であった。
次に、本実施例で得られたＧａＮ結晶基板を用いて、比較例１と同様にして、、半導体積層ウエハおよび半導体デバイスウエハを経て、半導体デバイスを製造した。本実施例の半導体積層ウエハの外周部の相対発光強度は０．１６と大きかった（すなわち、発光強度分布が小さかった）。また、半導体デバイスの歩留まりは４４％と大きかった。結果を表１にまとめた。
（実施例２）
ＧａＮ結晶基板の製造の際の裏面の処理において、粒径６３μｍのＡｌ2Ｏ3砥粒をボンドで固定した固定砥粒を用いて研削し（研削工程）、粒径８μｍのＡｌ2Ｏ3砥粒を用いて研磨し（研磨工程）、２５質量％のＫＯＨ水溶液を用いてエッチングすること（エッチング工程）により行なったこと以外は、比較例１と同様にして、ＧａＮ結晶基板を製造して、このＧａＮ結晶基板の裏面および結晶成長面の反りならびに面粗さを測定した。得られたＧａＮ結晶基板の裏面の反りｗ(R)は−１９．１μｍ、面粗さＲａ(R)は６．８μｍ、面粗さＲｙ(R)は５５μｍであった。なお、ＧａＮ結晶基板の結晶成長面の反りｗ(C)は−１６．７μｍであり、面粗さＲａ(C)およびＲｙ(C)はいずれも比較例１と同様であった。また、このＧａＮ結晶基板のピーク波長が４５０ｎｍ〜５５０ｎｍの光の吸収係数、熱伝導率および熱膨張係数は、いずれも比較例１と同様であった。
次に、本実施例で得られたＧａＮ結晶基板を用いて、比較例１と同様にして、、半導体積層ウエハおよび半導体デバイスウエハを経て、半導体デバイスを製造した。本実施例の半導体積層ウエハの外周部の相対発光強度は０．２９と大きかった（すなわち、発光強度分布が小さかった）。また、半導体デバイスの歩留まりは５７％と大きかった。結果を表１まとめた。
（実施例３）
ＧａＮ結晶基板の製造の際の裏面の処理において、粒径３２μｍのダイヤモンド砥粒をボンドで固定した固定砥粒を用いて研削し（研削工程）、２５質量％のＫＯＨの水溶液を用いてエッチングすること（エッチング工程）により行なったこと以外は、比較例１と同様にして、ＧａＮ結晶基板を製造して、このＧａＮ結晶基板の裏面および結晶成長面の反りならびに面粗さを測定した。得られたＧａＮ結晶基板の裏面の反りｗ(R)は−３．４μｍ、面粗さＲａ(R)は４．９μｍ、面粗さＲｙ(R)は３１．９μｍであった。なお、ＧａＮ結晶基板の結晶成長面の反りｗ(C)は−４．６μｍであり、面粗さＲａ(C)およびＲｙ(C)はいずれも比較例１と同様であった。また、このＧａＮ結晶基板のピーク波長が４５０ｎｍ〜５５０ｎｍの光の吸収係数、熱伝導率および熱膨張係数は、いずれも比較例１と同様であった。
次に、本実施例で得られたＧａＮ結晶基板を用いて、比較例１と同様にして、、半導体積層ウエハおよび半導体デバイスウエハを経て、半導体デバイスを製造した。本実施例の半導体積層ウエハの外周部の相対発光強度は０．４１と大きかった（すなわち、発光強度分布が小さかった）。また、半導体デバイスの歩留まりは７０％と大きかった。結果を表１にまとめた。
（実施例４）
ＧａＮ結晶基板の製造の際の裏面の処理において、粒径３０μｍのＳｉＣ砥粒をボンドで固定した固定砥粒を用いて研削し（研削工程）、粒径６μｍのダイヤモンド砥粒を用いて研磨し（研磨工程）、３０質量％のアンモニア水と、４０質量％の過酸化水素水と純水とを体積比で１：１：６で混合させたＮＨ3およびＨ2Ｏ2の混合水溶液を用いてエッチングすること（エッチング工程）により行なったこと以外は、比較例１と同様にして、ＧａＮ結晶基板を製造して、このＧａＮ結晶基板の裏面および結晶成長面の反りならびに面粗さを測定した。得られたＧａＮ結晶基板の裏面の反りｗ(R)は４．８μｍ、面粗さＲａ(R)は３．８μｍ、面粗さＲｙ(R)は２３．８μｍであった。なお、ＧａＮ結晶基板の結晶成長面の反りｗ(C)は２．８μｍであり、面粗さＲａ(C)およびＲｙ(C)はそれぞれ比較例１と同様であった。また、このＧａＮ結晶基板のピーク波長が４５０ｎｍ〜５５０ｎｍの光の吸収係数、熱伝導率および熱膨張係数は、いずれも比較例１と同様であった。
次に、本実施例で得られたＧａＮ結晶基板を用いて、比較例１と同様にして、、半導体積層ウエハおよび半導体デバイスウエハを経て、半導体デバイスを製造した。本実施例の半導体積層ウエハの外周部の相対発光強度は０．３８と大きかった（すなわち、発光強度分布が小さかった）。また、半導体デバイスの歩留まりは６８％と大きかった。結果を表１にまとめた。
（実施例５）
ＧａＮ結晶基板の製造の際の裏面の処理において、粒径３７μｍのＳｉＣ砥粒をボンドで固定した固定砥粒を用いて研削し（研削工程）、２５質量％のＫＯＨ水溶液を用いてエッチングすること（エッチング工程）により行なったこと以外は、比較例１と同様にして、ＧａＮ結晶基板を製造して、このＧａＮ結晶基板の裏面および結晶成長面の反りならびに面粗さを測定した。得られたＧａＮ結晶基板の裏面の反りｗ(R)は９．９μｍ、面粗さＲａ(R)は５．５μｍ、面粗さＲｙ(R)は３８．７μｍであった。なお、ＧａＮ結晶基板の結晶成長面の反りｗ(C)は１０．４μｍであり、面粗さＲａ(C)およびＲｙ(C)はそれぞれ比較例１と同様であった。また、このＧａＮ結晶基板のピーク波長が４５０ｎｍ〜５５０ｎｍの光の吸収係数、熱伝導率および熱膨張係数は、いずれも比較例１と同様であった。
次に、本実施例で得られたＧａＮ結晶基板を用いて、比較例１と同様にして、、半導体積層ウエハおよび半導体デバイスウエハを経て、半導体デバイスを製造した。本実施例の半導体積層ウエハの外周部の相対発光強度は０．３と大きかった（すなわち、発光強度分布が小さかった）。また、半導体デバイスの歩留まりは６５％と大きかった。結果を表１にまとめた。
（実施例６）
ＧａＮ結晶基板の製造の際の裏面の処理において、粒径７４μｍのダイヤモンド砥粒をボンドで固定した固定砥粒を用いて研削し（研削工程）、粒径１５μｍのＣＢＮ砥粒を用いて研磨し（研磨工程）、８５質量％のＨ3ＰＯ4の水溶液を用いてエッチングすること（エッチング工程）により行なったこと以外は、比較例１と同様にして、ＧａＮ結晶基板を製造して、このＧａＮ結晶基板の裏面および結晶成長面の反りならびに面粗さを測定した。得られたＧａＮ結晶基板の裏面の反りｗ(R)は１９．３μｍ、面粗さＲａ(R)は１０．８μｍ、面粗さＲｙ(R)は８１．９μｍであった。なお、ＧａＮ結晶基板の結晶成長面の反りｗ(C)は２３．０μｍであり、面粗さＲａ(C)およびＲｙ(C)はそれぞれ比較例１と同様であった。また、このＧａＮ結晶基板のピーク波長が４５０ｎｍ〜５５０ｎｍの光の吸収係数、熱伝導率および熱膨張係数は、いずれも比較例１と同様であった。
次に、本実施例で得られたＧａＮ結晶基板を用いて、比較例１と同様にして、、半導体積層ウエハおよび半導体デバイスウエハを経て、半導体デバイスを製造した。本実施例の半導体積層ウエハの外周部の相対発光強度は０．２６と大きかった（すなわち、発光強度分布が小さかった）。また、半導体デバイスの歩留まりは６１％と大きかった。結果を表１にまとめた。
Figure 2007217216
表１において、比較例１と実施例１〜６とを比較すると、結晶成長面の反対側の面である裏面の反りｗ(R)が−５０μｍ≦ｗ≦５０μｍであるＧａＮ結晶基板の結晶成長面側に少なくとも１層のＩＩＩ族窒化物結晶層を成長させることにより、発光強度分布が小さい半導体積層ウエハが得られ、半導体デバイスの歩留まりが高くなることがわかる。
また、実施例１，６と実施例２〜５とを比較すると、結晶成長面の反対側の面である裏面の反りｗ(R)が−５０μｍ≦ｗ≦５０μｍ、裏面の面粗さＲａ(R)がＲａ(R)≦１０μｍおよび裏面の面粗さＲｙ(R)がＲｙ(R)≦７５μｍであるＧａＮ結晶基板の結晶成長面側に少なくとも１層のＩＩＩ族窒化物結晶層を成長させることにより、発光強度分布がより小さい半導体積層ウエハが得られ、半導体デバイスの歩留まりがさらに高くなることがわかる。
さらに、実施形態３で得られる複数の半導体デバイスについて、ＧａＮ結晶基板の裏面の反りと半導体デバイスの歩留まりとの関係を図１０に示した。図１０には、比較例１および実施例１〜６についての点が含まれる。図１０に示すように、ＧａＮ結晶基板の裏面の反りｗ(R)が、−５０μｍ≦ｗ(R)≦５０μｍのとき半導体デバイスの歩留まりが高くなり、−３５μｍ≦ｗ(R≦４５μｍのとき半導体デバイスの歩留まりがより高くなった。このように、好ましい裏面の反りの領域が、負（−）側より正（＋）側に大きくなるのは、既に考察したように、図１を参照して、裏面１０ｒの反りが正（＋）の場合には裏面１０ｒとサセプタ９０の表面との間に閉空間の空隙部９１が形成され（図１（ａ）参照）、裏面１０ｒの反りが負（−）の場合には裏面１０ｒとサセプタ９０の表面との間に開空間の空隙部９１が形成され、反りが正（＋）のときの基板の熱分布が反りが負（−）のときの基板の熱分布に比べて小さくなるためと考えられる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
本発明にかかるＧａＮ結晶基板の裏面の反りを示す模式図である。 本発明にかかるＧａＮ結晶基板の裏面の反り測定方法を示すフローチャートである。 本発明にかかるＧａＮ結晶基板の裏面の反り測定方法に用いられる測定装置を示す模式図である。 本発明にかかるＧａＮ結晶基板の裏面の反り測定方法における複数の測定点を示す模式図である。 複数の測定点の配列を示す模式図である。 ８近傍のガウシアンフィルタのカーネルを示す模式図である。ここで、（ａ）は各係数となるガウス関数ｆ（ｘ，ｙ）の配列される位置を示し、（ｂ）はσ＝５、規格化前の各係数の配列を示し、（ｃ）はσ＝５、規格化後の各係数の配列を示す。 本発明にかかるＧａＮ結晶基板の裏面の反り測定方法における反り算出ステップを示す模式図である。 本発明にかかるＧａＮ結晶基板の製造方法を示す模式断面図である。 本発明にかかる半導体デバイスの製造方法を示す模式断面図である。 ＧａＮ結晶基板の裏面の反りと半導体デバイスの歩留まりとの関係を示す図である。
符号の説明
１ ＧａＮ結晶、１０ ＧａＮ結晶基板、１０ｃ 結晶成長面、１０ｅ，８０ｅ 外周、１０ｐ 測定点、１０ｒ 裏面、１０ｕ 食刻部分、１２ 基板支持台、１２ａ 非凹部面、１２ｂ 凹部面、１２ｈ 支持部、１３ 駆動部、１４ 駆動装置、１５ レーザ変位計、１６ 駆動制御装置、１７ レーザ変位計制御装置、１８ データ解析装置、２０ ＩＩＩ族窒化物結晶層、２１ ｎ型ＧａＮ層、２２ Ｉｎ0.2Ｇａ0.8Ｎ層、２３ Ａｌ0.2Ｇａ0.8Ｎ層、２４ ｐ型ＧａＮ層、３１ レーザ光、３１ｉ 入射光、３１ｒ 反射光、３２ 位置データ、３３ 変位値データ、４０ 反り曲面、５０ 最適平面、８０ 半導体積層ウエハ、８１ ｎ側電極、８２ ｐ側電極、９０ 半導体デバイスウエハ、９９ 半導体デバイス、１００ｐ 任意に特定される測定点、１０１ｐ，１０２ｐ，１０３ｐ，１０４ｐ，１０５ｐ，１０６ｐ，１０７ｐ，１０８ｐ 任意に特定される測定点に近傍する複数の測定点、１１１ｐ 外周から１つ内側の測定点、１１２ｐ 外周から２つ内側の測定点、１２０ａ 基板支持台の非凹部面の測定点、１２０ｂ 基板支持台の凹部面の測定点。

Claims (6)

  1. 結晶成長面の反対側の面である裏面の反りｗ(R)が、−５０μｍ≦ｗ≦５０μｍであるＧａＮ結晶基板。
  2. 前記裏面の面粗さＲａ(R)が、Ｒａ(R)≦１０μｍである請求項１に記載のＧａＮ結晶基板。
  3. 前記裏面の面粗さＲｙ(R)が、Ｒｙ(R)≦７５μｍである請求項１または請求項２に記載のＧａＮ結晶基板。
  4. 前記結晶成長面の反りｗ(C)が−５０μｍ≦ｗ(C)≦５０μｍ、結晶成長面の面粗さＲａ(C)がＲａ(C)≦１０ｎｍ、結晶成長面の面粗さＲｙ(C)がＲｙ(C)≦６０ｎｍである請求項１から請求項３までのいずれかに記載のＧａＮ結晶基板。
  5. 請求項１から請求項４までのいずれかのＧａＮ結晶基板の製造方法であって、
    成長させたＧａＮ結晶からＧａＮ結晶基板を切り出す工程および前記ＧａＮ結晶基板の裏面を処理する工程とを含み、
    前記ＧａＮ結晶基板の裏面を処理する工程は、前記裏面を研削する工程、前記裏面を研磨する工程および前記裏面をエッチングする工程の少なくともいずれかの工程を含むＧａＮ結晶基板の製造方法。
  6. 基板として請求項１から請求項４までのいずれかのＧａＮ結晶基板を選択し、前記ＧａＮ結晶基板の前記結晶成長面側に少なくとも１層のＩＩＩ族窒化物結晶層を成長させる工程を含む半導体デバイスの製造方法。
JP2006038648A 2006-02-15 2006-02-15 ＧａＮ結晶基板 Active JP4301251B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2006038648A JP4301251B2 (ja) 2006-02-15 2006-02-15 ＧａＮ結晶基板
TW102115169A TWI458866B (zh) 2006-02-15 2007-01-05 ＧａＮ結晶基板及其製造方法以及半導體裝置之製造方法
TW096100502A TWI447272B (zh) 2006-02-15 2007-01-05 ＧａＮ結晶基板及其製造方法以及半導體裝置之製造方法
EP07000261.3A EP1821339B1 (en) 2006-02-15 2007-01-08 GaN crystal substrate and method of manufacturing the same, and method of manufacturing semiconductor device
KR1020070008201A KR101340822B1 (ko) 2006-02-15 2007-01-26 ＧａＮ 결정 기판 및 그 제조 방법 및 반도체 장치의 제조방법
CNA2007100053418A CN101037807A (zh) 2006-02-15 2007-02-14 GaN晶体衬底及其制造方法以及制造半导体器件的方法
CN2011103939130A CN102492992A (zh) 2006-02-15 2007-02-14 GaN晶体衬底及其制造方法
US11/706,413 US20070261633A1 (en) 2006-02-15 2007-02-15 GaN crystal substrate and method of manufacturing the same, and method of manufacturing semiconductor device
US12/887,925 US20110012127A1 (en) 2006-02-15 2010-09-22 GaN CRYSTAL SUBSTRATE AND METHOD OF MANUFACTURING THE SAME, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006038648A JP4301251B2 (ja) 2006-02-15 2006-02-15 ＧａＮ結晶基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009013402A Division JP4380791B2 (ja) 2009-01-23 2009-01-23 ＧａＮ結晶基板およびその製造方法

Publications (3)

Publication Number Publication Date
JP2007217216A true JP2007217216A (ja) 2007-08-30
JP2007217216A5 JP2007217216A5 (ja) 2009-02-05
JP4301251B2 JP4301251B2 (ja) 2009-07-22

Family

ID=38050999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006038648A Active JP4301251B2 (ja) 2006-02-15 2006-02-15 ＧａＮ結晶基板

Country Status (6)

Country Link
US (2) US20070261633A1 (ja)
EP (1) EP1821339B1 (ja)
JP (1) JP4301251B2 (ja)
KR (1) KR101340822B1 (ja)
CN (2) CN101037807A (ja)
TW (2) TWI447272B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010248021A (ja) * 2009-04-13 2010-11-04 Hitachi Cable Ltd 窒化物半導体基板
JP2011121803A (ja) * 2009-12-09 2011-06-23 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶半導体基板の製造方法、及びｉｉｉ族窒化物結晶半導体基板
JP2013032278A (ja) * 2008-09-08 2013-02-14 Sumitomo Electric Ind Ltd 基板の製造方法
US8586998B2 (en) 2011-07-29 2013-11-19 Sumitomo Electric Industries, Ltd. Silicon carbide substrate manufacturing method and silicon carbide substrate
US8728622B2 (en) 2010-01-15 2014-05-20 Mitsubishi Chemical Corporation Single-crystal substrate, group-III nitride crystal obtained using the same, and process for producing group-III nitride crystal
JP2014526138A (ja) * 2011-06-30 2014-10-02 ジルトロニック アクチエンゲゼルシャフト 積層半導体基板およびその製造方法
JP2016044094A (ja) * 2014-08-21 2016-04-04 三菱化学株式会社 非極性または半極性ＧａＮ基板
WO2016194931A1 (ja) * 2015-06-02 2016-12-08 並木精密宝石株式会社 基板の反りのｉｎ－ｓｉｔｕ観察装置及び結晶成長装置
US10066319B2 (en) 2014-01-17 2018-09-04 Mitsubishi Chemical Corporation GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device
US10475887B2 (en) 2013-08-08 2019-11-12 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4930081B2 (ja) * 2006-04-03 2012-05-09 住友電気工業株式会社 ＧａＮ結晶基板
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
US7585772B2 (en) * 2006-07-26 2009-09-08 Freiberger Compound Materials Gmbh Process for smoothening III-N substrates
JP5181885B2 (ja) * 2007-10-05 2013-04-10 住友電気工業株式会社 ＧａＮ基板の製造方法、エピウエハの製造方法、半導体素子の製造方法およびエピウエハ
EP2045374A3 (en) * 2007-10-05 2011-02-16 Sumitomo Electric Industries, Ltd. Method of manufacturing a GaN substrate and a GaN epitaxial wafer
JP2010269970A (ja) * 2009-05-21 2010-12-02 Hitachi Cable Ltd 窒化物半導体基板
KR101396232B1 (ko) * 2010-02-05 2014-05-19 한양대학교 산학협력단 상변화 물질 연마용 슬러리 및 이를 이용한 상변화 소자 제조 방법
KR20140014625A (ko) * 2012-07-25 2014-02-06 서울바이오시스 주식회사 질화갈륨계 반도체 소자를 제조하는 방법
JP5828993B1 (ja) * 2013-12-18 2015-12-09 日本碍子株式会社 複合基板および機能素子
KR101951902B1 (ko) 2016-04-12 2019-02-26 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
JP6266742B1 (ja) * 2016-12-20 2018-01-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN108253927A (zh) * 2018-01-18 2018-07-06 华南农业大学 一种检测形变秧盘的方法及系统
JP6768028B2 (ja) * 2018-05-08 2020-10-14 朝旭實業股▲ふん▼有限公司 ベッドサイドテーブル
SE1930124A1 (sv) * 2019-04-12 2020-10-13 Epiluvac Ab Anordning och förfarande för att tillförsäkra planhet hos wafer under tillväxt
CN114413799B (zh) * 2022-04-02 2022-06-28 季华实验室 一种芯片基板翘曲检测方法、系统、装置及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
US7354477B2 (en) * 2001-10-09 2008-04-08 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
AU2003299899A1 (en) * 2002-12-27 2004-07-29 General Electric Company Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP4333466B2 (ja) 2004-04-22 2009-09-16 日立電線株式会社 半導体基板の製造方法及び自立基板の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013032278A (ja) * 2008-09-08 2013-02-14 Sumitomo Electric Ind Ltd 基板の製造方法
JP2010248021A (ja) * 2009-04-13 2010-11-04 Hitachi Cable Ltd 窒化物半導体基板
JP2011121803A (ja) * 2009-12-09 2011-06-23 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶半導体基板の製造方法、及びｉｉｉ族窒化物結晶半導体基板
US8728622B2 (en) 2010-01-15 2014-05-20 Mitsubishi Chemical Corporation Single-crystal substrate, group-III nitride crystal obtained using the same, and process for producing group-III nitride crystal
US9428386B2 (en) 2010-01-15 2016-08-30 Mitsubishi Chemical Corporation Process for producing a group-III nitride crystal and process for producing a light-emitting semiconductor element or a semiconductor device comprising a group-III nitride crystal
JP2014526138A (ja) * 2011-06-30 2014-10-02 ジルトロニック アクチエンゲゼルシャフト 積層半導体基板およびその製造方法
US8586998B2 (en) 2011-07-29 2013-11-19 Sumitomo Electric Industries, Ltd. Silicon carbide substrate manufacturing method and silicon carbide substrate
US11031475B2 (en) 2013-08-08 2021-06-08 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
US11664428B2 (en) 2013-08-08 2023-05-30 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
US11038024B2 (en) 2013-08-08 2021-06-15 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
US10475887B2 (en) 2013-08-08 2019-11-12 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
US10066319B2 (en) 2014-01-17 2018-09-04 Mitsubishi Chemical Corporation GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device
US10655244B2 (en) 2014-01-17 2020-05-19 Mitsubishi Chemical Corporation GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device
JP2016044094A (ja) * 2014-08-21 2016-04-04 三菱化学株式会社 非極性または半極性ＧａＮ基板
WO2016194931A1 (ja) * 2015-06-02 2016-12-08 並木精密宝石株式会社 基板の反りのｉｎ－ｓｉｔｕ観察装置及び結晶成長装置

Also Published As

Publication number Publication date
CN101037807A (zh) 2007-09-19
US20070261633A1 (en) 2007-11-15
TW200741043A (en) 2007-11-01
KR101340822B1 (ko) 2013-12-11
US20110012127A1 (en) 2011-01-20
JP4301251B2 (ja) 2009-07-22
TWI447272B (zh) 2014-08-01
KR20070082508A (ko) 2007-08-21
CN102492992A (zh) 2012-06-13
TW201335448A (zh) 2013-09-01
EP1821339A1 (en) 2007-08-22
TWI458866B (zh) 2014-11-01
EP1821339B1 (en) 2016-10-12

Similar Documents

Publication Publication Date Title
JP4301251B2 (ja) ＧａＮ結晶基板
JP4380791B2 (ja) ＧａＮ結晶基板およびその製造方法
JP7315677B2 (ja) 結晶材料を切り分けるためのレーザ・アシスト法
JP7320130B2 (ja) 緩和された正の湾曲を有する炭化ケイ素ウェーハを処理するための方法
KR101654440B1 (ko) SiC 에피택셜 웨이퍼 및 그의 제조 방법
JP6708972B2 (ja) 単結晶ダイヤモンドおよびその製造方法、単結晶ダイヤモンドを含む工具、ならびに単結晶ダイヤモンドを含む部品
WO2021132491A1 (ja) Ｉｉｉ族窒化物単結晶基板およびその製造方法
JP6856356B2 (ja) 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法
JP2006294774A (ja) 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
CN109148260B (zh) 激光标记的刻印方法、带激光标记的硅晶片及其制造方法
WO2021111835A1 (ja) 炭化珪素基板および炭化珪素基板の製造方法
JP2008010818A (ja) 基板、基板検査方法、素子および基板の製造方法
CN113169034B (zh) 带激光标记的硅晶圆的制造方法
JP2022028362A (ja) ウェーハ、ウェーハの製造方法、及びデバイスチップの製造方法
JP5846223B2 (ja) 基板および発光素子
JP5589339B2 (ja) 基板の研磨方法
KR20070093824A (ko) 질화갈륨계 기판, 질화갈륨계 기판의 평가 방법 및질화갈륨계 기판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081211

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20081211

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20081217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4301251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350