CN101037807A - GaN晶体衬底及其制造方法以及制造半导体器件的方法 - Google Patents

GaN晶体衬底及其制造方法以及制造半导体器件的方法 Download PDF

Info

Publication number
CN101037807A
CN101037807A CNA2007100053418A CN200710005341A CN101037807A CN 101037807 A CN101037807 A CN 101037807A CN A2007100053418 A CNA2007100053418 A CN A2007100053418A CN 200710005341 A CN200710005341 A CN 200710005341A CN 101037807 A CN101037807 A CN 101037807A
Authority
CN
China
Prior art keywords
crystalline substrates
rear surface
gan crystalline
warpage
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100053418A
Other languages
English (en)
Inventor
田中仁子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101037807A publication Critical patent/CN101037807A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Led Devices (AREA)

Abstract

在GaN晶体衬底(10)中，与所述晶体生长表面(10c)相对的后表面(10r)可以具有满足－50μm≤w(R)≤50μm的翘曲w(R)，满足Ra(R)≤10μm的表面粗糙度Ra(R)以及满足Ry(R)≤75μm的表面粗糙度Ry(R)。此外，一种制造半导体器件(99)的方法包括，制备GaN晶体衬底(10)作为衬底，以及在GaN晶体衬底(10)的晶体生长表面(10c)的侧面上生长至少一个III族氮化物晶体层(20)。由此，提供一种GaN晶体衬底，具有减小翘曲的后表面和允许在其晶体生长表面上形成具有良好结晶性的半导体层，提供一种制造该GaN晶体衬底的方法以及制造半导体器件的方法。

Description

GaN晶体衬底及其制造方法以及制造半导体器件的方法
技术领域
本发明涉及一种半导体器件如发光元件、电子元件或半导体传感器中使用的GaN晶体衬底、该制造GaN晶体的方法以及制造半导体器件的方法，其中该GaN晶体衬底被选作衬底。
背景技术
GaN晶体衬底对于半导体器件如发光元件、电子元件或半导体传感器的衬底是非常有用的。这种GaN晶体衬底通过将由汽相处延如HVPE(氢化物汽相处延)或MOVPE(金属有机汽相处延)生长的GaN晶体切割为预定形状的衬底并磨削(grind)、研磨(lap)和/或刻蚀其主表面来形成。
为了通过在晶体生长表面上形成具有良好结晶性(意味着晶体中的原子排列有序；下面相同)的至少一个半导体层，该晶体生长表面是GaN晶体衬底的一个主表面，获得具有优异性能的半导体器件，提出了在晶体生长表面上形成具有减小的翘曲(warpage)和表面粗糙度的GaN晶体衬底(例如参见日本专利特开号2000-012900(专利文献1))。
即使当GaN晶体衬底的晶体生长表面具有减小的翘曲和表面粗糙度，但是，如果GaN晶体衬底的后表面(意味着另一主表面，亦即，与晶体生长表面相对的表面；下面相同)具有大的翘曲，当在衬底的晶体生长表面上形成半导体层时，这将导致衬底的背表面和基座(意味着在其上布置衬底的工作台；下面相同)之间形成的间隙部分增加。结果，从基座到衬底传递的热量被不匀地分布，以及在衬底的晶体生长表面上不能均匀地和稳定地形成半导体层。因而，有在衬底的晶体生长表面上不能形成具有良好结晶性的半导体层的问题，因此不能获得具有优异性能的半导体器件。此外，尽管GaN晶体衬底的后表面通常具有大于晶体生长表面的表面粗糙度，但是当该后表面具有极其大的表面粗糙度时，发生如上所述的相同问题。
发明内容
本发明的一个目的是提供一种GaN晶体衬底，具有减小翘曲的后表面，以及允许在其晶体生长表面上形成具有良好结晶性的半导体层，提供一种制造该GaN晶体衬底的方法以及制造半导体器件的方法。
本发明是一种具有晶体生长表面和与该晶体生长表面相对的后表面的GaN晶体衬底，后表面具有满足-50μm≤W(R)≤50μm的翘曲W(R)。
在根据本发明的GaN晶体衬底中，后表面可以具有满足Ra(R)≤10μm的表面粗糙度Ra(R)。此外，后表面可以具有满足Ry(R)≤75μm的表面粗糙度Ry(R)。此外，晶体生长表面可以具有满足-50μm≤W(C)≤50μm的翘曲W(C)，满足Ra(C)≤10nm的表面粗糙度R(C)，以及满足Ry(C)≤60nm的表面粗糙度Ry(C)。
此外，本发明是上述制造GaN晶体衬底的方法，包括从生长的GaN晶体当中切割GaN晶体衬底，并处理该GaN晶体衬底的后表面的步骤，其中处理该GaN晶体衬底的后表面的步骤包括磨削该后表面、研磨该后表面以及刻蚀该后表面的至少一个步骤。
此外，本发明是一种制造半导体器件的方法，包括准备上述GaN晶体衬底作为衬底，以及在该GaN晶体衬底的晶体生长表面的侧面上生长至少一个III族氮化物晶体层的步骤。
根据本发明，可以提供一种GaN晶体衬底，具有减小翘曲的后表面和允许在其晶体生长表面上形成的半导体层具有良好的结晶性，提供一种制造该GaN晶体衬底的方法以及制造半导体器件的方法。
从本发明的以下详细描述，同时结合附图，将使本发明的上述及其他目的、特点、方面和优点变得更明显。
附图说明
图1A和1B示出了根据本发明的GaN晶体衬底后表面的翘曲的示意性剖面图。
图2是说明测量根据本发明的GaN晶体衬底后表面的翘曲的方法流程图。
图3是测量根据本发明的GaN晶体衬底后表面的翘曲的方法中使用的测量设备的示意性视图。
图4示出了测量根据本发明的GaN晶体衬底后表面的翘曲的方法中的多个测量点的示意性平面图。
图5示出了多个测量点的排列的示意性视图。
图6A是用于8-相邻高斯滤波器的中心的示意性视图，说明用作系数的高斯函数f(x，y)被排列的位置。
图6B是用于8-相邻高斯滤波器的中心的示意性视图，说明在归一化之前具有σ＝5的系数的排列。
图6C是用于8-相邻高斯滤波器的中心的示意性视图，说明在归一化之后具有σ＝5的系数的排列。
图7A和7B示出了测量根据本发明的GaN晶体衬底后表面的翘曲方法中的翘曲计算步骤的示意性视图。
图8示出了根据本发明的GaN晶体衬底的制造方法的示意性剖面图。
图9示出了根据本发明的半导体器件的制造方法的示意性剖面图。
图10示出了GaN晶体衬底后表面的翘曲和半导体器件的成品率之间的关系视图。
具体实施方式
第一实施例
参考图1A和1B，在根据本发明的GaN晶体衬底的实施例中，与晶体生长表面10c相对的后表面10r具有满足-50μm≤W(R)≤50μm的翘曲W(R)，导致后表面10r如图1A所示凹入地弯曲的翘曲用正的(+)符号表示，以及导致后表面10r如图1B所示中凸地弯曲的翘曲用负的(-)符号表示。翘曲W(R)被定义为后表面10r的最凸起部分的位移值zp和最凹入部分的位移值zv之间的高度差。
参考图1A和1B，如果后表面10r的翘曲W(R)满足W(R)＜-50μm或W(R)＞50μm，那么GaN晶体衬底10和基座9之间形成的间隙部分9s增加。当在GaN晶体衬底10的晶体生长表面10c上生长至少一个III族氮化物晶体层20作为半导体层时，这导致从基座9至GaN晶体衬底10传递的热量不均匀分布。结果，半导体层20不能均匀地和稳定地生长，使之难以制造均匀地形成并具有优异性能的半导体器件。
鉴于上面的情况，更优选后表面10r具有满足-35μm≤W(R)≤45μm的翘曲W(R)。当后表面10r的翘曲用正的(+)符号表示时，后表面10r和基座9的表面之间形成的间隙部分9s是图1A所示的封闭空间。另一方面，当后表面10r的翘曲用负的(-)符号表示时，后表面10r和基座9的表面之间形成的间隙部分9s是如图IB所示的开口空间。因此，当在衬底10的晶体生长表面10c上形成半导体层20时，翘曲用正的(+)符号表示时的衬底中的热量分布小于翘曲用负的(-)符号表示时衬底中的热量分布。可以预期翘曲的优选范围在正的(+)侧面上比在负的(-)侧面上更大。
由于衬底(GaN晶体衬底10)的后表面10r通常具有高表面粗糙度，通过下述准确地测量后表面10r的翘曲的方法，测量衬底(GaN晶体衬底10)的后表面10r的翘曲。参考图2，该测量方法是使用激光位移量测计测量与衬底的晶体生长表面相对的后表面翘曲，以及衬底被布置在衬底支撑台上的方法。该方法包括：使用激光位移量测计，探测分别对应于衬底的后表面上的多个测量点的多个位移值的衬底探测步骤S1；除去多个位移值中包含的噪声的噪声去除步骤S2；通过从多个位移值除去分别对应于衬底的外周边部分中的测量点的那些位移值，用于计算用于计算的多个位移值的外周边部分去除步骤S3；使用于计算的多个位移值平滑，以计算翘曲表面的平滑步骤S4；计算到翘曲面具有最小距离的最好配合面的最好配合面计算步骤S5；以及，计算在相对于最好配合面的一侧上从最好配合面到由翘曲面的最大位移值表示的点的距离与在相对于最佳符合面的另一侧上从最佳配合面到由翘曲面的最大位移值表示的点的距离总和作为翘曲的翘曲计算步骤S6。利用如上所述的测量方法，即使衬底具有有高表面粗糙度的后表面(例如，具有不少于50nm的表面粗糙度Ra)，也可以测量衬底的后表面的翘曲。应当注意，表面粗糙度Ra是通过在其平均线的方向中从粗糙度曲线采样具有参考长度的部分，累积从采样部分的平均线至测量曲线的偏差的绝对值，并计算参考长度的平均值而获得的值。此外，在图2中，用实线框围绕的步骤是不可缺少的步骤，以及用虚线框围绕的步骤是任意的步骤。
转向图3，激光位移量测计15是通过在衬底(GaN晶体衬底10)的后表面10r上施加激光束31来测量衬底(GaN晶体衬底10)的后表面10r的位移量的设备。对于激光器的类型没有特别的限制，例如使用具有670nm波长的红色半导体激光器。对于测量技术没有特别的限制，例如使用激光聚焦技术。尽管采用激光聚焦技术的激光位移量测计与采用光学干涉量度法的平面测试器相比，具有较低的准确性，但是它可以测量具有不少于50nm的表面粗糙度Ra的粗糙后表面。此外，与采用光学干涉量度法的平面测试器不同，采用激光聚焦技术的激光位移量测计可以获得反射光束31r，因此它可以分析并处理位移值。
参考图3和4，在衬底支撑台12上布置衬底(GaN晶体衬底10)。尽管对于怎样在衬底支撑台12上布置衬底(GaN晶体衬底10)没有特别的限制，但是衬底(GaN晶体衬底10)优选被布置在具有三个支撑部分12h的衬底支撑台12上，以便衬底(GaN晶体衬底10)的晶体生长表面10c被三个支撑部分12h支撑。仅仅由三个支撑部分12h支撑衬底(GaN晶体衬底10)的晶体生长表面10c的外周边部分可以使翘曲测量过程中对晶体生长表面10c的损坏最小化。此外，即使当被上面的三个部分支撑时，衬底(GaN晶体衬底10)倾斜，同时通过计算到翘曲面(意味着表示后表面翘曲的弯曲表面；下面相同)具有最小距离的最佳配合面，可以补偿衬底(GaN晶体衬底10)的倾斜，并计算从最佳配合面至翘曲面的距离。
参考图2至4，尽管对于衬底探测步骤S1没有特别的限制，但是可以通过以渐进的方式在二维方向上(意味着图4中的X方向和Y方向；下面相同)移动衬底(GaN晶体衬底10)的同时，测量激光位移量测计15和衬底(GaN晶体衬底10)的后表面10r之间的距离L，从而执行该步骤。二维方向上的衬底(GaN晶体衬底10)的逐渐移动，可以以逐渐的方式在二维方向上移动耦合衬底支撑台12的驱动部分13到驱动单元14，来执行。驱动单元14被位置控制单元16控制。
在此情况下，在衬底后表面上的多个测量点当中用激光束31照射的测量点100p(任意规定的测量点)的二维方向上的位置数据经由位置控制单元16被收集到数据分析单元18。这里，图3中的箭头32表示其中位置数据被传送的方向。
尽管对于怎样测量距离L没有特别的限制，但是它可以，例如，通过激光聚焦技术来测量。下面将描述激光聚焦技术。从激光位移量测计15中的光源发射的入射光束31i经由物镜(未示出)被施加到衬底(GaN晶体衬底10)的后表面10r上的任意规定测量点100p，物镜借助于音叉(tuning fork)在激光位移量测计15内以高速上下移动。来自任意规定测量点100p的反射光束31r通过激光位移量测计15中的针孔(未示出)并到达光接收元件(未示出)。根据共焦原理，当入射光束31i被聚焦在衬底(GaN晶体衬底10)的后表面10r上的任意规定测量点100p上时，在针孔的位置处，反射光束31r被聚焦为一个点，并进入该光接收元件。在此情况下，通过用传感器(未示出)测量音叉的位置，可以测量激光位移量测计15和衬底(GaN晶体衬底10)的后表面10r上的任意规定测量点之间的距离L。利用该方法，可以测量衬底(GaN晶体衬底10)的后表面10r上的任意规定测量点100p的位移值z(a，b)(意味着Z方向上的位移值；下面相同)。
在此情况下，衬底(GaN晶体衬底10)的后表面10r上的多个测量点10p当中的任意规定测量点100p的位移值数据经由激光位移量测计控制单元17被数据分析单元18收集。这里，图3中的箭头33表示其中位移值数据被传送的方向。
接下来，如图3和4所示，以渐进的方式(例如，以恒定间距P，在X方向或Y方向上)移动之后，执行以上测量，因此可以获得以间距P邻近于任意规定测量点100p的测量点的Z方向中的位移值数据。通过重复以上操作，可以获得二维方向(X方向和Y方向)上的位置数据和衬底(GaN晶体衬底10)的后表面10r上的多个测量点10p的每一个的Z方向中的位移值。二维方向(X方向和Y方向)上的位置数据和如上所述获得的Z方向中的位移值数据被收集到数据分析单元18。
如图4所示，当在二维方向上，在恒定间距P下，以逐渐的方式移动圆形的衬底(GaN晶体衬底10)时，可能有激光束被施加到衬底支撑台12而不是衬底(GaN晶体衬底10)的后表面10r的情况。如图4所示，当衬底(GaN晶体衬底10)被布置在衬底支撑台12的凹入部分中时，在衬底支撑台12的非凹入部分的表面12a上可能有测量点120a，以及在衬底支撑台12的凹入部分的表面12b上可能有测量点120b。
在此情况下，参考图3，可以用如下所述除去的测量点120a和120b，探测分别对应于衬底(GaN晶体衬底10)后表面10r上的多个测量点的多个位移值。具体地，通过仅仅探测任意规定的测量点100p，可以除去测量点120a和120b，该测量点100p具有到激光位移量测计15的距离L，满足关系La＜L＜Lb，其中La是激光位移量测计15和衬底支撑台12的非凹入部分的表面12a之间的距离，以及Lb是激光位移量测计15和衬底支撑台12的凹入部分的表面12b之间的距离。因而，可以获得分别对应于衬底(GaN晶体衬底10)后表面10r上的多个测量点10p的多个位移值。
尽管对于噪声去除步骤S2没有特别的限制，只要它除去多个位移值中包含的噪声，但是对于该步骤它优选使用中值滤波器。参考图5，中值滤波器是，通过以升序或降序排列位移值z(a，b)和邻近该位移值z(a， b)的多个位移值z(a-1，b+1)，z(a-1，b)，z(a-1，b-1)，z(a，b+1)，z(a，b-1)，z(a+1， b+1)，z(a+1，b)，和z(a+1，b-1)(意味着分别对应于邻近任意规定的测量点100p的多个测量点101p，102p，103p，104p，105p，106p，107p，108p的位移值，下面相同)时获得的中值，代替多个位移值(意味着分别对应于衬底(GaN晶体衬底10)的后表面10r上的多个测量点10p的多个位移值；下面相同)当中任意规定的位移值z(a，b)(意味着对应于任意规定测量点100p的位移值，下面相同)的滤波器。在图5中，以恒定间距P，在二维方向(X方向和Y方向)上布置位移值z(a，b)和邻近该位移值z(a，b)的多个位移值z(a-1，b+1)，z(a-1，b)，z(a-1，b-1)，z(a，b+1)，z(a，b-1)，z(a+1，b+1)，z(a+1，b)，和z(a+1，b-1)。
尽管图5示出了邻近并围绕任意规定的位移值的八个位移值z(a-1， b+1)，z(a-1，b)，z(a-1，b-1)，z(a，b+1)，z(a，b-1)，z(a+1，b+1)，z(a+1，b)，和z(a+1，b-1)作为多个相邻位移值(这种中值滤波器被称作8-相邻中值滤波器)，但是多个相邻测试点的数目不局限于八个。例如，也可以使用邻近位移值的24个测试点(这种中值滤波器被称作24-相邻中值滤波器)。
对于外周边部分去除步骤S3没有特别的限制，只要它通过从多个位移值中除去分别对应于衬底的外周边部分中的测量点的那些位移值，计算用于计算的多个位移值。但是，当在噪声去除步骤S2中使用8-相邻中值滤波器时，参考图4，优选除去分别对应于从外周边10e向内的至少两个测量点111p和112p的位移值，作为从多个位移值除去分别对应于衬底(GaN晶体衬底10)的外周边部分中的测量点的位移值。
这是因为，当在噪声去除步骤S2中使用8-相邻中值滤波器时，参考图4，邻近从衬底(GaN晶体衬底10)的外周边10e向内的一个或两个点的位置处的位移值的八个位移值的至少一个是衬底支撑台12的凹入部分的表面12b或非凹入部分的表面12a的位移值，因此以上噪声去除步骤不能除去噪声。利用该方法，从多个位移值除去分别对应于衬底的外周边部分中的测量点的位移值，获得用于计算的多个位移值。
参考图7A和7B，尽管对于平滑步骤S4没有限制，只要它平滑用于计算的多个位移值，以计算翘曲面40，但是对于该步骤，优选使用高斯滤波器。高斯滤波器是，使用高斯函数f(x，y)作为加权系数，通过位移值z(a，b)和邻近该位移值z(a，b)的多个位移值z(a-1，b+1)，z(a-1，b)，z(a-1，b-1)，z(a，b+1)，z(a，b-1)，z(a+1，b+1)，z(a+1，b)，和z(a+1，b-1)的加权平均值z′(a，b)代替用于计算的多个位移值当中的任意地规定位移值z(a，b)的滤波器。利用如上所述的平滑，即使后表面具有高表面粗糙度(例如，不少于50nm的表面粗糙度Ra)，也可以测量后表面的翘曲。
二维高斯函数f(x，y)由以下公式(I)表示：
f ( x , y ) = 1 N 2 exp { - ( x - a ) 2 + ( y - b ) 2 2 σ 2 }
= 1 N 2 exp { - ( x - a ) 2 2 σ 2 } · exp { - ( y - b ) 2 2 σ 2 } - - - ( 1 )
其中a和b分别是X方向和Y方向上的任意规定测量点的坐标值，σ是标准偏差(σ2是离差)，以及N是归一化常数。
如由公式(1)可以看到，测量点(x，y)和任意规定的测量点(a，b)之间的距离越大，f(x，y)的值变得越小和较少被加权。此外，σ的值越大，源于测量点(x，y)和任意规定测量点(a，b)之间的距离差的加权差变得越小。
尽管上面使用邻近并围绕任意规定位移值的八个位移值z(a-1，b+1)，z(a-1，b)，z(a-1，b-1)，z(a，b+1)，z(a，b-1)，z(a+1，b+1)，z(a+1，b)，和z(a+1， b-1)作为多个相邻位移值(这种高斯滤波器被称作8-相邻(neighborhood)高斯滤波器)，但是，多个相邻位移值的数目不局限于八个。例如，也可以使用邻近位移值的24位移值(这种高斯滤波器被称作24-相邻高斯滤波器)。
使用8-相邻高斯滤波器特别意味着任意地规定的位移值z(a，b)被图5所示的多个位移值z(a-1，b+1)，z(a-1，b)，z(a-1，b-1)，z(a，b+1)，z(a，b-1)，z(a+1，b+1)，z(a+1，b)，和z(a+1，b-1)的加权平均获得的加权平均值z′(a，b)代替，通过高斯函数f(x，y)(其中x＝a-1，a，a+1；y＝b-1，b，b+1)加权的每个值作为图6A的核(kernel)(意味着，用于位移值的滤波器的系数矩阵；下面相同)中所示的系数。具体地，它意味着根据以下公式(2)获得值z′(a，b)：
z ′ ( a , b ) = Σ x = a - 1 a + 1 Σ y = b - 1 b + 1 f ( x , y ) . z ( x , y )
= 1 N 2 Σ x = a - 1 a + 1 Σ y = b - 1 b + 1 exp { - ( x - a ) 2 + ( y - b ) 2 2 σ 2 } . z ( x , y )
= 1 N 2 Σ x = a - 1 a + 1 Σ y = b - 1 b + 1 exp { - ( x - a ) 2 2 σ 2 } . exp { - ( y - b ) 2 2 σ 2 } . z ( x , y ) - - - ( 2 )
(其中 N 2 = Σ x = a - 1 a + 1 Σ y = b - 1 b + 1 exp { - ( x - a ) 2 2 σ 2 } . exp { - ( y - b ) 2 2 σ 2 } )
用作高斯滤波器的系数的高斯函数f(x，y)由从任意规定的位移值的测量点(a，b)至测量点(x，y)的距离和通过标准偏差σ来决定。例如，图6B说明在归一化之前，具有σ＝5的8-相邻高斯滤波器的系数f(x，y)值的排列，以及图6C说明归一化之后8-相邻高斯滤波器的f(x，y)值的排列。归一化意味着高斯滤波器的校正系数f(x，y)，以便系数f(x，y)的总和是1，同时保持系数f(x，y)之间的比率。
参考图7A和7B，尽管对于最佳配合面计算步骤S5没有特别的限制，只要它计算最佳配合面50到翘曲面40具有最小距离，但是它优选计算最佳配合面50，以使最佳配合面50和由经受平滑的、用于计算的多个位移值的每一个表示的每个点之间的每个距离的平方和最小化。利用这种最小平方法，可以获得表示在三个点支撑的衬底(GaN晶体衬底10)的整个后表面10r的平均倾斜的最佳配合面50。
参考图7A和7B，翘曲计算步骤S6计算从最佳配合面50至由相对于最佳配合面50的一侧上的翘曲面40的最大位移值zp表示点的距离D+和从最佳配合面50至由相对于最佳配合面50的另一侧上的翘曲面40的最大位移值zv表示的点的距离D-的总和作为翘曲。利用该方法，可以从翘曲面40补偿表示为最佳配合面50的衬底(GaN晶体衬底10)的整个后表面10r的倾斜，以及可以准确地测量衬底(GaN晶体衬底10)的后表面10r的翘曲。因而，由W(R)＝D++D-，计算GaN晶体衬底10的后表面10r的翘曲W(R)。
参考图2，在测量GaN晶体衬底的后表面翘曲的以上方法中，优选重复包括平滑步骤S4、最佳配合面计算步骤S5和翘曲计算步骤S6的优化周期C1一次或多次。通过重复这种优化周期C1一次或多次，可以使衬底10的后表面10r的翘曲面更平滑，由此减小由于表面粗糙度的影响，因此可以更准确地测量后表面10r的翘曲。尽管对于重复优化周期C1的数目没有特别的限制，但是该数目可以被设为优化周期之前的翘曲值和优化周期之后的翘曲值之间的差值优选不超过0.5μm，以及更优选不超过0.1μmn。此外，该数目可以被设为优化周期之前的翘曲值和优化周期之后的翘曲值之间的差值与优化周期之前的翘曲值的比率优选不超过0.05。以及更优选不超过0.01。
此外，参考图2，优选在重复的优化周期C1之间或在优化周期C1中的平滑步骤S4之后包括至少一个噪声去除步骤S2。通过在这种时间执行至少一个噪声去除步骤S2，可以更有效地除去多个位移值中包含的噪声，以及可以更准确地测量后表面10r的翘曲。
在本实施例中的GaN晶体衬底中，优选后表面具有满足Ra(R)≤10μm的表面粗糙度Ra(R)。表面粗糙度Ra，也称作算术平均粗糙度Ra，是通过从其中心线的方向中的粗糙度曲线采样具有参考长度的部分，累加从采样部分的中心线至测量曲线的偏差的绝对值，并计算参考长度的平均值获得的值。如果后表面具有满足Ra(R)＞10μm的表面粗糙度Ra(R)，当在GaN晶体衬底的晶体生长表面的侧面上生长至少一个III族氮化物晶体层作为半导体层时，GaN晶体衬底和基座之间接触变得不均匀，导致从基座到GaN晶体衬底传递的热量不均匀分布。从减小GaN晶体衬底中的热量的这种不均匀分布的观点，更优选后表面具有满足Ra(R)≤6μm的表面粗糙度Ra(R)。
另一方面，如果后表面的表面粗糙度Ra(R)过低，那么从加热至高温的基座发射的散热光束被后表面反射，散热光束较少被吸收到衬底中，减小衬底的热效率。鉴于上述，后表面的表面粗糙度Ra(R)优选满足Ra(R)≥1μm，以及更优选满足Ra(R)≥2μm。
在本实施例中的GaN晶体衬底中，优选后表面具有满足Ra(R)≤75μm的表面粗糙度Ry(R)。表面粗糙度Ry，也称作最大高度Ry，是通过从其中心线的方向中的粗糙度曲线采样具有参考长度的部分，累加从该采样部分的中心线至最高顶部和从采样部分的中心线到最低谷底的深度获得的值。如果后表面具有满足Ry(R)＞75μm的表面粗糙度Ry(R)，那么当在GaN晶体衬底的晶体生长表面的侧面上生长至少一个III族氮化物晶体层作为半导体层时，GaN晶体衬底和基座之间的接触变得不均匀，导致从基座到GaN晶体衬底传递的热量不均匀分布。从减小GaN晶体衬底中的热量的这种不均匀分布的观点，更优选后表面具有满足Ry(R)≤50μm的表面粗糙度Ry(R)。
另一方面，如果后表面的表面粗糙度Ry(R)过低，那么从被加热到高温的基座发射的散热光束被后表面反射，散热光束较少被吸收到衬底中，减小衬底的热效率。鉴于上述情况，后表面的表面粗糙度Ry(R)优选满足Ry(R)≥3μm，更优选满足Ry(R)≥10μm。
在本实施例中的GaN晶体衬底中，衬底的晶体生长表面的翘曲w(c)表面和粗糙度Ra(c)和Ry(c)的绝对值越小，在晶体生长表面的侧面上生长半导体层的III族氮化物晶体层的结晶性变得越高。鉴于上述情况，衬底的晶体生长表面的翘曲优选满足-50μm≤w(c)≤50μm，以及更优选满足-35μm≤w(c)≤40μm。此外，晶体生长表面的表面粗糙度Ra(c)优选满足Ra(c)≤10nm，以及更优选满足Ra(C)≤5nm。此外，晶体生长表面的表面粗糙度Ry(C)优选满足Ry(c)≤60nm，以及更优选满足Ry(C)≤30nm。应当注意，参考图1A和1B，翘曲w(C)被定义为晶体生长表面10c的最凸起部分的位移值zCP和最凹入部分的位移值zCV之间的高度差。
优选，本实施例中的GaN晶体衬底对于散热光束具有较高的吸收系数，以便提高衬底的热效率。鉴于上述情况，本实施例中的GaN晶体衬底优选对于具有450nm至550nm的峰值波长的光束具有不小于1.5cm-1和不大于10cm-1的吸收系数。如果用于这种光束的吸收系数低于1.5cm-1，那么穿过衬底的光束未被吸收，因此衬底的热效率被减小。如果用于这种光束的吸收系数高于10cm-1，那么衬底包括许多杂质且因此具有低结晶性。
此外，本实施例中的GaN晶体衬底优选具有不少于160W/mK的导热率，以便减小衬底中的热分布。此外，本实施例中的GaN晶体衬底优选具有不小于3×10-6K-1和不超过6×10-6K-1的热膨胀系数，以便当温度被增加或减小时，抑制衬底的形变。
第二实施例
参考图8，根据本发明的GaN晶体衬底的制造方法是第一实施例中的GaN晶体衬底的制造方法，包括从GaN晶体1当中切割GaN晶体衬底10(参见图8(a))和处理晶体衬底10的后表面10r(参见图8(b))的步骤，以及处理GaN晶体衬底10的后表面10r的步骤包括磨削后表面10r、研磨后表面10r和刻蚀后表面10r的至少一个步骤。
参考图8(a)，从GaN晶体1当中切割GaN晶体衬底10的步骤是使用内径叶片、外径叶片、钢丝锯等等从生长的GaN晶体1当中切割预定形状的GaN晶体衬底10的步骤。尽管对于生长GaN晶体1的方法没有特别的限制，但是优选使用汽相处延如HVPE或MOVPE，因为在相对短的周期或时间中获得具有不少于5.08cm(2英寸)直径的大尺寸晶体。
参考图8(b)，处理GaN晶体衬底10的后表面10r的步骤包括磨削GaN晶体衬底10的后表面10r的步骤(磨削步骤)、研磨GaN晶体衬底10的后表面10r的步骤(研磨步骤)以及刻蚀GaN晶体衬底10的后表面10r(刻蚀步骤)的至少一个。通过执行包括上述步骤的处理GaN晶体衬底的后表面的步骤，可以获得GaN晶体衬底，其中与晶体生长表面相对的后表面具有满足-50μm≤w(R)≤50μm的翘曲w(R)。此外，通过调整磨削条件、研磨条件和/或刻蚀条件，可以获得具有满足Ra(R)≤10μm的表面粗糙度Ra(R)和/或满足Ry(R)≤75μm的表面粗糙度Ry(R)的后表面。
应当注意，磨削是通过用键合来固定磨粒，以高速旋转固定的磨粒，使固定磨粒与目标接触，并擦掉目标表面。这种磨削提供粗糙表面。当GaN晶体衬底的后表面经受磨削时，优选使用，包括由SiC、Al2O3、金刚石、CBN(立方体的氮化硼；下面相同)等等形成的固定磨粒，具有高于GaN晶体的硬度，以及具有不小于约10μm和不超过100μm的晶粒尺寸。
此外，研磨是使旋转表面板和旋转目标互相接触，具有在其间插入的自由磨粒(意味着磨粒未被固定；下面相同)或使旋转的固定磨粒和旋转目标互相接触，并摩擦该目标的表面。这种研磨提供具有低于由磨削获得和高于由抛光所获得的表面粗糙度的表面。当GaN晶体衬底的后表面经受研磨时，优选使用由具有高于GaN晶体的硬度的SiC、Al2O3、金刚石、CBN等等形成的并具有约不少于0.5μm和不超过15μm的晶粒尺寸的磨粒。
此外，刻蚀是化学地或物理地腐蚀目标的表面，以除去切割目标和随后磨削和/或研磨目标表面的步骤之后留下的损伤层和残留物(如切割、磨削和研磨之后留下的碎屑，磨粒以及蜡(10u：刻蚀部分)。此外通过这种刻蚀，保持表面粗糙度。当GaN晶体衬底的后表面经受刻蚀时，优选执行使用蚀刻剂的湿法刻蚀。优选的刻蚀剂的例子包括NH3和H2O2的混合溶液、KOH溶液、NaOH溶液、HCl溶液、H2SO4溶液、H3PO4溶液、H3PO4和H2SO4等等的混合溶液。水被用作上述溶液和混合溶液的优选溶剂。此外，刻蚀剂也可以用溶剂稀释，如适合于使用的水。
在本实施例中的GaN晶体衬底的制造方法中，执行处理GaN晶体衬底的晶体生长表面的步骤。为了制造具有优异性能的半导体器件，必须在晶体生长表面的侧面上形成具有良好结晶性的至少一个III族氮化物晶体层作为半导体层。因此，优选GaN晶体衬底的晶体生长表面具有满足-50μm≤w(C)≤50μm的翘曲，表面粗糙度Ra(C)满足Ra(C)≤10nm，以及表面粗糙度Ry(C)满足Ry(C)≤60nm。
为了获得具有如上所述的翘曲w(C)、表面粗糙度Ra(C)和表面粗糙度Ry(C)的晶体生长表面，除类似于处理后表面的步骤中的磨削步骤、研磨步骤和/或刻蚀步骤的磨削步骤、研磨步骤和/或的刻蚀步骤之外，在处理从GaN晶体中切割的GaN晶体衬底的晶体生长表面的步骤中执行抛光步骤。
抛光是使旋转抛光垫和旋转目标互相接触，具有在其间插入的自由磨粒或使旋转固定的磨粒和旋转的目标互相接触，以及精细地摩擦和平滑目标的表面。这种抛光提供具有低于通过研磨获得的表面粗糙度的晶体生长表面。
尽管对于如上所述的抛光技术没有特别的限制，但是优选使用机械抛光或化学机械抛光(下面称为CMP)。机械抛光或CMP是使旋转的抛光垫和旋转目标接触互相，具有包含在其间插入的磨粒的浆料，以机械地或化学地和机械地抛光目标的表面。作为磨粒，单独使用或组合使用具有不小于0.1μm和不大于3μm的平均晶粒尺寸并由具有高于GaN的硬度的SiC、Si3N4、Al2O3、金刚石、CBN等等形成或由具有低于GaN的硬度的SiO2、CuO、TiO2、ZnO、NiO、Cr2O3、Fe2O3、CoO、MnO等等形成的精细颗粒。此外，优选浆料是具有pH≤5的酸或具有pH≥9的碱，或添加有诸如过氧化氢(H2O2)、二氯异氰尿酸(dichloroisocyanurate)、硝酸、高锰酸钾、或氯化铜的氧化剂，因此具有增加的ORP(氧化还原电位)(例如，ORP≥400mV)，以便提高化学抛光效果。
第三实施例
参考图9，根据本发明的半导体器件的制造方法的实施例包括制备第一实施例中的GaN晶体衬底10作为衬底，以及在GaN晶体衬底10的晶体生长表面10c的侧面上生长至少一个III族氮化物晶体层20的步骤。利用这种制造方法，可以在GaN晶体衬底10的晶体生长表面10c的侧面上均匀地和稳定地形成III族氮化物晶体层20作为半导体层，因此可以获得具有优异性能的半导体器件99。
更具体地说，参考图9(a)，在本实施例中的半导体器件的制造方法中，在GaN晶体衬底10的晶体生长表面10c上依次形成n-型GaN层21、In0.2Ga0.8N层22、Al0.2Ga0.8N层23以及p-型GaN层24，作为III族氮化物晶体层20，以获得包括层叠半导体层的晶片80(下面称为半导体层层叠晶片80)。接下来，参考图9(b)，在半导体层层叠晶片80的GaN晶体衬底10的后表面10r上形成n-侧电极81，以及在III族氮化物晶体层20的上表面(亦即，p-型GaN层24的上表面)上形成p-侧电极，以获得半导体器件晶片90。接下来，参考图9(c)，半导体器件晶片90被分为芯片，以获得作为半导体器件99的LED(发光二极管)。
例子
第一比较例子
1.GaN晶体衬底的制造
参考图8(a)，从通过HVPE生长的GaN晶体1中将具有5.08cm(2英寸)直径和550μm厚度的GaN晶体衬底10切割出。参考图8(b)，如下所述处理GaN晶体衬底10的后表面10r和晶体生长表面10c。后表面经受使用通过利用键合固定具有125μm晶粒尺寸的CBN磨粒制成的固定磨粒的磨削(磨削步骤)，研磨使用具有24μm晶粒尺寸的金刚石磨粒(研磨步骤)，以及刻蚀使用NH3和H2O2的混合水溶液，其中以1∶1∶2的体积比混合30％质量的氨水、40％质量的过氧化氢水和纯水(刻蚀步骤)。晶体生长表面经受磨削，其使用利用键合通过具有125μm平均粒径的CBN磨粒制成的固定磨粒(磨削步骤)，研磨依次使用分别具有20μm、10μm和5μm平均粒径的三种类型的SiC磨粒(研磨步骤)，刻蚀使用30％质量的NaOH溶液(刻蚀步骤)，以及化学机械抛光使用具有pH＝12和ORP＝450mV并包含TiO2磨粒的浆料，该TiO2磨粒具有1μm的平均粒径(抛光步骤)。
2.GaN晶体衬底的后表面和晶体生长表面的翘曲和表面粗糙度的测量
参考图1A和1B，如下所述测量经受上述处理的GaN晶体衬底10的后表面10r的翘曲W(R)，使用采用激光聚焦技术的激光位移量测计(由Keyence公司制造的LT-9010(激光输出单元)和LT-9500(激光控制单元))，XY位置控制器(由COMS公司制造的CP-500)，以及高速模拟电压数据收集设备(由COMS公司制造的CA-800)。具有670nm激光波长的半导体激光器用于该激光位移量测计。
参考图2至4，首先在衬底支撑台12上布置GaN晶体衬底10，以便通过三个支撑部分12h支撑晶体生长表面10c的外周边部分。然后，使用激光位移量测计15探测分别对应于GaN晶体衬底10的后表面10r上的多个测量点10p的多个位移值(衬底探测步骤S1)。在此情况下，用700μm的间距P，排列测量点，以及测量分别对应于约5000个测量点10p的多个位移值。接下来，使用8-相邻中值滤波器除去多个位移值中包含的噪声(噪声去除步骤S2)。此后，通过从多个位移值除去分别对应于直至从GaN晶体衬底10的外周边10e向内达到三个测量点的那些位移值，计算用于计算的多个位移值(外周边部分去除步骤S3)。
然后，在图6C所示的归一化之后，使用具有σ＝5的8-相邻高斯滤波器平滑用于计算的多个位移值，以计算翘曲面(平滑步骤S4)。接下来，计算最佳配合面，以使最佳配合面50和由经受平滑的用于计算的多个位移值的每一个表示的每个点之间的每个距离的平方和最小化(最佳配合面计算步骤S5)。此后，计算从最佳配合面至由相对于最佳配合面的一侧上的翘曲面的最大位移值所表示的点的距离和从最佳配合面至由相对于最佳配合面的另一侧上的翘曲面的最大位移值所表示的点的距离的总和作为翘曲(翘曲计算步骤S6)。如上所述计算的翘曲是57.4μm。
接下来，再次使用8-相邻中值滤波器除去用于计算的多个位移值中包含的噪声(噪声去除步骤S2)。此后，依次执行平滑步骤S4、最佳配合面计算步骤S5以及翘曲计算步骤S6的最佳循环C1被重复一次。如上所述计算的翘曲是54.9μm。
然后，上述优化周期被再一次重复。如上所述计算的翘曲是54.5μm，与预先计算的翘曲具有不超过0.5μm差异。因此，优化周期被终止，在54.5μm时，计算GaN晶体衬底的后表面的翘曲W(R)。此外，当使用采用光学干涉测量法的平面测试器测量经受上述处理的GaN晶体衬底10的晶体生长表面10c的翘曲w(C)时，翘曲w(C)是48.2μm。
此外，通过以下步骤计算经受上述处理的GaN晶体衬底10的后表面10r的表面粗糙度Ra(R)和晶体生长表面10c的表面粗糙度Ra(C)：使用采用激光聚焦技术的激光位移量测计，使用3D-SEM(三维扫描电子显微镜)在110μm×80μm和使用激光位移量测计在750μm×700μm的范围内执行测量；在粗糙度曲线的中心线的方向中，从每个测量范围中任意规定的粗糙度曲线采样具有参考长度的部分；累加从采样部分的中心线至测量曲线的偏差的绝对值；以及计算用于该参考长度的平均值。结果，获得Ra(R)＝11.8μm和Ra(C)＝4nm。
此外，通过以下步骤计算经受上述处理的GaN晶体衬底10的后表面10r的表面粗糙度Ry(R)和晶体生长表面10c的表面粗糙度Ry(C)：采用激光聚焦技术，使用激光位移量测计在750μm×700μm的范围内执行测量；在粗糙度曲线的中心线的方向中，从每个测量范围中任意规定的粗糙度曲线采样具有参考长度的部分；以及累加从该采样部分的中间面至最高顶部的高度和从采样部分的中间面至最低谷底的深度。结果，获得Ry(R)＝89.2μm和Ry(C)＝38nm。
此外，使用分光计，测量经受上述处理的GaN晶体衬底10对于具有450nm至550nm峰值波长的光束的吸收系数，据发现GaN晶体衬底10具有6.8cm-1的吸收系数。此外，通过使用激光闪光的二维测量，在18mm×18mm的范围内测量GaN晶体衬底10的导热率，据发现GaN晶体衬底10具有165W/mK的导热率。此外，通过激光干涉测量法测量GaN晶体衬底10的热膨胀系数，据发现GaN晶体衬底10具有4.2×10-6K-1的热膨胀系数。
3.半导体器件的制造
参考图9(a)，借助于MOVPE，在GaN晶体衬底10的晶体生长表面10c上依次生长5μm厚度的n-型GaN层21、3nm厚度的In0.2Ga0.8N层22、60nm厚度的Al0.2Ga0.8N层23以及150nm厚度的p-型GaN层24，作为III族氮化物晶体层20，以获得半导体层层叠晶片80。通过光致发光(下面称为PL)评估获得的半导体层层叠晶片80中的发光强度分布。
具体地，具有大于III族氮化物晶体层20中的任意层的带隙能量的激光束(具有325nm的峰值波长的He-Cd激光束)被施加到具有5.08cm直径(2英寸)的半导体层层叠晶片80的III族氮化物晶体层20侧面上的主表面上的多个测量点，以及测量激发的发光强度。遍及半导体层层叠晶片80的III族氮化物晶体层20的侧面上的主表面布置测量点，以及用1mm的间距排列在平行于主表面的二维方向上。使用从外周边80e向内至具有最小发光强度5mm范围内的发光强度IE与具有最大发光强度的中心部分中的发光强度IC的百分率(100×IE/IC；下面称为外周边部分中的相对发光强度)，评估半导体层层叠晶片80中的发光强度分布。外周边部分中的相对发光强度的值越小，发光强度分布越大。外周边部分中的相对发光强度的值越大，发光强度分布越小。本比较例子中的外周边部分中的相对发光强度是0.06，意味着发光强度分布是大的。表1示出了该结果。
接下来，参考图9(b)，当半导体层层叠晶片80被切割为芯片时，在将成为芯片的中心部分的位置处，在GaN晶体衬底10的后表面10r上形成80μm直径和100nm厚度的n-侧电极81以及在p-型GaN层24的上表面上形成100nm厚的p-侧电极82。由此，获得半导体器件晶片90。
接下来，参考图9(c)，半导体器件晶片90被分为芯片，每个具有400μm×400μm，因此获得用作半导体器件99的LED。获得的半导体器件99具有低至25％的成品率(意味着，具有预定发光强度的和获得作为产品的半导体器件数与制造的半导体器件的总数的百分率；下面相同)。表1示出了该结果。
第一例子
与第一比较例子一样地制造GaN晶体衬底，除了在制造GaN晶体衬底过程中，其后表面经受使用利用键合通过固定具有84μm的晶粒尺寸的CBN磨粒制成的固定磨粒的磨削(磨削步骤)，使用具有12μm晶粒尺寸的SiC磨粒研磨(研磨步骤)，以及使用H3PO4和H2SO4的混合水溶液的刻蚀，其中1∶1体积比混合85％质量的磷酸水溶液和90％质量的硫酸水溶液(刻蚀步骤)。然后，测量GaN晶体衬底的后表面和晶体生长表面的翘曲和表面粗糙度。获得的GaN晶体衬底的后表面具有-22.8μm的翘曲w(R)，10.2μm的表面粗糙度Ra(R)以及78.5μm的表面粗糙度Ry(R)。GaN晶体衬底的晶体生长表面具有-17.4μm的翘曲w(C)以及类似于第一比较例子的表面粗糙度Ra(C)和Ry(C)。GaN晶体衬底对于具有450nm至550nm峰值波长的光束具有与第一比较例子类似的吸收系数、导热率和热膨胀系数。
接下来，与第一比较例子一样，使用本例子中获得的GaN晶体衬底制备半导体层层叠晶片，然后制备半导体器件晶片，以及最终制造半导体器件。在0.16的外周边的部分中，本例子的半导体层层叠晶片具有高的相对发光强度(意味着发光强度分布是小的)。此外，该半导体器件具有44％的高成品率。表1示出了该结果。
第二例子
与第一比较例子一样，制造GaN晶体衬底，除了在制造GaN晶体衬底过程中，其后表面经受使用利用键合固定由具有63μm的晶粒尺寸的Al2O3磨粒制成的磨粒的磨削(磨削步骤)，使用具有8μm的晶粒尺寸的A2O3磨粒研磨(研磨步骤)，以及使用使用25％质量的KOH水溶液的刻蚀(刻蚀步骤)。然后，测量GaN晶体衬底的后表面和晶体生长表面的翘曲和表面粗糙度。获得的GaN晶体衬底的后表面具有-19.1μm的翘曲w(R)，6.8μm的表面粗糙度Ra(R)以及55μm的表面粗糙度Ry(R)。该GaN晶体衬底的晶体生长表面具有-16.7μm的翘曲w(C)和类似于第一比较例子的表面粗糙度Ra(C)和Ry(C)。该GaN晶体衬底对于具有450nm至550nm的峰值波长的光束具有类似于第一比较例子的导热率和热膨胀系数。
接下来，与第一比较例子一样，使用本例子中获得的GaN晶体衬底制备半导体层层叠晶片，然后制备半导体器件晶片，以及最终制造半导体器件。本例子的半导体层层叠晶片在0.29的外周边的部分中具有高的相对发光强度(意味着发光强度分布是小的)。此外，该半导体器件具有57％的高成品率。表1示出了该结果。
第三例子
与第一比较例子一样制造GaN晶体衬底，除了在制造GaN晶体衬底过程中，其后表面经受使用利用键合由固定具有32μm晶粒尺寸的金刚石磨粒制成的固定磨粒的磨削(磨削步骤)，以及使用25％质量的KOH水溶液的刻蚀(刻蚀步骤)。然后，测量该GaN晶体衬底的后表面和晶体生长表面的翘曲和表面粗糙度。获得的GaN晶体衬底的后表面具有-3.4μm的翘曲w(R)、4.9μm的表面粗糙度Ry(R)以及31.9μm的表面粗糙度Ry(R)。该GaN晶体衬底的晶体生长表面具有-4.6μm的翘曲w(C)，以及具有类似于第一比较例子的表面粗糙度Ra(C)和Ry(C)。该GaN晶体衬底对于具有450nm至550nm的峰值波长的光束具有类似于第一比较例子的导热率和热膨胀系数。
接下来，与第一比较例子一样，使用本例子中获得的GaN晶体衬底制备半导体层层叠晶片，然后制备半导体器件晶片，以及最终制造半导体器件。本例子的半导体层层叠晶片在0.41的外周边的部分中具有高的相对发光强度(意味着发光强度分布是小的)。此外，该半导体器件具有70％的高成品率。表1示出了该结果。
第四例子
与第一比较例子一样，制造GaN晶体衬底，除了在制造GaN晶体衬底过程中，其后表面经受利用键合使用通过具有30μm晶粒尺寸的SiC磨粒制成的固定磨粒的磨削(磨削步骤)，使用具有6μm晶粒尺寸的金刚石磨粒的研磨(研磨步骤)，以及使用NH3和H2O2的混合水溶液的刻蚀，其中以1∶1∶6的体积比混合30％质量的氨水、40％质量的过氧化氢水以及纯水(刻蚀步骤)。然后，测量GaN晶体衬底的后表面和晶体生长表面的翘曲和表面粗糙度。获得的GaN晶体衬底的后表面具有4.8μm的翘曲w(R)，3.8μm的表面粗糙度Ra(R)以及23.8μm的表面粗糙度Ry(R)。GaN晶体衬底的晶体生长表面具有2.8μm的翘曲w(C)以及类似于第一比较例子的表面粗糙度Ra(C)和Ry(C)。GaN晶体衬底对于具有450nm至550nm峰值波长的光束具有类似于第一比较例子的导热率和热膨胀系数。
接下来，与第一比较例子一样，使用本例子中获得的GaN晶体衬底制备半导体层层叠晶片，然后制备半导体器件晶片，以及最终制造半导体器件。本例子的半导体层层叠晶片在0.38的外周边部分中具有高的相对发光强度(意味着发光强度分布是小的)。此外，该半导体器件具有68％的高成品率。表1示出了该结果。
第五例子
与第一比较例子一样制造GaN晶体衬底，除了在制造GaN晶体衬底过程中，其后表面经受利用键合使用通过固定具有37μm晶粒尺寸的SiC磨粒制成的固定磨粒的磨削(磨削步骤)，以及使用25％质量的KOH水溶液的刻蚀(刻蚀步骤)。然后，测量该GaN晶体衬底的后表面和晶体生长表面的翘曲和表面粗糙度。获得的GaN晶体衬底的后表面具有9.9μm的翘曲w(R)，5.5μm的表面粗糙度Ra(R)以及38.7μm的表面粗糙度Ry(R)。该GaN晶体衬底的晶体生长表面具有10.4μm的翘曲w(C)以及类似于第一比较例子的Ra(C)和Ry(C)。该GaN晶体衬底对于具有450nm至550nm峰值波长的光束具有与第一比较例子类似于导热率和热膨胀系数。
接下来，与第一比较例子一样，使用本例子中获得的GaN晶体衬底制备半导体层层叠晶片，然后制备半导体器件晶片，以及最终制造半导体器件。本例子的半导体层层叠晶片具有高的相对发光强度，在0.30的外周边部分中(意味着发光强度分布是小的)。此外，该半导体器件具有65％的高成品率。表1示出了该结果。
第六例子
与第一比较例子一样制造GaN晶体衬底，除了在制造GaN晶体衬底过程中，其后表面经受使用利用键合通过固定具有74μm晶粒尺寸的金刚石磨粒制成的固定磨粒的磨削(磨削步骤)，使用具有15μm晶粒尺寸的CBN磨粒的研磨(研磨步骤)，以及使用85％质量的H3PO4水溶液的刻蚀(刻蚀步骤)。然后，测量GaN晶体衬底的后表面和晶体生长表面的翘曲和表面粗糙度。获得的GaN晶体衬底的后表面具有19.3μm的翘曲W(r)，10.8μm的表面粗糙度Ra(R)以及81.9μm的表面粗糙度Ry(R)。GaN晶体衬底的晶体生长表面具有23.0μm的翘曲w(C)以及类似于第一比较例子的表面粗糙度Ra(C)和Ry(C)。该GaN晶体衬底对于具有450nm至550nm峰值波长的光束具有类似于第一比较例子的导热率和热膨胀系数。
接下来，与第一比较例子一样，使用本例子中获得的GaN晶体衬底制备半导体层层叠晶片，然后制备半导体器件晶片，以及最终制造半导体器件。本例子的半导体层层叠晶片在0.26的外周边部分中具有高的相对发光强度(意味着发光强度分布是小的)。此外，半导体器件具有61％的高成品率。表1示出了该结果。
[表1]
  比较例1   例1   例2   例3   例4   例5   例6
  后表面的处理条件   用于磨削的磨粒   成分   CBN   CBN   Al2O3   金刚石   SiC   SiC   金刚石
  晶粒尺寸(μm)   125   84   63   32   30   37   74
  用于研磨的磨粒   成分   金刚石   SiC   Al2O3   -   金刚石   -   CBN
  晶粒尺寸(μm)   24   12   8   -   6   -   15
  刻蚀剂   NH3+H2O2   H3PO4+H2SO4   KOH   KOH   NH3+H2O2   KOH   H3PO4
  衬底的后表面的性能   翘曲(μm)   54.5   -22.8   -19.1   -3.4   4.8   9.9   19.3
  表面粗糙度Ra(R)(μm)   11.8   10.2   6.8   4.9   3.8   5.5   10.8
  表面粗糙度Ry(R)(μm)   89.2   78.5   55   31.9   23.8   38.7   81.9
  晶片的外周边部分中的相对发光强度   0.06   0.16   0.29   0.41   0.38   0.30   0.26
  半导体器件的成品率(％)   25   44   57   70   68   65   61
当在图表中第一比较例子与第一至第六例子相比较时，发现通过在GaN晶体衬底的晶体生长表面的侧面上形成至少一个III族氮化物晶体层，获得具有小发光强度分布的半导体层层叠晶片，以及增加半导体器件的成品率，其中与晶体生长表面相对的后表面具有满足-50μm≤w(R)≤50μm的翘曲(R)。
此外当第一和第六例子与第二至第五例子相比较时，发现通过在GaN晶体衬底的晶体生长表面的侧面上形成至少一个III族氮化物晶体层，获得具有较小发光强度分布的半导体层层叠晶片和进一步增加半导体器件的成品率，其中与该晶体生长表面相对的后表面具有满足-50μm≤w(R)≤50μm的翘曲(R)、满足Ra(R)≤10μm的表面粗糙度Ra(R)，及满足Ry(R)≤75μm的表面粗糙度Ry(R)。
图10示出了在第三实施例中获得的多个半导体器件中，GaN晶体衬底的后表面的翘曲和半导体器件的成品率之间的关系视图。图10包括与第一比较例子和第一至第六例子有关的点。如图10所示，当GaN晶体衬底的后表面的是-50μm≤w(R)≤50μm时，半导体器件的成品率增加，以及当翘曲(R)是-35μm≤w(R)≤45μm时，成品率进一步增加。当在后表面10r和基座9的表面(参见图1A)之间形成封闭间隙部分9s，用正的(+)符号表示后表面10r的翘曲时，以及当在后表面10r和基座9的表面之间形成开口间隙部分9s，用负的(-)符号表示的后表面10r的翘曲时，在除负(-)侧面外的正(+)侧面上，后表面的翘曲的优选范围较大，如已经参考图1A和1B所述，因此用正的(+)符号表示翘曲时衬底中的热分布小于用负(-)符号表示翘曲时衬底中的热分布。
尽管已经详细描述和图示了本发明，但是应当清楚地理解，这些仅仅图例和例子，并不被限制，以及本发明的精神和范围仅仅被附加权利要求的措辞限制。

Claims (6)

1.一种GaN晶体衬底，包括：
晶体生长表面(10c)；以及
与所述晶体生长表面(10c)相对的后表面(10r)，所述后表面(10r)具有满足-50μm≤w(R)≤50μm的翘曲w(R)。
2.根据权利要求1的GaN晶体衬底，其中所述后表面(10r)具有满足Ra(R)≤10μm的表面粗糙度Ra(R)。
3.根据权利要求1的GaN晶体衬底，其中所述后表面(10r)具有满足Ry(R)≤75μm的表面粗糙度Ry(R)。
4.根据权利要求1的GaN晶体衬底，其中所述晶体生长表面(10c)具有满足-50μm≤w(C)≤50μm的翘曲w(C)，满足Ra(C)≤10nm的表面粗糙度Ra(C)以及满足Ry(C)≤60nm的表面粗糙度Ry(C)。
5.一种制造GaN晶体衬底(10)的方法，该GaN晶体衬底(10)具有：
晶体生长表面(10c)；以及
与所述晶体生长表面(10c)相对的后表面(10r)，所述后表面(10r)具有满足-50μm≤w(R)≤50μm的翘曲w(R)，
包括以下步骤：
从生长的GaN晶体(1)当中切割所述GaN晶体衬底(10)；以及
处理所述GaN晶体衬底(10)的所述后表面(10r)，
其中处理所述GaN晶体衬底(10)的所述后表面(10r)的所述步骤包括磨削所述后表面(10r)、研磨所述后表面(10r)以及刻蚀所述后表面(10r)的至少一个步骤。
6.一种制造半导体器件的方法，包括以下步骤，制备具有晶体生长表面(10c)和与所述晶体生长表面(10c)相对的后表面(10r)的GaN晶体衬底(10)作为衬底，所述后表面(10r)具有满足-50μm≤w(R)≤50μm的翘曲w(R)，以及在所述GaN晶体衬底(10)的所述晶体生长表面(10c)的侧面上生长至少一个III族氮化物晶体层(20)。
CNA2007100053418A 2006-02-15 2007-02-14 GaN晶体衬底及其制造方法以及制造半导体器件的方法 Pending CN101037807A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006038648A JP4301251B2 (ja) 2006-02-15 2006-02-15 ＧａＮ結晶基板
JP2006038648 2006-02-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011103939130A Division CN102492992A (zh) 2006-02-15 2007-02-14 GaN晶体衬底及其制造方法

Publications (1)

Publication Number Publication Date
CN101037807A true CN101037807A (zh) 2007-09-19

Family

ID=38050999

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2007100053418A Pending CN101037807A (zh) 2006-02-15 2007-02-14 GaN晶体衬底及其制造方法以及制造半导体器件的方法
CN2011103939130A Pending CN102492992A (zh) 2006-02-15 2007-02-14 GaN晶体衬底及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011103939130A Pending CN102492992A (zh) 2006-02-15 2007-02-14 GaN晶体衬底及其制造方法

Country Status (6)

Country Link
US (2) US20070261633A1 (zh)
EP (1) EP1821339B1 (zh)
JP (1) JP4301251B2 (zh)
KR (1) KR101340822B1 (zh)
CN (2) CN101037807A (zh)
TW (2) TWI458866B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452834B (zh) * 2007-10-05 2012-01-11 住友电气工业株式会社 制造GaN衬底、外延晶片和半导体器件的方法以及外延晶片
CN108253927A (zh) * 2018-01-18 2018-07-06 华南农业大学 一种检测形变秧盘的方法及系统
CN114413799A (zh) * 2022-04-02 2022-04-29 季华实验室 一种芯片基板翘曲检测方法、系统、装置及电子设备

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4930081B2 (ja) * 2006-04-03 2012-05-09 住友電気工業株式会社 ＧａＮ結晶基板
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
US7585772B2 (en) * 2006-07-26 2009-09-08 Freiberger Compound Materials Gmbh Process for smoothening III-N substrates
EP2045374A3 (en) * 2007-10-05 2011-02-16 Sumitomo Electric Industries, Ltd. Method of manufacturing a GaN substrate and a GaN epitaxial wafer
JP5104830B2 (ja) * 2008-09-08 2012-12-19 住友電気工業株式会社 基板
JP5071427B2 (ja) * 2009-04-13 2012-11-14 日立電線株式会社 窒化物半導体基板
JP2010269970A (ja) * 2009-05-21 2010-12-02 Hitachi Cable Ltd 窒化物半導体基板
JP5471387B2 (ja) * 2009-12-09 2014-04-16 三菱化学株式会社 Ｉｉｉ族窒化物結晶半導体基板の製造方法、及びｉｉｉ族窒化物結晶半導体基板
JP5737189B2 (ja) 2010-01-15 2015-06-17 三菱化学株式会社 単結晶基板、それを用いて得られるｉｉｉ族窒化物結晶及びｉｉｉ族窒化物結晶の製造方法
KR101396232B1 (ko) * 2010-02-05 2014-05-19 한양대학교 산학협력단 상변화 물질 연마용 슬러리 및 이를 이용한 상변화 소자 제조 방법
EP2541589B1 (en) * 2011-06-30 2013-08-28 Siltronic AG Layered semiconductor substrate and method for manufacturing it
JP2013027960A (ja) 2011-07-29 2013-02-07 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および炭化珪素基板
KR20140014625A (ko) * 2012-07-25 2014-02-06 서울바이오시스 주식회사 질화갈륨계 반도체 소자를 제조하는 방법
EP3031958B1 (en) 2013-08-08 2017-11-01 Mitsubishi Chemical Corporation Self-standing gan substrate and method for producing semiconductor device
WO2015093447A1 (ja) * 2013-12-18 2015-06-25 日本碍子株式会社 複合基板および機能素子
CN105917035B (zh) 2014-01-17 2019-06-18 三菱化学株式会社 GaN基板、GaN基板的制造方法、GaN结晶的制造方法和半导体器件的制造方法
JP6292080B2 (ja) * 2014-08-21 2018-03-14 三菱ケミカル株式会社 非極性または半極性ＧａＮ基板
WO2016194931A1 (ja) * 2015-06-02 2016-12-08 並木精密宝石株式会社 基板の反りのｉｎ－ｓｉｔｕ観察装置及び結晶成長装置
KR101951902B1 (ko) 2016-04-12 2019-02-26 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
JP6266742B1 (ja) * 2016-12-20 2018-01-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6768028B2 (ja) * 2018-05-08 2020-10-14 朝旭實業股▲ふん▼有限公司 ベッドサイドテーブル
SE543143C2 (sv) * 2019-04-12 2020-10-13 Epiluvac Ab Anordning och förfarande för att tillförsäkra planhet hos wafer under tillväxt

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
US7354477B2 (en) * 2001-10-09 2008-04-08 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
KR101284932B1 (ko) * 2002-12-27 2013-07-10 제너럴 일렉트릭 캄파니 갈륨 나이트라이드 결정, 호모에피택셜 갈륨 나이트라이드계 디바이스 및 이들의 제조 방법
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP4333466B2 (ja) 2004-04-22 2009-09-16 日立電線株式会社 半導体基板の製造方法及び自立基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452834B (zh) * 2007-10-05 2012-01-11 住友电气工业株式会社 制造GaN衬底、外延晶片和半导体器件的方法以及外延晶片
CN108253927A (zh) * 2018-01-18 2018-07-06 华南农业大学 一种检测形变秧盘的方法及系统
CN114413799A (zh) * 2022-04-02 2022-04-29 季华实验室 一种芯片基板翘曲检测方法、系统、装置及电子设备
CN114413799B (zh) * 2022-04-02 2022-06-28 季华实验室 一种芯片基板翘曲检测方法、系统、装置及电子设备

Also Published As

Publication number Publication date
US20070261633A1 (en) 2007-11-15
JP2007217216A (ja) 2007-08-30
KR101340822B1 (ko) 2013-12-11
EP1821339B1 (en) 2016-10-12
US20110012127A1 (en) 2011-01-20
TW200741043A (en) 2007-11-01
TWI458866B (zh) 2014-11-01
TWI447272B (zh) 2014-08-01
CN102492992A (zh) 2012-06-13
KR20070082508A (ko) 2007-08-21
JP4301251B2 (ja) 2009-07-22
TW201335448A (zh) 2013-09-01
EP1821339A1 (en) 2007-08-22

Similar Documents

Publication Publication Date Title
CN101037807A (zh) GaN晶体衬底及其制造方法以及制造半导体器件的方法
US11911842B2 (en) Laser-assisted method for parting crystalline material
CN1896343B (zh) 氮化物晶体、氮化物晶体衬底、含有外延层的氮化物晶体衬底、半导体器件及其制备方法
CN102656297B (zh) SiC外延晶片及其制造方法
CN113825602B (zh) 用于处理具有松弛正弯的碳化硅晶片的方法
CN1196176C (zh) GaN单晶衬底
CN1894446A (zh) 大面积、均匀低位错密度GaN衬底及其制造工艺
CN1894093A (zh) 用于高质量同质外延的连位氮化镓衬底
CN1541287A (zh) 高表面质量的GaN晶片及其生产方法
KR20080069531A (ko) Ｉｉｉ-ｖ족 화합물 반도체 기판의 제조 방법
CN1956213A (zh) 半导体材料、其制造方法以及半导体器件
CN1840748A (zh) 金刚石衬底及其制造方法
JP4380791B2 (ja) ＧａＮ結晶基板およびその製造方法
CN1697894A (zh) 金刚石复合基板及其制造方法
JP4583060B2 (ja) 単結晶サファイア基板の製造方法および窒化物半導体発光素子の製造方法
CN109148260A (zh) 激光标记的刻印方法、带激光标记的硅晶片及其制造方法
CN113169034B (zh) 带激光标记的硅晶圆的制造方法
CN101038895A (zh) 氮化镓衬底以及氮化镓衬底测试及制造方法
CN101484981A (zh) 用于对ⅲ-n衬底进行平滑的方法
Lee et al. Effect of different abrasive grain sizes of the diamond grinding wheel on the surface characteristics of GaN

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1109432

Country of ref document: HK

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20070919

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1109432

Country of ref document: HK