CN101038895A - 氮化镓衬底以及氮化镓衬底测试及制造方法 - Google Patents

氮化镓衬底以及氮化镓衬底测试及制造方法 Download PDF

Info

Publication number
CN101038895A
CN101038895A CN200710088106.1A CN200710088106A CN101038895A CN 101038895 A CN101038895 A CN 101038895A CN 200710088106 A CN200710088106 A CN 200710088106A CN 101038895 A CN101038895 A CN 101038895A
Authority
CN
China
Prior art keywords
gallium nitride
substrate
nitride substrate
intensity
damaged layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710088106.1A
Other languages
English (en)
Other versions
CN100580909C (zh
Inventor
八乡昭广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101038895A publication Critical patent/CN101038895A/zh
Application granted granted Critical
Publication of CN100580909C publication Critical patent/CN100580909C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/959Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

使抗破裂氮化镓衬底和测试并制造这种衬底的方法可用。氮化镓衬底(10)设有被抛光为镜面磨光的正面(12)、与正面(12)相对的衬底侧面上的背面(14)。在背面(14)上形成其厚度d是30μm或以下的损坏层(16)。假定正面(12)的强度是I1,以及背面(14)的强度是I2,那么比率I2/I1是0.46或以上。

Description

氮化镓衬底以及氮化镓衬底测试及制造方法
技术领域
本发明总体上涉及氮化镓衬底,以及涉及测试和制造氮化镓衬底的方法。
背景技术
氮化镓衬底通常以下列方法制造,如日本专利号3581145所教导。最初,由氮化镓构成的坯料经受磨削工序,以使之成为圆柱体。接下来,在该圆柱体坯料的横向侧面上形成切口或定向平面,用于决定其晶体取向。该切口由V形的凹痕构成,而定向平面是平行于预定晶面的底平面。随后,使用诸如内圆周刀片切片机或钢丝锯的切割机构切割该坯料,以得到氮化镓衬底。此后,该衬底边缘被倒角,然后在衬底背面上进行研磨(机械抛光)工序。制造过程在衬底正面上继续进行抛光操作(平整工序),以产生镜面磨光,此后衬底被清洗。由此产生设有镜状表面的氮化镓衬底,其上可以形成器件。
当氮化镓衬底的背面被磨光处理时,污染物依附到该背面和损坏层包含在背面形成的变形和断裂是普遍的。因此氮化镓衬底对破裂是敏感的,以便提高制造成品率是困难的。
发明内容
本发明的目的提供抗破裂氮化镓衬底和测试及制造该氮化镓衬底的方法。
为了解决上面描述的问题,本发明的氮化镓衬底设有抛光为镜面磨光的第一表面,与第一表面侧面相对的侧面上的第二表面,在第二表面上形成具有30μm或以下厚度的损坏层;其中,使第一表面的强度是I1,第二表面的强度是I2,比率I2/I1是0.46或以上。
另外,本发明的氮化镓衬底设有抛光为镜面磨光的第一表面,与第一表面侧面相对的侧面上的第二表面,在第二表面上形成具有10μm或以下厚度的损坏层;其中,使第一表面的强度是I1;第二表面的强度是I2,比率I2/I1是0.69或以上。
根据本发明,获得抗破裂的氮化镓衬底。如果损坏层的厚度超过30μm,那么氮化镓衬底对破裂变得敏感。同样,如果比率I2/I1小于0.46,那么氮化镓衬底易于破裂。
此外,如果损坏层的厚度超过10μm,或如果比率I2/I1小于0.69,那么氮化镓衬底的翘曲易于增加。
本发明的氮化镓衬底测试方法包括:测量氮化镓衬底的第一表面的强度和测量与第一表面侧面相对的侧面上的第二表面强度的步骤;测量第二表面上形成的损坏层厚度的步骤;以及如果损坏层的厚度是30μm或以下,以及如果使第一表面的强度是I1,第二表面的强度是I2,比率I2/I1是0.46或以上,那么决定该衬底是合格产品的步骤。
在此,测量第一和第二表面的强度可以在测量损坏层的厚度之前,反之亦然。
根据本发明的测试方法被决定为合格产品的氮化镓衬底是抗破裂的,如上文所述。
本发明的氮化镓衬底测试方法包括:抛光氮化镓衬底的第一表面为镜面磨光的步骤;处理与第一表面侧面相对的侧面上的第二表面,以在第二表面上形成损坏层的步骤;以及刻蚀损坏层,以便损坏层的厚度将是30μm或以下,以便使第一表面的强度是I1,第二表面的强度是I2,比率I2/I1将是0.46或以上的步骤。
在此,抛光第一表面为镜面磨光的步骤可以在任何时间执行。例如,该步骤可以在形成损坏层的步骤之前执行,可以在形成损坏层的步骤和刻蚀损坏层的步骤之间执行,或可以在刻蚀损坏层的步骤之后执行。
根据本发明的制造方法,获得抗破裂的氮化镓衬底。
本发明提供抗破裂的氮化镓衬底和测试和制造该氮化镓衬底的方法。
结合附图,由下面的详细描述,所属领域的技术人员将容易明白本发明的上述及其他目的、特点、方面和优点。
附图说明
图1是示意地表示涉及本发明的氮化镓衬底的剖面图;
图2是示意地图示了用于测量氮化镓衬底的正面和背面强度的强度测量设备的一个例子的视图;
图3是示意地图示了涉及本发明的氮化镓衬底制造方法的工序步骤截面图;以及
图4是概述涉及本发明的氮化镓衬底测试方法的流程图。
具体实施方式
下面将参考附图详细说明本发明的示例性实施例。应当注意,在附图的描述中,相同或等效的元件使用相同的参考标记,多余的说明将被省略。
图1是图示涉及该实施例的氮化镓衬底的示意性剖面图。图1所示的氮化镓衬底10是,例如,2英寸直径GaN晶片。氮化镓衬底10优选由六边形或立方单晶GaN构成。六边形单晶GaN的例子包括具有纤锌矿结构的GaN。在该六边形单晶体GaN中存在:(0001)面,称为C-面;(10 10)面,称为M-面;(11 20)面,称为A-面;(01 12)面,称为R-面;以及(10 11)面,称为S-面。氮化镓衬底10可以包含除镓原子和氮原子以外的原子元素。氮化镓衬底10横向地优选被[0001]取向,但是可以被偏离取向。
氮化镓衬底10设有抛光为镜面磨光的正面12(第一表面),与正面12相对的侧面上的背面14(第二表面)。正面12例如是Ga面,以及背面14是N面。应当理解正面12可以是N面和背面14可以是Ga面。优选在正面12上形成器件。器件的例子包括诸如LED和激光二极管、电子器件以及半导体传感器的发光器件。优选在正面12和背面14的边缘上执行倒角。
损坏层16包括在背面14上形成的变形和断裂。结果,在正面12上保持没有经受损坏的部分18。在氮化镓衬底10的制造中形成损坏层16;它通过例如机械抛光氮化镓衬底的处理形成。优选在正面12上不形成损坏层。
损坏层16的厚度d超过0μm和小于或等于30μm,优选小于或等于10μm。在此,例如如下计算损坏层16的厚度d。首先切割氮化镓衬底10,以露出衬底的截面。随后,测量该截面的电致发光,以创建电致发光强度的二维图。在该图上,其中电致发光强度低于预定阈值的区域(非发光区域)是损坏层16。优选在氮化镓衬底10的背面14上的几个位置中测量损坏层16的厚度,以及平均值取作损坏层16的厚度d。
这里,氮化镓衬底10截面可以被浸于诸如若丹明(rhodamine)B(C28H31O3N21Cl)的荧光材料中,例如,以及渗入颜料的区域是损坏层16。另外,可以用X-射线照射氮化镓衬底10截面,以用X-射线扫描截面厚度,利用获得的X射线衍射谱,可以由光谱峰值的位置位移计算损坏层16的厚度。
进一步优选,使正面12的强度是I1,背面14的强度是I2,比率I2/I1是0.46或以上,特别是0.69或以上。当负载被施加到正面12时氮化镓衬底10破裂的作用力被用作正面12的强度(I1)。同样,负载被施加到背面14时氮化镓衬底10破裂时的作用力被用作背面14的强度(I2)。
图2图示了用于测量氮化镓衬底的正面和背面强度的强度测量设备的一个例子的示意图。图2中所示的强度测量设备20设有载物台22,在载物台22上设置衬底支持架32,以支撑氮化镓衬底10,以及定位在氮化镓衬底10上的数字测力计36。用于在强度测量设备20中测试的氮化镓衬底优选地是50mm的直径和350μm的厚度。衬底支持架32保持氮化镓衬底10,以便衬底10的平面取向近似于载物台22的平行面22a。
多个臂24的下端24a被固定到载物台22上,以及夹具26分别被连接到多个臂24。用于保持数字测力计36的支撑条40被锚固到夹具26。支撑条40经由夹具38固定数字测力计36。在数字测力计36的下端36a上安装棒34。棒34是,例如,具有10mm直径的圆柱体,优选具有5mm半径(R)的半球形尖端34a。棒34的尖端34a可以是平坦的。用调整螺钉28调整的棒34的尖端34a的位置臂被连接到臂24的上端24b。通过使棒34的尖端34a接触氮化镓衬底10的位置是零点,强度测量设备被调零。数字测力计36通过电缆44被钩到数字监视器42。数字监视器42监视棒34被压入的数量。
当氮化镓衬底10的正面12的强度被测量时,氮化镓衬底10被放置在衬底支持架32上,以便棒34的尖端34a将接触正面12。棒34的尖端34a被按压在正面12上,以及氮化镓衬底10破裂时的负载被视为正面12的强度。以同样的方式,将氮化镓衬底10放置在支持架32上,以便棒34的尖端34a将接触背面14,允许背面14的强度被测量。
如上文所述,在本发明的氮化镓衬底10中,损坏层16的厚度是30μm或以下,以及比率I2/I1是0.46或以上。因此,氮化镓衬底出奇地抗破裂。因此,在正面12上制造器件中,氮化镓衬底10不容易破裂,以致器件制造成品率提高。如果损坏层16的厚度d超过30μm,那么氮化镓衬底10易于破裂。以及如果比率I2/I1小于0.46,那么氮化镓衬底10易于破裂。
而且,使损坏层16的厚度d是10μm或以下,以及比率I2/I1是0.69或以上,特别使氮化镓衬底10的翘曲最小化。在此,使衬底翘曲是10μm或以下,允许最佳地形成器件。如果损坏层16的厚度d超过10μm,那么氮化镓衬底10的翘曲易于增加。同理,如果比率I2/I1是0.69,那么氮化镓衬底10的翘曲也易于增加。
图3是图示了涉及该实施例的氮化镓衬底制造方法中的步骤的示意性剖面图。下面说明制造氮化镓衬底10的方法作为涉及该实施例的氮化镓衬底制造方法的一个例子。
衬底准备步骤
最初,准备如图3A所示设有正面12a和背面14b的氮化镓衬底10c。如下获得氮化镓衬底10c。首先切割由氮化镓构成的坯料,以从该坯料除去端部,该坯料经受研磨工序,以将它制成圆柱体形状,直到它具有希望的直径。接下来,根据需要在圆柱体坯料的横向侧面上形成定向平面,用于决定晶体取向。定向平面是平行预定晶面的底表面。应当理解可以形成切口代替定向平面。随后,使用诸如内圆周刀片切片机或钢丝锯的切割机构切割该坯料,以得到氮化镓衬底。优选,此后衬底边缘被倒角(chamfer)。倒角能够使边缘中易发生的断裂和破裂被最小化。
机械抛光步骤
接下来,氮化镓衬底10c的背面14b被机械地抛光(研磨工序),如图3所示。该机械抛光留下d1厚度,损坏层16a包括氮化镓衬底10c的背面14b上的变形和断裂。结果,获得设有具有给定表面粗糙度的背面14a的氮化镓衬底10b。在氮化镓衬底10c的正面12a上剩下未受损伤的部分18a。对于抛光操作优选采用具有钻石磨蚀剂的磨轮50。
应当理解,氮化镓衬底10c的正面12a可以被机械地抛光。尽管抛光正面12a,在正面12a上也机械地留下损坏层,但是通过之后描述的平整工序除去该层。
平整步骤
接下来,氮化镓衬底10b的正面12a被平整为如图3所示的镜面磨光(抛光工序),由此获得设有正面12被抛光为镜面磨光的氮化镓衬底10a。在平整工序中优选采用非纺织纤维衬垫52。
刻蚀步骤
接下来,损坏层16a被刻蚀,以产生其厚度d是30μm或以下的损坏层16,其中比率I2/I1是0.46或以上。氮化镓衬底10优选在被清洗之前刻蚀。至于刻蚀,可利用两种刻蚀工序:干法和湿法刻蚀。延长刻蚀时间是减小损坏层16的厚度d的示例性方法。减小厚度d允许比率I2/I1增加。此外,改变磨轮50中的磨粒的平均粒径,调整比率I2/I1
在干法刻蚀中,优选采用反应离子刻蚀(RIE)。例如,优选在该条件下采用Ar气体:功率200W、压力10×10-3乇(1乇=133.322Pa),以产生活性物质,利用其执行干法刻蚀。
在湿法刻蚀中,优选采用加热的(warmed)强碱金属或强酸作为蚀刻液。这种强碱金属包括NaOH和KOH。这种强酸包括H3PO4。通常在湿法刻蚀中,Ga面几乎不被刻蚀,而是有选择地刻蚀N面。因此,如果背面14a是N面,那么将氮化镓衬底10a浸入蚀刻液,使之可以有选择地刻蚀背面14a上形成的损坏层16a。该选择刻蚀增加比率I2/I1
通过上述工序的制造,产生出奇地抗破裂的氮化镓衬底10。应当理解,平整步骤可以在机械抛光步骤之前,或可以在刻蚀步骤之后。
图4是描绘涉及该实施例的氮化镓衬底测试方法的示意性流程图。下面参考图1说明测试氮化镓衬底10的方法作为涉及该实施例的氮化镓衬底测试方法的一个例子。
该测试方法包括以下步骤:测量氮化镓衬底10的正面12的强度(I1)和背面14的强度(I2)(步骤S1);测量背面14上形成的损坏层16的厚度d(步骤S2);以及确定满足损坏层16的厚度是30μm或以下和比率I2/I1是0.46或以上的多个氮化镓衬底10为合格产品,其余作为丢弃物(步骤S3)。通过该测试方法决定是合格项目的氮化镓衬底10是抗破裂的。这里,步骤S1和S2的顺序不被特别限制,例如,步骤S2可以在步骤S1之前。
尽管上文中说明了本发明的一个实施例,但是不以任何方式将本发明可以采用的特定模式限于上文例子。
例如,氮化镓衬底10的背面14可以被抛光为镜面磨光。在此情况下,优选在正面12之前抛光背面14,以便减小正面12上的划痕和污染。另外,该背面14可以与正面12同时被抛光为镜面磨光。但是,抛光背面14为镜面磨光,增加制造成本。因此,氮化镓衬底10的背面14优选不被抛光为镜面磨光,在这样情况下,可以缩短制造时间,以及可以从背面14容易地区分正面12。
实施例
尽管下面基于实施例和比较例子更具体地说明本发明,但是本发明不限于下列实施例。
实施例1
由六边形单晶GaN晶体构成的坯料被切割,以获得2英寸直径的单晶GaN衬底。在此,在预先设定的间隔下切割坯料,以便在单晶GaN衬底经受之后描述的干法刻蚀之后,它们将是350μm的厚度。同时,沿预定的方向切割坯料,以便单晶GaN衬底的厚度取向将处于[0001]方向。
此后,利用#400钻石磨蚀剂(45μm平均粒径)机械地抛光单晶GaN衬底的背面。此外,利用由Musashino Electronics公司制造的MA-300D平整单晶GaN衬底的正面。
随后,通过RIE干法刻蚀单晶GaN衬底的背面。具体地,在功率200W、压力10×10-3乇条件下采用Ar气体进行干法刻蚀。其中,执行干法刻蚀,以便通过抛光和其他机械加工,在单晶衬底的背面上形成的损坏层的厚度将是30μm。以此方式,获得实施例1的直径为50mm和厚度为350μm的单晶GaN衬底。
这里,通过分开地制造实施例1的单晶GaN衬底,并在该GaN衬底的截面上进行电致发光测量,计算损坏层的厚度。首先,具有损坏的GaN单晶衬底被分裂,以使其截面能够被评估,在装备有来自Oxford公司的MonoCL3电致发光系统的扫描电子显微镜(SEM)下放置该衬底截面。随后,利用电子束照射该衬底部分,以测量其二次电子图像。接下来,在与利用电子束照射的位置相同的位置处测量电致发光。因为在存在损坏的地点不产生电致发光,由电致发光和二次电子图像之间的比较分析损坏层的厚度。
实施例2
如同实施例1一样获得用于实施例2的单晶GaN衬底,除了执行干法刻蚀,以便损坏层将是20μm厚度之外。
实施例3
如同实施例1一样获得用于实施例3的单晶GaN衬底,除了执行干法刻蚀,以便损坏层将是10μm厚度之外。
比较例1
如同实施例1一样获得用于比较例1的单晶GaN衬底,除了执行干法刻蚀,以便损坏层将是42μm厚度之外。
比较例2
如同比较例子1一样获得用于比较例2的单晶GaN衬底,除了执行干法刻蚀,以便损坏层将是38μm厚度之外。
比较例子3
如同比较例子1一样获得用于比较例3的单晶GaN衬底,除了执行干法刻蚀,以便损坏层将是34μm厚度之外。
试验性例子
由六边形单晶GaN晶体构成的坯料被切割,由此获得2英寸直径的单晶GaN衬底。在此,在预先设定的间隔下切割坯料,以便在单晶GaN衬底经受之后描述的干法刻蚀之后,它们将是350μm的厚度。同时,沿预定的方向切割坯料,以便单晶GaN衬底的厚度取向将处于[0001]方向。
此后,利用#400钻石磨蚀剂机械地抛光单晶GaN衬底的背面。
随后,通过RIE干法刻蚀单晶GaN衬底的正面和背面。具体地,在功率200W、压力10×10-3乇和20分钟刻蚀时间条件下,采用Ar气体进行干法刻蚀。此外,该单晶GaN衬底被浸入40℃下的5%NH4OH溶液15分钟。因此获得试验性GaN单晶衬底样品,其上在正面或背面上不形成损坏层。
测试
利用如图2所示的强度测量设备(装备有由Imada制造的数字测力计ZSP的强度计),测量实施例1和2、比较例1-3以及试验性例子的单晶GaN衬底正面强度(I1),和背面强度(I2)。在测量中,利用具有半径(R)5mm的半球形尖端的10mm直径棒。由获得的正面强度(I1)和背面强度(I2)计算比率I2/I1。表I示出了该结果。
附加地,分别为实施例1-3、比较例子1-3和试验性例子制备三个参考衬底。在强度测量设备中使参考衬底破裂的负载被施加到实施例例子、比较例子和试验性例子的GaN单晶衬底的正面。由此计算三个样品当中破裂的衬底数目。表I示出了该结果。
表I
  损坏层厚度(μm)   比率I2/I1   破裂的衬底数(板的#)   翘曲(μm)
  比较例1   42   0.38   3   25
  比较例2   38   0.42   3   23
  比较例3   34   0.44   1   20
  实施例1   30   0.46   0   17
  实施例2   20   0.5   0   13
  实施例3   10   0.69   0   9
  试验例子   0   0.98   0   3
实施例4
如同实施例1一样获得用于实施例4的单晶GaN衬底,除了利用#300(60μm平均粒径)钻石磨蚀剂抛光单晶GaN衬底的背面之外。
实施例5
如同实施例3一样获得用于实施例5的单晶GaN衬底,除了利用#00钻石磨蚀剂抛光单晶GaN衬底的背面之外。
比较例子4
如同比较例2一样获得比较例4的单晶GaN衬底,除了利用#300钻石磨蚀剂抛光单晶GaN衬底的背面之外。
测试
利用图2所示的强度测量设备测量实施例4和5以及比较例4的单晶GaN衬底的正面强度(I1)和背面强度(I2)。然后,由获得的正面强度(I1)和背面强度(I2)计算比率I2/I1,表II示出了该结果。
附加地,分别为实施例4和5以及比较例4制备三个参考衬底。在强度测量设备中使参考衬底破裂的负载被施加到实施例例子和比较例子的GaN单晶衬底的正面。由此计算三个样品当中破裂的衬底数目。表II示出了该结果。
此外,采用平坦度测试器测量实施例4和5以及比较例子4的单晶GaN衬底的正面的翘曲。表II示出了该结果。
表II
  损坏层厚度(μm)   比率I2/I1   破裂的衬底数(板的#)  翘曲(μm)
  比较例4   38   0.40   3  24
  实施例4   30   0.44   1  18
  实施例5   10   0.65   0  11
仅仅选择所选的实施例说明本发明。但是,所属领域的技术人员从上述公开内容将明白在不脱离附加权利要求限定的本发明范围的条件下,在此可以进行各种改变和改进。此外,根据本发明的实施例的上述描述仅仅用于说明,而不是限制由附加权利要求和它们的等效权利限定的发明。

Claims (4)

1.一种设有第一表面和与第一表面侧相对的衬底侧面上的第二表面的氮化镓衬底,该第一表面被抛光为镜面磨光,在该第二表面上形成30μm或以下厚度的损坏层;其中,使该第一表面的强度是I1,第二表面的强度是I2,比率I2/I1是0.46或以上。
2.一种设有第一表面和与第一表面侧相对的侧面上的第二表面的氮化镓衬底,该第一表面被抛光为镜面磨光,在该第二表面上形成10μm或以下厚度的损坏层;其中,使该第一表面的强度是I1,第二表面的强度是I2,比率I2/I1是0.69或以上。
3.一种氮化镓衬底测试方法,包括:
测量氮化镓衬底的第一表面的强度和与第一表面侧相对的衬底侧上的第二表面的强度的步骤;
测量在第二表面上形成的损坏层的厚度的步骤;以及
如果损坏层的厚度是30μm或以下以及如果使第一表面的强度是I1,第二表面的强度是I2,比率I2/I1是0.46或以上,那么决定该衬底是合格产品的步骤。
4.一种氮化镓衬底制造方法,包括:
抛光氮化镓衬底的第一表面为镜面磨光的步骤;
处理与第一表面侧相对的侧面上的第二表面,以在第二表面上形成损坏层的步骤;以及
刻蚀该损坏层,以便损坏层的厚度将是30μm或以下,以便,使第一表面的强度是I1,第二表面的强度是I2,比率I2/I1将是0.46或以上的步骤。
CN200710088106.1A 2006-03-15 2007-03-15 氮化镓衬底以及氮化镓衬底测试及制造方法 Expired - Fee Related CN100580909C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006071140A JP4939087B2 (ja) 2006-03-15 2006-03-15 窒化ガリウム系基板、窒化ガリウム系基板の評価方法及び窒化ガリウム系基板の製造方法。
JP2006071140 2006-03-15

Publications (2)

Publication Number Publication Date
CN101038895A true CN101038895A (zh) 2007-09-19
CN100580909C CN100580909C (zh) 2010-01-13

Family

ID=38294280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710088106.1A Expired - Fee Related CN100580909C (zh) 2006-03-15 2007-03-15 氮化镓衬底以及氮化镓衬底测试及制造方法

Country Status (7)

Country Link
US (1) US7554175B2 (zh)
EP (1) EP1835054A3 (zh)
JP (1) JP4939087B2 (zh)
KR (1) KR20070093824A (zh)
CN (1) CN100580909C (zh)
HK (1) HK1107611A1 (zh)
TW (1) TW200741046A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018236901A1 (en) 2017-06-19 2018-12-27 Curiochips MICROFLUIDIC DEVICE HAVING PARTIALLY CLOSED MICROFLUIDIC CHANNEL AND USE THEREOF
CN109585326B (zh) * 2018-12-10 2022-11-22 大连芯冠科技有限公司 氮化镓外延片垂直漏电流与霍尔效应复合测试方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778538B2 (ja) 1996-12-27 2006-05-24 コマツ電子金属株式会社 シリコンウェーハの評価方法
KR100277968B1 (ko) * 1998-09-23 2001-03-02 구자홍 질화갈륨 기판 제조방법
WO2001022476A2 (en) * 1999-07-28 2001-03-29 Haq, Noor Backside chemical etching and polishing
JP2001322899A (ja) * 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
JP2003347660A (ja) * 2002-05-30 2003-12-05 Sharp Corp 窒化物半導体装置の製造方法
US20040018392A1 (en) * 2002-07-26 2004-01-29 Texas Instruments Incorporated Method of increasing mechanical properties of semiconductor substrates
JP2004143000A (ja) 2002-10-25 2004-05-20 Sharp Corp 半導体基板のダメージ層厚さおよび抗折強度の測定方法ならびにそれらの測定に使用する薄層化装置
JP2005026291A (ja) * 2003-06-30 2005-01-27 Sharp Corp 窒化物系半導体発光装置およびその製造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US8089093B2 (en) * 2004-02-20 2012-01-03 Nichia Corporation Nitride semiconductor device including different concentrations of impurities
JP2005343704A (ja) * 2004-05-31 2005-12-15 Sumitomo Electric Ind Ltd AlxGayIn1−x−yN結晶の製造方法

Also Published As

Publication number Publication date
HK1107611A1 (en) 2008-04-11
US7554175B2 (en) 2009-06-30
EP1835054A3 (en) 2010-09-29
JP2007250766A (ja) 2007-09-27
CN100580909C (zh) 2010-01-13
KR20070093824A (ko) 2007-09-19
US20070228521A1 (en) 2007-10-04
EP1835054A2 (en) 2007-09-19
JP4939087B2 (ja) 2012-05-23
TW200741046A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
US8268643B2 (en) Substrate, epitaxial layer provided substrate, method for producing substrate, and method for producing epitaxial layer provided substrate
CN101037807A (zh) GaN晶体衬底及其制造方法以及制造半导体器件的方法
Huang et al. Experimental investigation on the machining characteristics of single-crystal SiC sawing with the fixed diamond wire
WO2016024564A1 (ja) ダイヤモンド複合体、基板、ダイヤモンド、ダイヤモンドを備える工具およびダイヤモンドの製造方法
CN111630213B (zh) 单晶4H-SiC生长用籽晶及其加工方法
CN101378002A (zh) 一种用于GaN外延的衬底的加工方法
US20210301421A1 (en) SiC WAFER AND MANUFACTURING METHOD FOR SiC WAFER
EP3173510B1 (en) Method for manufacturing a single-crystal diamond
JP2014162206A (ja) スクライビングホイール、ホルダーユニット、スクライブ装置及びスクライビングホイールの製造方法
JPWO2019030970A1 (ja) 多結晶ダイヤモンドからなる圧子、それを用いた亀裂発生荷重の評価方法及びその評価装置
JP2004131328A (ja) 炭化珪素単結晶ウェハの製造方法、および炭化珪素単結晶ウェハ
TWI510682B (zh) 晶棒表面奈米化製程、晶圓製造方法及其晶圓
US20170345694A1 (en) Method for producing crystal substrate
CN101038895A (zh) 氮化镓衬底以及氮化镓衬底测试及制造方法
CN111638305B (zh) 一种用于确定单晶材料最优加工方向的方法
CN108474136B (zh) 单晶金刚石、制造单晶金刚石的方法以及用于所述方法中的化学气相沉积装置
JP5126108B2 (ja) 窒化物半導体基板
Grün et al. Investigation of wafer surfaces with space-resolved breaking strength tests and corresponding analysis of the crack depth
KR20220011602A (ko) 갈라짐 감소를 위한 격자 평면들의 최적 배향을 갖는 SiC 결정성 기재 및 그 제조 방법
JP2001122700A (ja) 半導体ウェーハ、発光ダイオードの製造方法、半導体ウェーハの破壊強度評価方法及び半導体ウェーハの破壊強度評価装置
JP2008010818A (ja) 基板、基板検査方法、素子および基板の製造方法
JP2006071354A (ja) 結晶表面層の結晶性評価方法
Bidiville et al. Towards the correlation of mechanical properties and sawing parameters of silicon wafers
CN112414876B (zh) 一种快速检测衬底材料损伤层深度的方法
Buchwald et al. Analysis of the topography and the sub-surface damage of Cz-and mc-silicon wafers sawn with diamond wire

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1107611

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1107611

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20110315