JP2007207604A - 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 - Google Patents

導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 Download PDF

Info

Publication number
JP2007207604A
JP2007207604A JP2006025826A JP2006025826A JP2007207604A JP 2007207604 A JP2007207604 A JP 2007207604A JP 2006025826 A JP2006025826 A JP 2006025826A JP 2006025826 A JP2006025826 A JP 2006025826A JP 2007207604 A JP2007207604 A JP 2007207604A
Authority
JP
Japan
Prior art keywords
powder
conductive paste
circuit board
wiring pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006025826A
Other languages
English (en)
Other versions
JP4819516B2 (ja
Inventor
Masatoshi Suehiro
雅利 末廣
Hiroshi Ochi
博 越智
Nobuo Ochiai
信雄 落合
Masahito Nishikawa
仁人 西川
Hiromasa Miyoshi
宏昌 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto Elex Co Ltd
Original Assignee
Kyoto Elex Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto Elex Co Ltd filed Critical Kyoto Elex Co Ltd
Priority to JP2006025826A priority Critical patent/JP4819516B2/ja
Priority to TW095110878A priority patent/TW200731293A/zh
Priority to KR1020060032083A priority patent/KR101118361B1/ko
Publication of JP2007207604A publication Critical patent/JP2007207604A/ja
Application granted granted Critical
Publication of JP4819516B2 publication Critical patent/JP4819516B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Conductive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】配線パターンとセラミック基板との間に隙間やクラックが発生せず、信頼性の高いセラミック多層回路基板を容易に得ることができる導電性ペーストを提供すること
【解決手段】導電性粉末と、有機化合物からなるバインダ成分と、有機溶剤とを含む導電性ペーストにおいて、導電性粉末として銀粉末と酸化銀粉末とを含有している。
【選択図】なし

Description

本発明は、高密度配線回路基板の製造に用いられるセラミック多層回路基板の導体材料として使用される導電性ペースト及びその導電性ペーストを用いて導体部分を形成してなるセラミック多層回路基板に関する。
高密度配線回路基板としてセラミック多層回路基板が幅広く用いられている。そのセラミック多層回路基板は一般にセラミックグリーンシート積層法によって、例えば、次のような手順で製造されている。
まず、複数枚のセラミックグリーンシートに層間接続用にビアホールをパンチング、レーザー加工などで形成した後、それぞれのセラミックグリーンシートのビアホールに穴埋め印刷法にて導電性ペーストを充填してビア導体を形成し、その後、各セラミックグリーンシート上に導電性ペーストを用いてスクリーン印刷法などにより配線パターンを形成し、さらに、その複数枚のセラミックグリーンシートを積層圧着し、その積層物を焼成してセラミック多層回路基板が製造されている。
現在用いられているセラミック多層回路基板は、アルミナ等の1300℃以上で焼成される高温焼成セラミック多層回路基板と、約1000℃以下で焼成される低温焼成セラミック多層回路基板に大別される。
高温焼成セラミック多層回路基板用導体材料としては、Mo、W等が用いられているが、これらの金属を用いる場合、還元雰囲気または不活性雰囲気で焼成しなければならず、これらの金属の電気抵抗は比較的高い。
一方、低温焼成セラミック多層回路基板用導体材料としては、電気抵抗値の低いAg、Ag−Pt、Ag−Pdなどが使用されており、これらの金属は電気特性に優れているとともに空気中で焼成できるという利点がある。
しかし、空気中で焼成できる低温焼成セラミック多層回路基板においても、グリーンシートに大量に含まれる導電性ペーストのバインダー成分を基板の焼成前に除去できない場合、そのバインダーを形成する有機化合物が基板の焼成時にガスとなって蒸発し、導電性ペーストからなる配線パターンとセラミック基板の間に隙間やクラックが発生してしまうことがある。そこで、このような問題が生じないように、従来の低温焼成セラミック多層回路基板の製造工程においては、基板の焼成前にバインダー成分を十分に除去するための脱バインダー処理を数時間から数十時間かけて実行した後、基板を焼成していた。
しかし、長時間の脱バインダー処理は生産性を著しく低下させ、大幅なコスト上昇を招いてしまうので、特許文献1と2には、熱分解しやすいバインダー成分を採用することにより脱バインダー性を改良した導電性ペーストが提案されている。
すなわち、特許文献1には、バインダー成分として、アクリル樹脂とアルキド樹脂とを、アクリル樹脂を2〜4重量部、アルキド樹脂を1重量部の割合で含有する導電性ペーストが開示されている。
また、特許文献2には、ずり速度0.2sec-1における粘度をηとし、バインダーを形成する有機化合物の重量平均分子量をMaとするとき、0<Ma<1010の範囲で、Ma>McであればηがManに比例し(ただしn>1)、Ma≦McであればηがMaに比例するような値Mcが存在するバインダー成分を含有する導電性ペーストが開示されている。
特開平5−234424号公報 特開2000−76931号公報
しかしながら、特許文献1の導電性ペーストのバインダー成分として使用されるアクリル樹脂は強い曳糸性と粘着性を有しているため、このバインダー成分を含む導電性ペーストを用いて配線パターンを形成する際に、スクリーンメッシュの形状が配線パターンに転写されやすく、その結果、配線パターン表面に凹凸が生じることがある。特に、ライン幅20〜100μm程度の微細な配線パターンを形成する場合、パターン表面の凹凸は基板焼成時にパターンが断線する原因となり、致命的な欠陥である。
また、特許文献2に記載された導電性ペーストの場合、粘度と分子量との特殊な関係で決定されるバインダー成分を用いる必要があり、極めて煩雑な準備が必要となる。
本発明は従来の技術の有するこのような問題点に鑑みてなされたものであって、その目的は、導体ペーストとセラミックグリーンシートを同時に焼成しても、配線パターンとセラミック基板との間に隙間やクラックが発生せず、信頼性の高いセラミック多層回路基板を容易に得ることができる導電性ペースト及びその導電性ペーストを用いて導体部分を形成してなるセラミック多層回路基板を提供することにある。
上記目的を達成するために本発明の導電性ペーストは、導電性粉末と、有機化合物からなるバインダー成分と、有機溶剤とを含む導電性ペーストにおいて、導電性粉末として銀粉末と酸化銀粉末とを含有していることを特徴としている。
銀粉末の平均粒径が0.3〜10.0μmの範囲にあることが好ましい。
酸化銀粉末を0.1〜15.0重量%含有することが好ましい。
酸化銀粉末はAg2O粉末およびAgO粉末の中から選択されたものであることが好ましい。
上記導電性ペーストを用いてセラミック多層回路基板の導体部分を形成することが好ましい。
本発明の導電性ペーストは、導電性粉末として銀粉末と酸化銀粉末とを含有しており、酸化銀は、約400℃で次のような反応を起こす。
2Ag2O→4Ag+O2
2AgO→2Ag+O2
すなわち、酸化銀は約400℃で還元反応を起こすので、基板の焼成前に酸化銀が還元反応を起こすような温度において熱処理(脱バインダー処理)を行うことにより、還元反応の結果生成する酸素(O2)がバインダー成分である有機化合物を分解し、脱バインダーが促進される。その結果、後続する基板の焼成時に配線パターンと基板の間に隙間やクラックが発生しにくい、信頼性の高いセラミック多層回路基板を得ることができる。
この場合、銀粉末の平均粒径が0.3μm未満では微細なライン幅の配線パターンの印刷は可能だが、焼成時に焼きちぢれを起こし、断線しやすいという不都合がある。一方、銀粉末の平均粒径が10.0μmを超えると、100μm以下のライン幅とライン間隔を有する微細なライン幅の配線パターンの印刷が難しくなるという不都合がある。そこで、銀粉末の平均粒径を0.3〜10.0μmの範囲にすることにより、焼成時に断線することなく微細なライン幅の配線パターンを形成することができる。なお、本願における平均粒径とは、粉末の長径と短径の算術平均値をマイクロトラック社製レーザー回折式粒度分布測定装置で測定したときの累積グラフにおける50容積%での粒径をいう。
酸化銀粉末が0.1重量%未満ではバインダー成分の熱分解のための酸素供給源としての効果が十分に期待できないことがある。一方、酸化銀粉末が15.0重量%を超えると、セラミック基板と導体の焼結時の収縮率に不整合を生じ、基板の反りが発生するという不都合がある。そこで、酸化銀粉末を0.1〜15.0重量%含有することにより、かかる不都合がなく、脱バインダー促進効果が十分に期待できる。酸化銀粉末として、Ag2O粉末、AgO粉末のいずれにも脱バインダー促進効果は期待できるので、いずれか一方を単独で用いることもできるが、Ag2O粉末およびAgO粉末の両方を併用することもできる。
そして、上記の導電性ペーストを用いてセラミック多層回路基板の導体部分を形成すれば、配線パターンとセラミック基板との間に隙間やクラックが発生せず、信頼性の高いセラミック多層回路基板を得ることができる。
次ぎに、本発明の導電性ペーストを用いて低温焼成セラミック多層回路基板の導体部分を形成する方法の一例を工程順に説明する。
(1)低温焼成セラミックグリーンシートの成形
低温焼成セラミックのグリーンシートを、ドクターブレード法等でテープ成形する。この際、低温焼成セラミックとしては、例えば、CaO−SiO2−Al23−B23 系ガ ラス50〜65重量%とアルミナ35〜50重量%との混合物を用いることができる。この他、例えば、PbO−SiO2−B23 系ガラスとアルミナの混合物、MgO−Al23−SiO2−B23 系ガラス、コージェライト系結晶化ガラス等の低温焼成セラミック材料を用いることもできる。
(2)グリーンシートの切断とビアホールの形成
次ぎに、テープ成形した低温焼成セラミックグリーンシートを所定の寸法に切断した後、所定の位置にビアホールをパンチング加工する。
(3)ビアホールへの導電性ペーストの充填と配線パターンの印刷
次ぎに、ビアホールへの導電性ペーストの穴埋め印刷法による充填とセラミックグリーンシート上への導電性ペーストによる配線パターンの印刷を行う。
このときに使用する銀系導電性ペーストにおける銀粉末と酸化銀粉末からなる導電性粉末と、バインダー成分を有機溶媒に溶解してなる有機ビヒクルとの配合比率は、一般的な配合比率を採用することができる。例えば、重量比で、(70/30)≦(導電性粉末/有機ビヒクル)≦(90/10)とすることができる。導電性粉末が70重量部未満(有機ビヒクルが30重量部超)では、十分な導電性を確保できず、一方、導電性粉末が90重量部超(有機ビヒクルが10重量部未満)では、適正なペースト粘度が得られず、ビアホールへの充填および配線パターン印刷の作業効率が低下するので好ましくない。
本発明の効果を発揮し、良好な電気特性を得るための導電性ペーストの好ましい配合は、合計を100重量部とした場合、銀粉末が55〜89.9重量部、酸化銀粉末が0.1〜15.0重量部、有機ビヒクルが10〜30重量部であり、銀粉末に比べて酸化銀粉末の配合比率は少なくてよいので、電気特性に及ぼす酸化銀粉末の粒径の効果は銀粉末に比べて相対的に小さいと思われるが、焼成時に断線することなく微細なライン幅の配線パターンを形成するためには、酸化銀粉末の平均粒径も銀粉末と同じように、0.3〜10.0μmの範囲にすることが好ましい。
有機ビヒクルを構成するバインダー成分としては、限定されるものではないが、エチルセルロースを使用し、有機溶剤としては、 エチルカルビトールアセテート、ブチルカルビトールアセテート、ターピネオール等を使用することができる。
例えば、上記導電性粉末80重量部に対して、エチルセルロースをターピネオールで溶解した有機ビヒクルを20重量部を添加したものを、3本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得ることができる。
配線パターン印刷用の導電性ペーストに含まれる銀粉末とビアホール充填用の導電性ペーストに含まれる銀粉末は必ずしも同じものを用いる必要はなく、前者銀粉末を比較的小
粒径(0.3〜3.0μm)とし、後者銀粉末を比較的大粒径(3.0〜10.0μm)とすることもできる。このようにすれば、小粒径の銀粉末を用いたペーストは微細配線の形成が可能で、大粒径の銀粉末を用いたペーストは低コスト化が可能であるという効果がある。
さらに、導電性ペーストとセラミック基板との接着性を向上するために、ガラス成分を導電性ペースト中に0.1重量%以上含有することもできるが、ガラス成分を1.0重量%超添加すると半田濡れ性が悪くなることがあるので、必要に応じてガラス成分を所定量添加するのが好ましい。
また、耐半田食われ性を改善するために、導電性ペースト中にPt粉末またはPd粉末を0.1重量%以上含有することもできるが、Pt粉末またはPd粉末を0.5重量部超添加しても、その効果は飽和する一方、製造コストを上昇させるので、必要に応じてPt粉末またはPd粉末を所定量添加するのが好ましい。
(4)積層と圧着
ビアホールへの導電性ペーストの充填と配線パターンの印刷終了後、各層のグリーンシートを積層圧着して一体化する。
(5)脱バインダー処理
上記積層物を焼成する前に約400〜450℃に積層物を加熱して1〜2時間保持することにより、有機化合物からなるバインダー成分を酸化銀の還元反応の結果生成する酸素により熱分解して除去する。脱バインダー促進のため酸化銀粉末としてAg2O粉末およびAgO粉末の両方を含む場合の比率は、Ag2O粉末が20重量部でAgO粉末が80重量部である比率からAg2O粉末が80重量部でAgO粉末が20重量部である比率の範囲に含まれるのが好ましい。
(6)焼成
脱バインダー処理した積層物を、焼成ピーク温度800〜950℃(好ましくは、900℃前後)とし、ピーク温度で20〜60分間保持の条件で焼成し、低温焼成セラミック多層回路基板を得ることができる。
図1は、上記のようなプロセスを経て製造した低温焼成セラミック多層回路基板の一例の断面図であり、1は配線パターン、2は導電性ペーストを充填したビアホール、3はセラミックグリーンシートを示す。
なお、焼成工程でグリーンシート積層物の両面にアルミナグリーンシートを積層・圧着し、加圧しながら800〜950℃で焼成し、焼成後に両面のアルミナグリーンシートを除去して低温焼成セラミック多層回路基板を製造することもできる。このようにすることで、導体とセラミックとの熱収縮挙動の差に基づく基板の反りや導体の剥がれを抑制することができる。
以下に本発明の実施例を説明するが、本発明は下記実施例に限定されるものではなく、本発明の技術的範囲を逸脱しない範囲において、適宜変更と修正が可能である。
以下の表1に示す平均粒径を有する銀粉末と、酸化銀粉末と、エチルセルロースをターピネオールで溶解した有機ビヒクルとを表1記載のように配合したものを3本ロール装置を用いて混練・分散して導電性ペーストを得、セラミックグリーンシートとして、CaO−Al23−SiO2−B23系ガラス60重量%とアルミナ40重量%を混合してなる正方形状(1インチ×1インチ×300μm厚み)のものを使用した。
そして、上記セラミックグリーンシートに上記導電性ペーストを用いてスクリーン印刷により図2に示すような配線パターンを形成した後、ベルト式焼成炉にて、そのセラミックグリーンシートに400℃で1時間保持の大気雰囲気条件での加熱処理を施した後に室温まで冷却し、次に、同ベルト式焼成炉にて、ピーク温度890℃、ピーク温度保持時間20分の大気雰囲気条件にて焼成した。そして、その結果得られたセラミック回路基板における配線パターンと基板との隙間ならびに基板の反りを評価した。図2において、Lはライン幅、Sはライン間隔を示す。なお、後記する表1に記載した配線パターンと基板との隙間ならびに基板の反りの評価は、以下に説明するような評価方法に基づくものである。
配線パターンと基板との隙間の評価方法としては、焼成後のセラミック基板を定盤上に載置して目視観察した結果、配線パターンの全域において基板との間に隙間が認められなかったものを隙間無し(記号○)とし、配線パターンの一部の領域において基板との間に隙間が認められたものをやや隙間有り(記号△)とし、配線パターンのほぼ全域において基板との間に隙間が認められたものを隙間有り(記号×)とした。
基板の反りの評価方法としては、図3に示すように、焼成後のセラミック基板4を定盤5上に載置して、基板4の下面4aと定盤5の上面5aとの間隔の最大値hを隙間ゲージで測定し、その間隔の最大値hが20μm以下のものを良好(記号○)とし、その間隔の最大値hが25ないし35μmのものをやや不良(記号△)とし、その間隔の最大値hが50μm以上のものを不良(記号×)とした。上記間隔の最大値hが20μm以下のものが実用に適した良好なレベルである。
Figure 2007207604
表1に示すように、本発明の実施例1ないし11に係るものは、配線パターンと基板の間に隙間がなく、基板の反りも実用に適した良好なレベルであり、信頼性の高いセラミック回路基板である。
しかし、比較例1ないし5に係るものは、導電性ペーストにAg2Oが配合されていないので、基板の焼成前にバインダー成分を熱分解することができず、基板の焼成時にバインダー成分がガスとなって蒸発し、配線パターンと基板の間に隙間が生じ、基板にも反りが見られた。
比較例6は導電性ペーストにAg2Oを過剰に配合したものであるから、基板の焼成前にバインダー成分を熱分解して除去することができ、配線パターンと基板の間に隙間は生じなかったものの、導体ペーストとセラミック基板との焼結タイミングと収縮率に不整合を生じ、基板に反りが発生した。
比較例7には導電性ペーストにAg2Oが配合されているが、その配合量が少ないので、基板の焼成前の熱分解によるバインダー除去量が少なくて、残存するバインダー成分が基板の焼成時にガスとなって蒸発し、配線パターンと基板の間に隙間が発生した。
なお、比較例6および7の場合において、Ag2Oに代えてAgOを使用した場合においても上記と同じ結果が得られた。
低温焼成セラミック多層回路基板の一例の断面図である。 スクリーン印刷による配線パターンの一例を示す図である。 基板の反りの評価方法を説明する図である。
符号の説明
1 配線パターン
2 ビアホール
3 セラミックグリーンシート
4 セラミック基板
5 定盤

Claims (5)

  1. 導電性粉末と、有機化合物からなるバインダー成分と、有機溶剤とを含む導電性ペーストにおいて、導電性粉末として銀粉末と酸化銀粉末とを含有していることを特徴とする導電性ペースト。
  2. 銀粉末の平均粒径が0.3〜10.0μmの範囲にあることを特徴とする請求項1記載の導電性ペースト。
  3. 酸化銀粉末を0.1〜15.0重量%含有することを特徴とする請求項1または2記載の導電性ペースト。
  4. 酸化銀粉末はAg2O粉末およびAgO粉末の中から選択されたものであることを特徴とする請求項1、2または3記載の導電性ペースト。
  5. 請求項1、2、3または4記載の導電性ペーストを用いて導体部分を形成してなるセラミック多層回路基板。


JP2006025826A 2006-02-02 2006-02-02 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 Active JP4819516B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006025826A JP4819516B2 (ja) 2006-02-02 2006-02-02 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
TW095110878A TW200731293A (en) 2006-02-02 2006-03-29 Conductive glue and ceramics multi-layer circuit substrate using such conductive glue
KR1020060032083A KR101118361B1 (ko) 2006-02-02 2006-04-07 도전성 페이스트 및 그 도전성 페이스트를 이용한 세라믹 다층회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006025826A JP4819516B2 (ja) 2006-02-02 2006-02-02 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板

Publications (2)

Publication Number Publication Date
JP2007207604A true JP2007207604A (ja) 2007-08-16
JP4819516B2 JP4819516B2 (ja) 2011-11-24

Family

ID=38486870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006025826A Active JP4819516B2 (ja) 2006-02-02 2006-02-02 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板

Country Status (3)

Country Link
JP (1) JP4819516B2 (ja)
KR (1) KR101118361B1 (ja)
TW (1) TW200731293A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088474A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 印刷回路基板の層間導通方法
JP2009224201A (ja) * 2008-03-17 2009-10-01 Kyoto Elex Kk 低温焼成多層基板用導電性ペースト
JP2014053547A (ja) * 2012-09-10 2014-03-20 Kyoto Elex Kk Led用セラミックパッケージ用ペースト
US8968608B2 (en) 2008-01-17 2015-03-03 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100946589B1 (ko) * 2008-04-03 2010-03-09 엘지이노텍 주식회사 반도체 소자 제조용 접착 페이스트 조성물
JP5849036B2 (ja) * 2012-09-27 2016-01-27 富士フイルム株式会社 導電ペースト、プリント配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613756A (ja) * 1992-06-25 1994-01-21 Matsushita Electric Ind Co Ltd 導体ペースト組成物
JP2004281154A (ja) * 2003-03-14 2004-10-07 Fujitsu Ltd 導体の製造方法、配線基板及びその製造方法
JP2005267900A (ja) * 2004-03-16 2005-09-29 Sumitomo Osaka Cement Co Ltd 導電性ペースト及びその製造方法
JP2005293851A (ja) * 2004-03-10 2005-10-20 Toyobo Co Ltd 導電性ペースト

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307549A (ja) 2000-04-21 2001-11-02 Furuya Kinzoku:Kk 銀ペースト及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613756A (ja) * 1992-06-25 1994-01-21 Matsushita Electric Ind Co Ltd 導体ペースト組成物
JP2004281154A (ja) * 2003-03-14 2004-10-07 Fujitsu Ltd 導体の製造方法、配線基板及びその製造方法
JP2005293851A (ja) * 2004-03-10 2005-10-20 Toyobo Co Ltd 導電性ペースト
JP2005267900A (ja) * 2004-03-16 2005-09-29 Sumitomo Osaka Cement Co Ltd 導電性ペースト及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088474A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 印刷回路基板の層間導通方法
US8968608B2 (en) 2008-01-17 2015-03-03 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device
US20150171299A1 (en) * 2008-01-17 2015-06-18 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device
US9812624B2 (en) * 2008-01-17 2017-11-07 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device
US10573795B2 (en) 2008-01-17 2020-02-25 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device
US10950770B2 (en) 2008-01-17 2021-03-16 Nichia Corporation Method for producing an electronic device
US11652197B2 (en) 2008-01-17 2023-05-16 Nichia Corporation Method for producing an electronic device
JP2009224201A (ja) * 2008-03-17 2009-10-01 Kyoto Elex Kk 低温焼成多層基板用導電性ペースト
JP2014053547A (ja) * 2012-09-10 2014-03-20 Kyoto Elex Kk Led用セラミックパッケージ用ペースト

Also Published As

Publication number Publication date
TWI322995B (ja) 2010-04-01
KR20070079548A (ko) 2007-08-07
KR101118361B1 (ko) 2012-03-09
JP4819516B2 (ja) 2011-11-24
TW200731293A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP2006344938A (ja) 厚膜導体組成物ならびにltcc回路およびデバイスにおけるその使用
JP4819516B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP4980439B2 (ja) メタライズドセラミック基板の製造方法
WO2000060613A1 (en) Conductive paste, ceramic multilayer substrate, and method for manufacturing ceramic multilayer substrate
JP3422233B2 (ja) バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JP5364833B1 (ja) 導体ペースト及びそれを用いたセラミック基板
JP5385070B2 (ja) ペースト組成物
JP4732227B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法
JP4024787B2 (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JP3929989B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。
JP2001291959A (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
JP4293444B2 (ja) 導電性ペースト
JP3216260B2 (ja) 低温焼成セラミックス多層基板及びその製造方法
JP2006203185A (ja) セラミック電子部品の製造方法
JP4948459B2 (ja) ペースト組成物
JP2013118119A (ja) 導電ペースト及びそれを用いた低温焼成セラミック多層基板
JP4021787B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP4820149B2 (ja) 導電性ペーストの製造方法および配線基板の製造方法
JP4099097B2 (ja) ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP4298558B2 (ja) 低温焼成セラミック多層回路基板用導電性ペースト及びその導電性ペーストを用いた低温焼成セラミック多層回路基板
JP2005116337A (ja) 導電性ペースト、ビアホール導体及び多層セラミック基板
JP2004165274A (ja) 低温焼成セラミック回路基板の製造方法
JP2008192401A (ja) 導電性ペースト
JPH066038A (ja) 低温焼成セラミックス多層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4819516

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150